双侧嵌入式迹线衬底的制作方法

双侧嵌入式迹线衬底
1.相关申请的交叉引用
2.本专利申请要求于2019年6月10日提交的题为“double sided embedded trace substrate”的临时申请号62/859,233、于2020年6月5日提交的题为“double sided embedded trace”的非临时申请号16/946,104的优先权，其已被转让给其受让人，并且于此通过引用明确并入本文。
技术领域
3.各种特征涉及双侧嵌入式迹线衬底。


背景技术：

4.集成电路、集成电路封装件和电子器件正不断被驱动到更小的形状因数。这样的器件之间的连接被对应地驱动为具有更小的宽度和更细的间距，以增加输入/输出，同时仍保持更小的形状因数。
5.诸如表面安装式管芯的表面安装器件被电耦合到电布线板。表面安装式器件正被驱动为具有更小的宽度和更细的间距以及电布线板。
6.实现更小宽度和更细间距的器件的一种方式是通过在诸如封装衬底的衬底中嵌入迹线。


技术实现要素：

7.各种特征涉及双侧嵌入式迹线衬底。
8.第一示例提供了一种衬底，该衬底包括：衬底的第一部分，其包括第一多个金属层；以及衬底的第二部分，其包括第二多个金属层。衬底包括多个绝缘层，多个绝缘层被配置为将第一多个金属层和第二多个金属层分离。衬底还包括耦合在一起的第一多个支柱和多个互连件，使得第一多个支柱和多个互连件将衬底的第一部分耦合到衬底的第二部分。多个互连件可以是焊料互连件，或者可以是第二多个支柱。
9.第一多个支柱不限于柱形。
10.第二示例提供了制造衬底的方法，方法包括：形成衬底的第一部分，包括形成第一多个金属层；形成衬底的第二部分，包括形成第二多个金属层；以及形成多个绝缘层，多个绝缘层被配置为将第一多个金属层和第二多个金属层分离。制造衬底的方法进一步包括形成第一多个支柱和多个互连件，并且将第一多个支柱耦合到多个互连件，使得衬底的第一部分和衬底的第二部分被耦合在一起。
附图说明
11.当结合附图进行时，从以下阐述的具体实施方式中，各种特征、性质和优点可以变得显而易见，在附图中相同的附图标记在全文中对应地标识。
12.图1图示了多个表面安装式封装集成电路。
13.图2图示了示例性双侧嵌入式迹线衬底的截面。
14.图3图示了示例性双侧嵌入式迹线衬底的截面。
15.图4图示了在示例性双侧嵌入式迹线衬底上表面安装的多个集成电路的简化视图。
16.图5a-图5f图示了对图2和图3的双侧嵌入式迹线衬底公共的制造过程步骤的序列。
17.图6a-图6d图示了用于制造双侧嵌入式迹线衬底(诸如图2的双侧嵌入式迹线衬底)的制造过程步骤的剩余序列。
18.图7a-图7d图示了用于制造双侧嵌入式迹线衬底(诸如图3的双侧嵌入式迹线衬底)的制造过程步骤的剩余序列。
19.图8图示了用于提供或制造双侧嵌入式迹线衬底的方法800的示例性流程图。
20.图9图示了各种电子器件，各种电子器件可以包括本文所述的各种衬底、集成器件、集成器件封装件、半导体器件、管芯、集成电路和/或封装件。
具体实施方式
21.在以下描述中，给出具体细节来提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，这些方面可以在没有这些具体细节的情况下实践。例如，电路可以在框图中示出，以避免在不必要的细节中模糊这些方面。在其他情况下，可能不会详细示出众所周知的电路、结构和技术，以免混淆本公开的各方面。
22.概述
23.一些特征涉及双侧嵌入式迹线衬底。双侧嵌入式迹线衬底包括具有第一多个金属层的第一部分和具有第二多个金属层的第二部分。多个绝缘层将第一多个金属层和第二多个金属层中的每一个分离并绝缘。第一多个支柱和多个互连件被耦合在一起，使得第一多个支柱和多个互连件将衬底的第一部分耦合到衬底的第二部分。
24.双侧嵌入式迹线衬底在无需分离地封装表面安装电路组件的情况下，允许表面安装电路组件被直接导电地耦合到嵌入式迹线衬底。因此，双侧嵌入式迹线衬底节省了单独封装的成本。例如，双侧嵌入式迹线衬底节省了用于封装表面安装电路的封装衬底的成本。此外，双侧嵌入式迹线衬底具有降低的整体高度。总体高度通过省略封装衬底而被减小。
25.双侧嵌入式迹线衬底包括第一部分和第二部分。第一部分包括在顶部金属层中的嵌入式迹线并且第二部分包括在底部金属层中的嵌入式迹线。
26.第一部分包括多个金属层、多个焊盘、多个嵌入式迹线(在顶部金属层中)和用于将多个金属层电耦合的多个通孔。第二部分还包括多个金属层、多个焊盘、多个嵌入式迹线(在顶部金属层中)和用于将多个金属层电耦合的多个通孔。
27.衬底的第一部分和第二部分通过第一多个支柱和多个互连件被耦合在一起(例如，导电耦合)。
28.在第一示例中，多个互连件是多个焊料互连件。多个焊料互连件被光致抗蚀剂至少部分地包围。多个焊料互连件被回焊(reflow)，使得第一多个支柱和多个互连件(例如，多个焊料互连件)被电耦合和物理耦合。衬底的第一部分和第二部分之间的间隙被模塑料填充。
29.在第二示例中，多个互连件是第二多个支柱。第一多个支柱和第二多个支柱通过导电膜而被电耦合和物理耦合在一起。衬底的第一部分与第二部分之间的间隙被填充有模塑料。
30.术语和定义
31.在一些实现方式中，互连件是允许或促进两点、即元件和/或组件之间的电连接的元件或组件。在一些实现方式中，互连件可以包括迹线、通孔、焊盘、导柱、再分布金属层、凸块下金属化(ubm)层、焊料(例如，焊球)。在一些实现方式中，互连件是导电材料，其可以被配置为对信号(例如，数据信号、接地信号、功率信号)提供电路径。互连件可以是器件、电子组件、衬底、中介层、印刷电路板(pcb)、管芯、管芯互连件或电路的一部分。在一些实现方式中，互连件可以包括多于一个的元件或组件。
32.迹线是互连件的一种形式，其在器件中提供沿水平或接近水平方向的电路径。在一些实现方式中，迹线可以被形成在衬底中或者可以被形成在衬底上。在一些实现方式中，在衬底中形成的迹线是嵌入式迹线。嵌入式迹线包括迹线的至少两侧被衬底的绝缘材料(诸如，电介质或半固化片层压板)覆盖，并且迹线的顶侧未被衬底的绝缘材料覆盖的情况。然而，迹线不必是嵌入式迹线，例如，迹线可以被形成在衬底上或之上。迹线可以穿过绝缘材料。
33.通孔是互连件的一种形式，其在集成器件中提供沿垂直或接近垂直方向的电路径。在一些实现方式中，通孔可以被形成在衬底中(例如，衬底通孔)。在一些实现方式中，通孔可以被形成在封装层(例如，模塑料)中。在一些实现方式中，通孔可以具有垂直壁，或者可以具有锥形或倾斜壁或其他取向。
34.焊盘是互连件的一种形式，其在集成器件中提供电路径。在一些实现方式中，焊盘是为由不同材料制成的互连件提供耦合接口的元件或组件。例如，焊盘可以被配置为为焊料(例如，焊球)提供接口。
35.贯穿本公开使用的术语“嵌入式”包括物体a的至少两侧被物体b或材料b覆盖的情况。
36.术语“间距”可以被分别定义为两个物体的中点之间的距离。例如，间距可以是从互连件a的中点到互连件b的中点的距离。
37.术语“宽度”可以被定义为当在截面视图中观察物体时，物体的横向或水平测量值。例如，互连件(例如，204)的宽度是互连件从第一侧壁(或第一侧)到其第二侧壁(或第二侧)的横向或水平测量值。
38.术语“厚度”可以被定义为物体的垂直测量值。换言之，厚度可以被定义为从物体底部到顶部的测量值。
39.除非另有说明，否则术语“耦合”意味着导电耦合。此外，即使其之间存在一个或多个中间组件，物体或组件或器件a也可以被耦合到器件c。
40.多个表面安装式封装集成电路
41.图1图示了多个表面安装式封装的集成电路(ic)100。具体地，图1图示了多个表面安装式封装的ic 112a-d，其包括第一封装的ic112a、第二封装的ic 112b、第三封装的ic 112c和第四封装的ic 112d。第一封装的ic 112a包括ic(例如，管芯)102、ic互连件104、封装衬底106、模塑料110和封装互连件114。图1进一步图示了印刷电路板(pcb)116。多个表面
安装式封装的ic 112a-d被表面安装(即，安装到表面)到pcb 116。
42.ic 102包括相对于其他技术具有更小宽度和更细间距的各种互连件(未示出)。封装衬底106包括面向ic 102的第一侧和面向pcb116的第二侧。多个嵌入式迹线(未示出)位于封装衬底106内和封装衬底106的第一侧上。借助多个嵌入式迹线(未示出)，封装衬底106被配置为容纳ic 102的更小宽度和更细间距。ic 102被耦合到ic互连件104，并且ic互连件104被耦合到封装衬底106。
43.封装衬底106的第二侧借助封装互连件114而被耦合到pcb 116。pcb 116不适于ic 102的更小宽度和更细间距；因此，ic 102被封装在利用嵌入式迹线(未示出)的封装衬底106中。
44.由于封装衬底106和pcb 116的尺寸，多个表面安装式封装集成电路(ic)200占据大量空间。此外，多个表面安装式封装集成电路(ic)100导致封装衬底106和pcb 116两者的成本。
45.示例性双侧嵌入式迹线衬底
46.图2图示了示例性双侧嵌入式迹线衬底200(衬底200)的截面。具体地，图2图示了衬底200的第一部分210和衬底200的第二部分250。衬底200的第一部分210和衬底200的第二部分250被耦合在一起。衬底200的第一部分210是嵌入式迹线衬底，并且衬底200的第二部分250是嵌入式迹线衬底。衬底200的第一部分210和第二部分250一起是单个衬底200，其是双侧嵌入式迹线衬底。
47.衬底200可以是封装衬底、中介层或嵌入式迹线衬底。衬底200可以包括芯(未示出)或者可以是无芯的。
48.衬底200的第一部分210包括第一多个金属层214，第一多个金属层214包括：第一金属层214a、第二金属层214b、第三金属层214c和第四金属层214d。第一金属层214a为顶层，并且第四金属层214d为衬底200的第一部分210的底层。第二金属层214b和第三金属层214c为衬底200的内层。因为第一多个金属层214中的第四金属层214d被耦合至第二多个金属层中的第四金属层254d(如稍后讨论的)，所以第四金属层214d和第四金属层254d也是衬底200的内部金属层。
49.虽然图2将衬底200的第一部分210图示为具有四个金属层(即，第一多个金属层214a-d)，但本公开不限于此。衬底200的第一部分210可以具有少于四个金属层或多于四个金属层。
50.衬底200的第一部分210包括多个绝缘层216，多个绝缘层216被配置为将第一多个金属层214中的每一个分离并绝缘。多个绝缘层216可以包括一个或多个材料。多个绝缘层可以是电介质层或半固化片层压层。
51.衬底200的第一部分210，特别是第一多个金属层214包括第一多个焊盘220、第一多个迹线222和第一多个通孔224。第一多个金属层214中的第一金属层214a包括在衬底200的第一部分210中嵌入的第一多个迹线222。在衬底200的第一部分210中嵌入的第一多个迹线222位于衬底200的顶部(即，在第一金属层214a)中并且被配置为使得表面安装电路组件(例如，管芯、ic、无源器件)可以被耦合到衬底200的第一部分210。在衬底200中嵌入的第一多个迹线222相对于未被嵌入的迹线，允许更小的宽度和更细的间距。
52.第一多个焊盘220被配置为接收诸如ic互连件104(图1)的互连件。诸如ic互连件
104的互连件被耦合到表面安装电路组件(例如，管芯、ic或无源器件)。光致抗蚀剂218被放置在第一多个迹线222中的至少一些之上，使得当互连件(例如，图1的ic互连件104)被形成时，互连件不与第一多个迹线222中的任一个电短路。
53.第一多个焊盘220被耦合到垂直穿过衬底200的第一多个通孔224。第一多个通孔224允许表面安装电路组件(未示出)被电(或导电地)耦合到第一多个金属层214中的任何金属层或者衬底200的第二部分(即，第二多个金属层254中的任何金属层)。
54.图2进一步图示了衬底200中包括第二多个金属层254的第二部分250，第二多个金属层254包括：第一金属层254a、第二金属层254b、第三金属层254c和第四金属层254d。第一金属层254a为底层，第四金属层254d为衬底200的第二部分250的顶层。第二金属层254b与第三金属层254c为内部金属层。因为第二多个金属层的第四金属层254d被耦合至第一多个金属层214的第四金属层214d，所以第四金属层214d和第四金属层254d也是衬底200的内部金属层。
55.虽然图2将衬底200的第二部分250图示为具有四个金属层(即，多个金属层254a-d)，但本公开不限于此。衬底200的第二部分250可以具有少于四个金属层或多于四个金属层。
56.衬底200的第二部分250包括多个绝缘层256，多个绝缘层256被配置为将第二多个金属层254分离并绝缘。多个绝缘层256可以包括一个或多个材料。多个绝缘层256可以是电介质层或半固化片层压层。
57.衬底200的第二部分250，特别是第二多个金属层254，包括第二多个焊盘260、第二多个迹线262和第二多个通孔264。第二多个金属层254中的第一金属层254a包括在衬底200的第二部分250中嵌入的第二多个迹线262。在衬底200的第二部分250中嵌入的第二多个迹线262位于衬底200的底部(即，在第一金属层254a)中并且被配置为使得另一表面安装电路组件(例如，管芯、ic、无源器件)可以被耦合到衬底200的第二部分250。
58.位于第二多个金属层354的第一金属层3541上的第二多个焊盘260被配置为接收诸如ic互连件104(图1)的互连件。诸如ic互连件104的互连件被耦合到另一表面安装电路组件(例如，管芯、ic、无源器件)。光致抗蚀剂258被放置在第二多个迹线262中的至少一些之上，使得当互连件(例如，图1的ic互连件104)被形成时，互连件不与第二多个迹线262中的任一个电短路。
59.第二多个焊盘260被耦合到垂直穿过衬底200的第二多个通孔264。第二多个通孔264允许另一表面安装电路组件(未示出)被电(或导电地)耦合到第二多个金属层254中的任何金属层或者衬底200的第一部分210(即，第一多个金属层214中的任何金属层)。
60.衬底200还包括位于第一多个金属层214中的第四金属层214d上的第一多个支柱230，其中第四金属层214d是衬底200的内部或内金属层。具体地，第一多个支柱体230位于第一多个焊盘220上，第一多个焊盘220位于第四金属层214d上。第一多个支柱230的宽度(即，当在截面视图中观察时的横向或水平测量值)在10-100μm的范围内。第一多个支柱体230的厚度(即，在截面视图中观察时的垂直测量值)在10～30μm的范围内。第一多个支柱230可以由以下材料中的任一种或其组合制成，但不限于此：铜，或者具有表面处理(诸如镍金或有机可焊性防腐剂)的铜，或者具有焊料的铜。第一多个支柱230可以是柱形，但是不限于此。第一多个支柱230可以是矩形或正方形或椭圆形。
61.衬底200包括位于第二多个金属层254中的第四金属层254d上的多个互连件234，其中第四金属层254d是衬底200的内部或内金属层。具体而言，多个互连件234位于第一多个焊盘220中位于(第二多个金属层254中的)第四金属层254d上的另一焊盘上。如图2所示，多个互连件234包括多个焊料互连件。多个互连件234和第四金属层214d(例如，焊盘220)被光致抗蚀剂268至少部分地包围。
62.第一多个支柱230和多个互连件234被耦合在一起，使得第一多个支柱230和多个互连件234将衬底200的第一部分210耦合到衬底200的第二部分250。衬底210的第一部分210被如下耦合(即，导电地耦合)到衬底200的第二部分250：第一多个支柱230被导电地耦合到第四金属层214d，第一多个支柱230被耦合(即，导电地耦合)到多个互连件234。从第一金属层214d到光致抗蚀剂268的厚度(即，当以截面图观察时的垂直测量值)在20-60μm的范围内。
63.衬底200包括在衬底200的第一部分210和第二部分250之间的间隙298。间隙298包括在第四金属层254d上的第一多个焊盘220中的每一个之间的间隙、衬底200的第一部分210的多个绝缘层216中的最下绝缘层和光致抗蚀剂268之间的间隙、第一多个支柱230中的每一个之间的间隙或其组合。
64.模塑料232被配置为填充衬底200的第一部分210和第二部分250之间的间隙298。模塑料可以是以下材料，但不限于：模塑料、非导电膏、非导电薄膜。此外，作为备选，可以使用电介质或绝缘材料来代替模塑料232。模塑料232还被配置为填充位于第一多个焊盘220之间的间隙298，第一多个焊盘220位于第一多个金属层214中的第四金属层214d上。
65.图3图示了示例性双侧嵌入式迹线衬底300(衬底300)的截面。具体地，图3图示了衬底300的第一部分310和衬底300的第二部分350。衬底300的第一部分310和衬底300的第二部分350被耦合在一起(例如，导电耦合和物理耦合)。衬底300的第一部分310是嵌入式迹线衬底，并且衬底300的第二部分350是嵌入式迹线衬底。衬底300的第一部分310和第二部分350一起是单个衬底300，其是双侧嵌入式迹线衬底。
66.衬底300可以是封装衬底、中介层或嵌入式迹线衬底。衬底300可以包括芯(未示出)或者可以是无芯的。
67.衬底300的第一部分310包括第一多个金属层314，第一多个金属层314包括：第一金属层314a、第二金属层314b、第三金属层314c和第四金属层314d。第一金属层314a为顶层，而第四金属层314d为衬底300的第一部分310的底层。第四金属层314d也是衬底200的内层。第二金属层314b和第三金属层315b是衬底200的第一部分310的内层。
68.虽然图3将衬底300的第一部分310图示为具有四个金属层(即，多个金属层314a-d)，但本公开不限于此。衬底300的第一部分310可以具有少于四个金属层或多于四个金属层。
69.衬底300的第一部分310包括多个绝缘层316，多个绝缘层316被配置为将第一多个金属层314分离并绝缘。多个绝缘层316可以包括一种材料或多种材料。多个绝缘层可以是电介质层或半固化片层压层。
70.衬底300的第一部分310，特别是第一多个金属层314，包括第一多个焊盘320、第一多个迹线322和第一多个通孔324。第一多个金属层314中的第一金属层314a包括在衬底300的第一部分310中嵌入的第一多个迹线322。在衬底300的第一部分310中嵌入的第一多个迹
线322在衬底300的顶部(例如，衬底300的外部部分)上(即，在第一金属层314a中)并且被配置为使得表面安装电路组件(例如，管芯、ic、无源器件)可以被耦合到衬底300的第一部分310。
71.第一多个焊盘320被配置为接收诸如ic互连件104(图1)的互连件。诸如ic互连件104的互连件被耦合到表面安装电路组件(例如，管芯、ic、无源器件)。光致抗蚀剂318被放置在第一多个迹线322中的至少一些之上，使得当互连件(例如，图1的ic互连件104)被形成时，互连件不与第一多个迹线322中的任一个电短路。
72.第一多个焊盘320被耦合到垂直穿过衬底300的第一多个通孔324。第一多个通孔324允许表面安装电路组件(未示出)被电(或导电地)耦合到第一多个金属层314的任何金属层或者衬底300的第二部分350(即，第二多个金属层354中的任何金属层)。
73.图3进一步图示了衬底300的第二部分350包括第一多个金属层354，第一多个金属层354包括：第一金属层354a、第二金属层354b、第三金属层354c和第四金属层354d。第一金属层354a为底层，并且第四金属层354d为衬底300的第二部分350的顶层。第二金属层354b与第三金属层354c是衬底300的第二部分350的内部金属层。
74.虽然图3将衬底300的第二部分350图示为具有四个金属层(即，多个金属层354a-d)，但本公开不限于此。衬底300的第二部分350可以具有少于四个金属层或多于四个金属层。
75.衬底300的第二部分350包括多个绝缘层356，多个绝缘层356被配置为将第二多个金属层354分离并绝缘。多个绝缘层356可以包括一种材料或多种材料。多个绝缘层356可以是电介质层或半固化片层压层。
76.衬底300的第二部分350，特别是第二多个金属层354，包括第二多个焊盘360、第二多个迹线362和第二多个通孔364。第二多个金属层354中的第一金属层354a包括在衬底300的第二部分350中嵌入的第二多个迹线362。在衬底300的第二部分350中嵌入的第二多个迹线362位于衬底300的底部上(即，在第一金属层354a中)中并且被配置为使得另一表面安装电路组件(例如，管芯、ic、无源器件)可以被耦合到衬底300的第二部分350。
77.位于第二多个金属层354的第一金属层354a上的第二多个焊盘360被配置为接收诸如ic互连件104(图1)的互连件。诸如ic互连件104的互连件被耦合到另一表面安装电路组件(例如，管芯、ic、无源器件)。光致抗蚀剂358被放置在第二多个迹线362中的至少一些之上，使得当互连件(例如，图1的ic互连件104)被形成时，互连件不与第二多个迹线362中的任一个电短路。
78.第二多个焊盘360被耦合到垂直穿过衬底300的第二多个通孔364。第二多个通孔364允许另一表面安装电路组件(未示出)被电(或导电地)耦合到第二多个金属层354中的任何金属层或者衬底300的第一部分310(即，第一多个金属层314中的任何金属层)。
79.衬底300还包括位于第一多个金属层314中的第四金属层314d上的第一多个支柱330，其中第四金属层314d是衬底300的内部或内金属层。具体地，第一多个支柱330位于第一多个焊盘320上，第一多个焊盘320位于第四金属层314d上。第一多个支柱330的宽度(即，当在截面视图中观察时的横向或水平测量值)在10-100μm的范围内。第一多个支柱330的厚度(即，在截面视图中观察时的垂直测量值)在10-30μm的范围内。第一多个支柱330可由以下材料中的任一种或其组合制成，但不限于此：铜，或具有表面处理(诸如镍金)或有机可焊
性防腐剂的铜，或具有焊料的铜。第一多个支柱330可以是柱形，但是不限于此。第一多个支柱330可以是矩形或正方形或椭圆形。
80.衬底300包括位于第二多个金属层354中的第四金属层354d上的多个互连件334。第四金属层354d是衬底300的内部或内金属层。具体地，多个互连件334位于第二多个焊盘320上，第二多个焊盘320位于(第二多个金属层354的)第四金属层354d上。多个互连件件334包括第二多个支柱334。第二多个支柱334的宽度(即，当在截面视图中观察时的横向或水平尺寸)在10-100μm的范围内。第二多个支柱334的厚度(即，在截面视图中观察时的垂直测量值)在10-30μm的范围内。第二多个支柱334可以是柱形，但是不限于此。第二多个支柱334可以是矩形或正方形或椭圆形。
81.第一多个支柱330和多个互连件334(例如，第二多个支柱)被耦合在一起，使得第一多个支柱330和多个互连件334(例如，第二多个支柱)将衬底300的第一部分310导电地和物理地耦合到衬底300的第二部分350。衬底310的第一部分被如下耦合(即，导电地耦合)到衬底300的第二部分350：第一多个支柱330被导电地耦合到多个互连件334(例如，第二多个支柱)。备选地，包括各向异性导电膜的导电膜368或焊料帽可以被用于将第一多个导柱330耦合到多个互连件334(例如，多个支柱)。导电膜368可以被用作粘合剂，使得第一多个导柱330被粘附到多个互连件334。
82.衬底300包括在衬底300的第一部分310和第二部分350之间的间隙398，间隙398可以包括在第四金属层314d上的第一多个焊盘220中的每一个之间的间隙、在第四金属层354d上的第二多个接焊盘360中的每一个之间的间隙、衬底200的第一部分210的多个绝缘层316中的最低绝缘层与衬底200的第二部分350的多个绝缘层356中的最低绝缘层之间的间隙、第一多个支柱230中的每一个之间的间隙、多个互连件中的每一个(例如，第二多个支柱)之间的间隙或其组合。
83.模塑料332被配置为填充衬底300的第一部分310和第二部分350之间的间隙398。模塑料可以是以下材料，但不限于此：模塑料、非导电膏、或非导电薄膜。此外，作为备选，可以使用电介质或绝缘材料来代替模塑料332。
84.在示例性双侧嵌入式迹线衬底上表面安装的集成电路
85.图4图示了在示例性双侧嵌入式迹线衬底上表面安装的多个集成电路的简化视图。具体地，图4图示了封装集成电路(ic)402，封装集成电路(ic)402包括表面安装到双侧嵌入式迹线衬底400的多个ic 404a-d。双侧嵌入式迹线衬底400可以类似于如图2和图3分别所示的双侧嵌入式迹线衬底200或300。双侧嵌入式迹线衬底400包括衬底400的第一部分(未标记)，例如顶部，以及衬底400的第二部分(未标记)，例如底部。
86.ic 404a和ic 404b被表面安装到双侧嵌入式迹线衬底400的第一部分(例如，顶部)。ic 404c和ic 404d被表面安装到双侧嵌入式迹线衬底400的第二部分(例如，底部)。ic 404a-d中的每一个具有多个细间距互连件406(未按比例绘制)，其被配置为将ic 404a、404b和404c、404d中的每一个电耦合到双侧嵌入式迹线衬底400。双侧嵌入式迹线衬底400包括类似于图2和图3中所示的第一和第二多个嵌入式迹线(未示出)以及类似于图2和图3中所示的第一和第二多个焊盘(未示出)。
87.第一和第二多个迹线以及第一和第二多个焊盘允许双侧嵌入式迹线衬底400具有细线和空间互连件。因为示例性双侧嵌入式迹线衬底400具有这些细线和空间互连件，因此
具有细间距互连件406的多个ic 404a-d可以被直接耦合到双侧嵌入式迹线衬底400。此外，多个ic 404a-d不需要单独的封装衬底，诸如图1中所示的封装衬底106、从而降低成本。
88.这与如图1所示的多个表面安装式封装的ic 112a-d形成对比。多个表面安装式封装的ic 112a-d具有细间距的ic互连件104，因此它们不能被直接耦合到具有较宽间距互连件(未示出)的pcb 116。相反，多个表面安装式封装的ic 112a-d必须与如图1所示的封装衬底106单独封装。
89.由于封装衬底106和pcb 116两者的尺寸，多个表面安装式封装集成电路(ic)200占据大量空间。此外，由于多个表面安装式封装集成电路(ic)100导致封装衬底106和pcb 116的成本，这是昂贵的。而与示例性双侧嵌入式迹线衬底400耦合的封装集成电路(ic)402成本较低。此外，封装的集成ic 402至少在z方向(垂直方向)上更小，从而节省了宝贵的空间。
90.用于制造双侧嵌入式迹线衬底的示例性步骤序列
91.在一些实现方式中，制造双侧嵌入式迹线衬底包括若干过程。图5a-图5f图示了对图2(其中多个互连件234包括多个焊料互连件)和图3(其中多个互连件334包括第二多个支柱)的双侧嵌入式迹线衬底公共的制造过程步骤的序列。制造图2和图3的双侧嵌入式迹线衬底的制造过程步骤的剩余序列稍后将关于图6a-图6d和图7a-图7d分别讨论。
92.现在将在制造包括多个互连件234的双侧嵌入式迹线衬底的上下文中描述图5a-图5f，多个互连件234包括图2的多个焊料互连件。需要注意，图5a-图5f的序列可以将一个或多个阶段组合来简化和/或阐明序列。在一些实现方式中，过程的顺序可以被改变或修改。
93.图5a图示了所提供的可拆卸载体箔。可拆卸载体箔503可以由供应商提供或制造。可拆卸载体箔具有第一侧(例如，顶侧)，第一侧是用于形成衬底500的第一部分(例如，210)的基础。此外，可拆卸载体箔503具有第二侧(例如，底侧)，第二侧是用于形成衬底500的第二部分(例如，550)的基础。即，在可拆卸载体箔的第一侧之上形成的任何层是衬底的第一部分的一部分，并且在可拆卸载体箔的第二侧之上形成的任何层是衬底的第二部分的一部分。
94.种子层502a在可拆卸载体箔503的第一表面(例如，顶表面)上形成。种子层502b在可拆卸载体箔503的第二表面(例如，底表面)上形成。种子层502a和502b被用于在种子层502a和502b上形成其他金属层。
95.图5b图示了在衬底500的第一部分510上图案化或形成的第一金属层514a。第一金属层514a包括在衬底500的第一部分510的第一金属层514a上形成的第一多个焊盘520a和第一多个迹线522a。
96.另一第一金属层554a在衬底500的第二部分554上图案化或形成。第一金属层554a包括在衬底500的第二部分550的第一金属层554a上形成的第二多个焊盘560a和第二多个迹线562b。
97.图5c图示了在衬底500的第一部分510的第一金属层514a之上形成的第一多个绝缘层516中的绝缘层516a。第一多个通孔524a形成在绝缘层516a中，并且被配置为将第一金属层514a电耦合到第二金属层514b(衬底500的第一部分510)。第二金属层514b被图案化或形成在绝缘层516a上。第二金属层514b包括第一多个焊盘520b和第一多个迹线522b。第一
多个焊盘520b中的一些可以被耦合到第一多个通孔524a。第一多个绝缘层516可以包括一种材料或多种材料。第一多个绝缘层516可以是电介质层或半固化片层压层。
98.图5c图示了在衬底500的第二部分550的第一金属层554a之上的绝缘层556a。第二多个通孔564a形成在绝缘层556a中，并且被配置为将第一金属层554a电耦合到第二金属层554b(衬底500的第二部分550)。第二金属层554b被图案化或形成在绝缘层556a上。第二金属层554b包括第二多个焊盘560b和第二多个迹线562b。第二多个焊盘560b中的一些可以被耦合到第二多个通孔564a。第二多个绝缘层556可以包括一种材料或多种材料。第二多个绝缘层556可以是电介质层或半固化片层压层。
99.图5d图示了在衬底500的第一部分510的第二金属层514b之上的绝缘层516b。第一多个通孔524b形成在绝缘层516b中，并且被配置为将第二金属层514b电耦合到第三金属层514c(衬底500的第一部分510)。第三金属层514c被图案化或形成在绝缘层516b上。第三金属层514c包括第一多个焊盘520c和第一多个迹线522c。第一多个焊盘520c中的一些可以被耦合到第一多个通孔524b。
100.图5d图示了在衬底500的第二部分550的第二金属层554b之上的绝缘层556b。第二多个通孔564b被形成在绝缘层556b中，并且被配置为将第二金属层554b电耦合到第三金属层554c(衬底500的第二部分550)。第三金属层554c被图案化或形成在绝缘层556b上。第三金属层554c包括第二多个焊盘560c和第二多个迹线562c。第二多个焊盘560c中的一些可以被耦合到第二多个通孔564b。
101.图5e图示了衬底500的第一部分510的第三金属层514c之上的绝缘层516c。第一多个通孔524c形成在绝缘层516c中，并且被配置为将第三金属层514c电耦合到第四金属层514d(衬底500的第一部分510)。第四金属层514d被图案化或形成在绝缘层516c上。第四金属层514d包括第一多个焊盘520d和第一多个迹线522d。第一多个焊盘520d中的一些可以被耦合到第一多个通孔524c。
102.图5e图示了衬底500的第二部分550的第三金属层554c之上的绝缘层556c。第二多个通孔564c形成在绝缘层556c中，并且被配置为将第三金属层554c电耦合到第四金属层554c(衬底500的第二部分550)。第四金属层554d被图案化或形成在绝缘层556c上。第四金属层554d包括第二多个焊盘560d和第二多个迹线562d。第二多个焊盘560d中的一些可以被耦合到第二多个通孔564c。
103.图5f图示了衬底500的第一部分510与衬底500的第二部分550分离并且可拆卸载体箔503被去除。第一部分510被旋转或翻转，使得衬底500的第一部分510的第一金属层514a朝上。衬底500的第二部分550保持如图所示。
104.图6a-图6d图示了用于制造双侧嵌入式迹线衬底(诸如图2的双侧嵌入式迹线衬底)的制造过程步骤的剩余序列(其中多个互连件234包括多个焊料互连件)。如图6a-图6d所示的制造过程步骤的剩余序列从图5f继续。
105.图6a图示了衬底610的第一部分(例如，顶部)。衬底610的第一部分包括第一多个金属层614。第一多个金属层614包括被第一多个绝缘层616分离的第一金属层614a、第二金属层614b、第三金属层614c和第四金属层614d，第一多个绝缘层616被配置为使得第一多个金属层614彼此电绝缘。
106.图6a图示了与第一多个焊盘620耦合的第一多个支柱630。第一多个焊盘620形成
在第四金属层614d上。光致抗蚀剂618被放置在第一多个迹线622中的至少一些之上，以在其他互连件(未示出，诸如管芯互连件)被耦合到第一多个迹线622时避免电短路。
107.图6b图示了衬底650的第二部分(例如，底部)。衬底650的第二部分包括第二多个金属层564。第二多个金属层564包括被第二多个绝缘层656分离的第一金属层654a、第二金属层654b、第三金属层654c和第四金属层654d，第二多个绝缘层656被配置为使得第一多个金属层654彼此电绝缘。
108.衬底650的第二部分包括在第一金属层654a的第二多个迹线662中的至少一些之上放置的光致抗蚀剂658，以在其他互连件(未示出，诸如管芯互连件)被耦合到第二多个迹线662时避免电短路。
109.多个互连件634位于第四金属层654d上的多个焊盘620上。多个互连件634包括多个焊料互连件。光致抗蚀剂668也被放置在第四金属层654d之上和之间。具体地，光致抗蚀剂668被放置在第四金属层654d上的多个焊盘620之上和之间。光致抗蚀剂668也被放置在多个互连件634中的每一个之间，以防止多个互连件634短路。
110.图6c图示了双侧嵌入式迹线衬底600(或为简洁起见，衬底600)，双侧嵌入式迹线衬底600包括衬底600的第一部分610和衬底600的第二部分650。第一多个支柱630被耦合到多个互连件634(例如，多个焊料互连件)。即，第一多个支柱630被耦合到多个焊料互连件634。第一部分610和第二部分650通过第一多个支柱630而被电耦合在一起，第一多个支柱630被耦合到多个互连件634。
111.图6d图示了在包括多个焊料互连件的多个互连件634已回流(例如，被熔融，使得焊料互连件634操作为将第一部分610附接到衬底600的第二部分650)，使得第一部分610和第二部分650电耦合在一起并且被物理附接之后的双侧嵌入式迹线衬底600。模塑料632被配置为填充第一多个绝缘层616中的任一个与光致抗蚀剂668之间的任何间隙，以及填充第一多个支柱630中的任一个之间的任何间隙。模塑料632可以是以下材料，但不限于：模塑料、非导电膏、非导电膜。此外，作为备选，可以使用电介质或绝缘材料来代替模塑料632。图6d类似于图2。
112.尽管未示出，但是图4中图示的多个ic 404中的任一个或多个ic可以被耦合到双侧嵌入式迹线衬底600。即，诸如404a和404b的ic可以经由第一多个焊盘620而被安装到双侧嵌入式迹线衬底600的第一部分610(例如，顶部)。诸如404c和404d的ic可以经由第二多个焊盘660而被安装到双侧嵌入式迹线衬底600的第二部分650(例如，底部)。
113.图7a-图7d图示了用于制造双侧嵌入式迹线衬底(诸如图3的双侧嵌入式迹线衬底)的制造过程步骤的剩余序列(其中多个互连件334包括第二多个支柱)。如图7a-图7d所示的制造过程步骤的剩余序列从图5f继续。
114.图7a图示了衬底710的第一部分。衬底710的第一部分包括第一多个金属层714。第一多个金属层714包括由第一多个绝缘层716分离的第一金属层714a、第二金属层714b、第三金属层714c和第四金属层714d，第一多个绝缘层716被配置为使得第一多个金属层714彼此电绝缘。第一多个支柱730被耦合到第四金属层714d上的第一多个焊盘720。第一多个焊盘720被形成在第四金属层714d上。光致抗蚀剂718被放置在第一多个迹线722中的至少一些之上，以在其他互连件(未示出，诸如管芯互连件)被耦合到第一多个迹线722时避免电短路。
115.图7b图示了衬底750的第二部分。衬底750的第二部分包括第二多个金属层754。第二多个金属层754包括由第二多个绝缘层756分离的第一金属层754a、第二金属层754b、第三金属层754c以及第四金属层754d，第二多个绝缘层756被配置为使得第一多个金属层754彼此电绝缘。
116.衬底750的第二部分包括光致抗蚀剂758，光致抗蚀剂758被放置在第一金属层754a的第二多个迹线762中的至少一些之上，以避免在其他互连件(未示出，诸如管芯互连件)被耦合到第二多个迹线762时发生电短路。多个互连件734位于第四金属层754d上的多个焊盘750上。多个互连件734包括第二多个支柱。
117.图7c图示了包括衬底700的第一部分710和衬底700的第二部分750的双侧嵌入式迹线衬底700(或为简洁起见，衬底700)。第一多个支柱730借助导电膜768而被耦合到多个互连件734(例如，第二多个支柱体)。导电膜768是导电的并且能够实现第一多个支柱体730和多个互连件734之间的电连接。
118.图7d图示了在模塑料732被配置为填充第一部分710的第一多个绝缘层716之一与第二部分750的第二多个绝缘层756之一之间的任何间隙，以填充第一多个支柱730中的任一个与第二多个支柱734中的任一个(例如多个互连件)之间的任何间隙之后的双侧嵌入式迹线衬底700。图7d类似于图3。
119.尽管未示出，但是图4中所示的多个ic 404中的任一个或多个可以被耦合到双侧嵌入式迹线衬底700。即，诸如404a和404b的ic可以经由第一多个焊盘720而被安装到双侧嵌入式迹线衬底700的第一部分710(例如，顶部)。诸如404c和404d的ic可以经由第二多个焊盘760而被安装到双侧嵌入式迹线衬底700的第二部分750(例如，底部)。
120.用于制造双侧嵌入迹线衬底的方法的示例性流程图
121.在一些实现方式中，制造双侧嵌入式迹线衬底包括若干过程。图8图示了用于提供或制造双侧嵌入式迹线衬底的方法800的示例性流程图。在一些实现方式中，图8的方法800可以被用于制造如本公开中所述的图2、图3、图4、图5、图6和图7的双侧嵌入式迹线衬底。
122.应注意，图8的序列可以将一个或多个过程组合来简化和/或阐明用于提供或制造管芯的方法。在一些实现方式中，过程的顺序可以被改变或修改。
123.802处的方法包括形成衬底的第一部分，包括形成第一多个金属层。
124.804处的方法包括形成衬底的第二部分，包括形成第二多个金属层。
125.806处的方法包括形成多个绝缘层，多个绝缘层被配置为将第一多个金属层与第二多个金属层分离。
126.808处的方法包括形成第一多个支柱和多个互连件，并且将第一多个支柱耦合到多个互连件，使得衬底的第一部分和衬底的第二部分被耦合在一起。
127.示例性电子设备
128.图9图示了可以与前述双侧嵌入式迹线衬底中的任一个集成的各种电子设备。例如，移动电话设备902、膝上型计算机设备904、固定位置终端设备906、可穿戴设备908可以包括如本文所述的集成器件900。集成器件900可以是例如本文描述的衬底、集成电路、管芯、集成器件、集成器件封装件、集成电路器件、器件封装件、集成电路(ic)封装件、叠层封装器件中的任一个。图9中所示的器件902、904、906、908仅是示例性的。其他电子设备也可以以集成器件900为特征，包括但不限于设备(例如，电子设备)组，包括移动设备、手持个人
通信系统(pcs)单元、便携式数据单元(诸如个人数字助理)、支持全球定位系统(gps)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐设备、固定位置数据单元，例如抄表设备、通信设备、智能手机、平板电脑、计算机、可穿戴设备(例如，手表、眼镜)、物联网(iot)设备、服务器、路由器、在汽车中实现的电子设备(例如，自动驾驶汽车)或者存储或检索数据或计算机指令的任何其他设备或者其任何组合。
129.图2至图7中所示的一个或多个组件、过程、特征和/或功能(其中图7包括7a-7d)可以被重新布置和/或组合为单个组件、过程、特征或功能，或者被体现在若干组件、过程或功能中。在不脱离本公开的情况下，附加的元件、组件、过程和/或功能还可以被添加。还应注意，图2至图7(其中图7包括7a-7d)及其在本公开中的对应描述不限于双侧嵌入式迹线衬底。在一些实现方式中，图2至图7(其中图7包括7a-7d)及其对应描述可以被用于制造、创建、提供和/或生产集成器件。在一些实现方式中，器件可以包括管芯、集成器件、管芯封装件、集成电路(ic)、器件封装件、集成电路(ic)封装件、晶片、半导体器件、叠层封装(pop)器件和/或中介层。
130.词语“示例性”在本文中用于表示“用作示例、实例或图示”。在本文中被描述为“示例性”的任何实现方式或方面不一定被解释为优选于或优于本公开的其他方面。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个物体之间的直接或间接耦合。例如，如果物体a物理接触物体b，而物体b接触物体c，则物体a和c仍可以被视为彼此耦合，即使它们没有直接彼此物理接触。如本文所用，术语“横穿”意味着穿过并且包括一直穿过物体或部分穿过物体。
131.此外，应注意，本文所包含的各种公开内容可以被描述为被描绘为流程图表、流程图、结构图或框图的过程。尽管流程图可以将操作描述为顺序过程，但是许多操作可以并行或并发执行。附加地，操作的顺序可以被重新布置。过程在其操作完成时终止。
132.本文描述的本公开的各种特征可以在不脱离本公开的情况下在不同系统中实现。应当注意，本公开的前述方面仅是示例，并且不应被解释为限制本公开。本公开的各方面的描述旨在例示，而不是限制权利要求的范围。因此，本教导可以被容易地应用于其他类型的装置，并且许多备选、修改和变化对于本领域技术人员将是显而易见的。