一种半导体结构的形成方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。


背景技术：

2.在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。
3.在存储器件中，磁随机存取存储器(mram)是一种非挥发性的存储器，所谓
″
非挥发性
″
是指关掉电源后，仍可以保持记忆完整。在性能方面，mram不仅具有动态随机存储器(dram)的高集成度，而且拥有静态随机存储器(sram)的高速读取写入能力，以及闪存(flash)的非易失性，同时可以承受无限次地重复写入，是一种
″
全功能
″
的固态存储器。除此之外，由于其磁体本质上是抗辐射的，使其具有极高的可靠性，并且mram单元可以方便地嵌入到逻辑电路芯片中。因而其应用前景非常可观，有望主导下一代存储器市场。
4.然而，目前的mram形成方法中仍然存在磁隧道结位置精度不足等问题。因此，有必要提供更可靠、有效的技术方案。


技术实现要素：

5.本技术提供一种半导体结构的形成方法，可以提高形成的磁隧道结位置的精度。
6.本技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括器件区和辅助区；在所述衬底表面形成介质层；在所述介质层表面形成缓冲层；在所述器件区形成贯穿所述缓冲层和所述介质层的连接结构；在所述辅助区形成贯穿所述缓冲层和所述介质层并延伸至所述衬底中的辅助沟槽；在所述辅助沟槽侧壁和底部以及所述缓冲层和所述连接结构表面形成磁隧道结材料层，所述磁隧道材料层不填满所述辅助沟槽；刻蚀所述磁隧道结材料层和所述缓冲层在所述连接结构表面形成磁隧道结。
7.在本技术的一些实施例中，所述介质层包括位于所述衬底表面的ndc层和位于所述ndc层表面的teos层。
8.在本技术的一些实施例中，在所述器件区形成贯穿所述缓冲层和所述介质层的连接结构的方法包括：在所述缓冲层表面形成图案化的光刻胶，所述图案化的光刻胶定义所述连接结构的位置；以所述图案化的光刻胶为掩膜刻蚀所述缓冲层和所述teos层形成第一沟槽；使所述图案化的光刻胶暴露出部分所述第一沟槽两侧的缓冲层表面刻蚀去除所述暴露出的缓冲层和所述第一沟槽底部的ndc层。
9.在本技术的一些实施例中，所述缓冲层的材料包括富氮氮化钛。
10.在本技术的一些实施例中，所述缓冲层的厚度为100埃至200埃。
11.在本技术的一些实施例中，所述衬底的器件区包括金属互连结构，所述连接结构与所述金属互连结构电连接。
12.在本技术的一些实施例中，所述磁隧道结包括位于所述连接结构表面的第一铁磁层，位于所述第一铁磁层表面的非磁绝缘层以及位于所述非磁绝缘层表面的第二铁磁层。
13.在本技术的一些实施例中，所述第一铁磁层的材料包括钴、铁或钽等；所述第二铁磁层的材料包括钴、铁或钽等。
14.在本技术的一些实施例中，刻蚀所述磁隧道结材料层和所述缓冲层在所述连接结构表面形成磁隧道结的方法包括：在所述磁隧道结材料层表面形成图案化的光刻胶，所述图案化的光刻胶定义所述磁隧道结的位置；以所述图案化的光刻胶为掩膜刻蚀所述磁隧道结材料层和所述缓冲层在所述连接结构表面形成磁隧道结。
15.在本技术的一些实施例中，在所述辅助区形成贯穿所述缓冲层和所述介质层并延伸至所述衬底中的辅助沟槽的方法包括：在所述缓冲层和所述连接结构表面形成图案化的光刻胶，所述图案化的光刻胶定义所述辅助沟槽的位置；以所述图案化的光刻胶为掩膜刻蚀所述缓冲层、所述介质层和所述衬底形成贯穿所述缓冲层和所述介质层并延伸至所述衬底中的辅助沟槽。
16.本技术所述的半导体结构的形成方法，在所述介质层表面形成缓冲层，所述缓冲层可以提高辅助沟槽的质量，进而提高磁隧道结的位置精度，此外所述缓冲层还可以提高化学机械研磨所述连接结构时的均匀性。
附图说明
17.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
18.图1为本技术实施例所述的半导体结构的形成方法的流程图；
19.图2至图14为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
20.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
21.下面结合实施例和附图对本发明技术方案进行详细说明。
22.图1为本技术实施例所述的半导体结构的形成方法的流程图。
23.参考图1所示，本技术实施例所述的半导体结构的形成方法包括：
24.步骤s110：提供衬底，所述衬底包括器件区和辅助区；
25.步骤s120：在所述衬底表面形成介质层；
26.步骤s130：在所述介质层表面形成缓冲层；
27.步骤s140：在所述器件区形成贯穿所述缓冲层和所述介质层的连接结构；
28.步骤s150：在所述辅助区形成贯穿所述缓冲层和所述介质层并延伸至所述衬底中的辅助沟槽；
29.步骤s160：在所述辅助沟槽侧壁和底部以及所述缓冲层和所述连接结构表面形成磁隧道结材料层，所述磁隧道材料层不填满所述辅助沟槽；
30.步骤s170：刻蚀所述磁隧道结材料层和所述缓冲层在所述连接结构表面形成磁隧道结。
31.本技术实施例所述的半导体结构的形成方法中，在所述介质层表面形成缓冲层，所述缓冲层可以提高辅助沟槽的质量，进而提高磁隧道结的位置精度，此外所述缓冲层还可以提高化学机械研磨所述连接结构时的均匀性。
32.图2至图12为本技术实施例所述的半导体结构的形成方法中各步骤的结构示意图。下面结合附图对本技术实施例所述的半导体结构的形成方法进行详细说明。
33.参考图2，步骤s110，提供衬底200，所述衬底200包括器件区201和辅助区202。所述器件区201用于形成有源器件，例如金属互连结构，磁隧道结等。所述辅助区202用于形成辅助沟槽，所述辅助沟槽用于在刻蚀形成磁隧道结时作为刻蚀标记提高刻蚀精度。所述辅助区202的位置可以是随意地，主要所述辅助区202可以作为器件区201刻蚀工艺的刻蚀标记即可。
34.在本技术的一些实施例中，为了提高衬底200的面积利用率，降低衬底200的总体尺寸，所述辅助区202可以与所述器件区201邻接。
35.在本技术的一些实施例中，所述衬底200可以包括但不限于半导体衬底以及形成于所述半导体衬底上相应的有源器件(例如位于所述器件区201的金属互连结构203等)。
36.参考图3，步骤s120，在所述衬底200表面形成介质层210。
37.在本技术的一些实施例中，形成所述介质层210的方法包括化学气相沉积工艺或物理气相沉积工艺等。
38.在本技术的一些实施例中，所述介质层210包括位于所述衬底200表面的ndc层211和位于所述ndc层表面的teos层212。在本技术的一些实施例中，所述ndc层211的厚度为100埃至150埃；所述teos层的厚度为400埃至500埃。
39.参考图4，步骤s130，在所述介质层210表面形成缓冲层220。所述缓冲层220可以提高后续形成的辅助沟槽的质量，进而提高磁隧道结的位置精度，此外所述缓冲层220还可以在后续化学机械研磨连接结构时作为研磨停止层，并且提高化学机械研磨连接结构时的均匀性。
40.在本技术的一些实施例中，所述缓冲层220的材料包括富氮氮化钛。所述富氮氮化钛具有高透光率，在后续光刻形成辅助沟槽时可以为光刻提供良好的定位，形成良好的辅助沟槽。
41.在本技术的一些实施例中，所述缓冲层220的厚度为100埃至200埃，例如为120埃、150埃或180埃等。
42.在本技术的一些实施例中，形成所述缓冲层220的方法包括化学气相沉积工艺或物理气相沉积工艺等。
43.参考图5至图10，步骤s140，在所述器件区201形成贯穿所述缓冲层220和所述介质层210的连接结构230。所述连接结构230与所述衬底200中的金属互连结构203电连接。
44.参考图5，在所述缓冲层220表面形成图案化的光刻胶231，所述图案化的光刻胶231定义所述连接结构的位置。形成所述图案化的光刻胶231的方法包括：在所述缓冲层220
表面旋涂光刻胶；对所述光刻胶进行曝光工艺。
45.参考图6，以所述图案化的光刻胶231为掩膜刻蚀所述缓冲层220和所述teos层212形成第一沟槽232。所述刻蚀包括湿法刻蚀或干法刻蚀等。
46.参考图7，修理所述图案化的光刻胶231使所述图案化的光刻胶231暴露出部分所述第一沟槽232两侧的缓冲层220表面。修理所述图案化的光刻胶231的方法包括灰化。
47.参考图8，刻蚀去除所述暴露出的缓冲层220和所述第一沟槽232底部的ndc层211。所述刻蚀包括湿法刻蚀或干法刻蚀等。
48.参考图9，去除所述图案化的光刻胶231；在所述第一沟槽232中、所述teos层表面和所述缓冲层220表面形成连接结构230。去除所述图案化的光刻胶231的方法例如为灰化。形成所述连接结构230的方法包括化学气相沉积工艺或物理气相沉积工艺等。
49.参考图10，使用化学机械研磨工艺(cmp)研磨所述连接结构230至所述连接结构230的顶面与所述缓冲结构220共面。
50.在一些半导体结构的形成方法中，由于没有所述缓冲层220，使用cmp工艺时要么可能过量研磨使所述介质层210厚度减薄，要么可能研磨不充分，在所述介质层210表面有残留，进而影响后续在辅助区202形成的辅助沟槽。本技术实施例所述的半导体结构的形成方法中，所述缓冲层220可以作为cmp工艺的缓冲层和停止层，提高cmp工艺的均匀性。
51.参考图11，步骤s150，在所述辅助区202形成贯穿所述缓冲层220和所述介质层210并延伸至所述衬底200中的辅助沟槽240。所述辅助沟槽240的目的是在后续刻蚀形成磁隧道结时为刻蚀工艺提供标记，提高刻蚀精度，进而提高磁隧道结的位置精度。
52.在本技术的一些实施例中，在所述辅助区202形成贯穿所述缓冲层220和所述介质层210并延伸至所述衬底200中的辅助沟槽240的方法包括：在所述缓冲层220和所述连接结构230表面形成图案化的光刻胶，所述图案化的光刻胶定义所述辅助沟槽240的位置；以所述图案化的光刻胶为掩膜刻蚀所述缓冲层220、所述介质层210和所述衬底200形成贯穿所述缓冲层220和所述介质层210并延伸至所述衬底200中的辅助沟槽240。
53.在本技术的一些实施例中所述辅助沟槽240的宽度为1000纳米至4000纳米。所述辅助沟槽240的宽度(即水平方向的尺寸)要足够宽，以免后续形成的磁隧道结材料层填满所述辅助沟槽240。
54.在一些半导体结构的形成方法中，由于没有所述缓冲层220，而所述介质层210和所述连接结构230都是不透明的材料，在光刻形成所述辅助沟槽240时，没有良好的参照物，形成的辅助沟槽240的质量不好，例如尺寸和位置不好，进而影响后续刻蚀形成的磁隧道结的位置的精度。而本技术实施例所述的半导体结构的形成方法中，所述缓冲层220具有高透光性，可以在光刻形成所述辅助沟槽240时提供参照，形成良好的辅助沟槽240，进而提高后续刻蚀形成的磁隧道结的位置的精度。
55.参考图12，步骤s160，在所述辅助沟槽240侧壁和底部以及所述缓冲层220和所述连接结构230表面形成磁隧道结材料层250a，所述磁隧道材料层250a不填满所述辅助沟槽240。由于所述辅助沟槽240的宽度足够宽，因此所述磁隧道结材料层250a不会填满所述辅助沟槽240。
56.所述辅助沟槽240不能填满，因为后续刻蚀所述磁隧道结材料层250a形成磁隧道结时需要所述辅助沟槽240作为刻蚀标记。
57.在本技术的一些实施例中，形成所述磁隧道结材料层250的方法包括化学气相沉积工艺或物理气相沉积工艺等。
58.在本技术的一些实施例中，所述磁隧道结材料层250a包括位于所述连接结构230、所述缓冲层能220和所述沟槽侧壁表面的第一铁磁材料层251a，位于所述第一铁磁材料层251a表面的非磁绝缘材料层252a以及位于所述非磁绝缘材料层252a表面的第二铁磁材料层253a。
59.在本技术的一些实施例中，所述第一铁磁材料层251a的材料包括钴、铁或钽等；所述第二铁磁材料层253a的材料包括钴、铁或钽等。
60.在本技术的一些实施例中，所述非磁绝缘材料层252a的材料包括氧化铝等。
61.参考图13，步骤s170，刻蚀所述磁隧道结材料层250a和所述缓冲层220在所述连接结构230表面形成磁隧道结250。所述辅助沟槽240可以在刻蚀所述磁隧道结材料层250a时作为刻蚀标记提供定位，提高磁隧道结250的位置精度。
62.在一些半导体结构的形成方法中，由于没有所述缓冲层220，因此所述辅助沟槽240的质量不好，进而影响所述磁隧道结250的位置精度。而本技术实施例所述的半导体结构的形成方法中，在所述介质层210表面形成缓冲层220，所述缓冲层220可以提高辅助沟槽240的质量，进而提高磁隧道结250的位置精度。
63.在本技术的一些实施例中，所述磁隧道结250包括位于所述连接结构230表面的第一铁磁层251，位于所述第一铁磁层251表面的非磁绝缘层252以及位于所述非磁绝缘层252表面的第二铁磁层253。
64.在本技术的一些实施例中，所述第一铁磁层251的材料包括钴、铁或钽等；所述第二铁磁层253的材料包括钴、铁或钽等。
65.在本技术的一些实施例中，所述非磁绝缘层252的材料包括氧化铝等。
66.在本技术的一些实施例中，刻蚀所述磁隧道结材料层250a和所述缓冲层220在所述连接结构230表面形成磁隧道结250的方法包括：在所述磁隧道结材料层250a表面形成图案化的光刻胶，所述图案化的光刻胶定义所述磁隧道结250的位置；以所述图案化的光刻胶为掩膜刻蚀所述磁隧道结材料层250a和所述缓冲层220在所述连接结构230表面形成磁隧道结250。
67.参考图14，本技术所述的半导体结构的形成方法还包括：在所述辅助沟槽240中、所述介质层230表面以及所述磁隧道结250表面形成层间介质层260；在所述层间介质层260中形成贯穿所述层间介质层260且电连接所述磁隧道结250的接触结构270。
68.在本技术的一些实施例中，形成所述层间介质层260的方法包括化学气相沉积工艺。
69.在本技术的一些实施例中，所述接触结构270的材料包括铝或铜等。
70.本技术所述的半导体结构的形成方法，在所述介质层表面形成缓冲层，所述缓冲层可以提高辅助沟槽的质量，进而提高磁隧道结的位置精度，此外所述缓冲层还可以提高化学机械研磨所述连接结构时的均匀性。
71.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在
本技术的示例性实施例的精神和范围内。
72.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
73.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。
74.还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
75.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
76.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。