半导体结构及其制造方法与流程

1.本揭露有关于一种半导体结构及一种半导体结构的制造方法。


背景技术：

2.半导体装置用于各种电子应用，例如个人计算机、手机、数字相机和其他电子设备。通常通过在半导体基板上依序沉积绝缘或介电层、导电层和半导体材料层，并使用光刻工艺对各种材料层进行图案化，以于其上方形成电路部件和元件来制造半导体装置。半导体产业通过不断减小最小特征尺寸以不断提高各种电子元件(例如晶体管、二极管、电阻器、电容器等)的积体密度，其允许于给定区域中集成更多部件。这些更小的电子部件也需要更小的封装，其比过去的封装占用更少的面积。
3.三维集成电路(3dic)是半导体封装的最新发展，其中多个半导体晶粒彼此堆叠，例如层叠封装(package-on-package，pop)和系统级封装(system-in-package，sip)封装技术。一些3dic是通过在半导体晶圆级上在晶粒上放置晶粒来制备的。3dic提供了更高的积体密度和其他优势，例如更快的速度和更高的带宽，这是因为堆栈晶粒之间的互连长度减少。然而与3dic相关的挑战仍然很多。


技术实现要素：

4.本揭露总体上涉及一种半导体结构及半导体结构的制造方法。
5.根据本揭露的一实施例，制造半导体结构的方法包括以下步骤：提供第一半导体晶圆，其中第一半导体晶圆包括第一介电层及嵌入第一介电层内的至少一第一顶部金属化结构，且第一介电层的顶面比第一顶部金属化结构高出第一距离；提供第二半导体晶圆，其中第二半导体晶圆包括第二介电层及嵌入第二介电层内的至少一第二顶部金属化结构，且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离；以及混合接合第一半导体晶圆及第二半导体晶圆。
6.在本揭露的一些实施例中，第二距离小于第一距离。
7.在本揭露的一些实施例中，第一距离与第二距离之间的差值至少部分地取决于第一顶部金属化结构及第二顶部金属化结构的传导热膨胀系数。
8.在本揭露的一些实施例中，制造半导体结构的方法还包括：将第一半导体晶圆垂直放置在第二半导体晶圆上，使得第一介电层在与第二介电层接触的同时，在第一顶部金属化结构及第二顶部金属化结构之间留有间隙。
9.在本揭露的一些实施例中，第一距离减去第二距离等于间隙的垂直长度。
10.在本揭露的一些实施例中，混合接合第一半导体晶圆及第二半导体晶圆包括：执行退火工艺，使得第一顶部金属化结构及第二顶部金属化结构经历热膨胀以填充间隙。
11.在本揭露的一些实施例中，提供第一半导体晶圆包括：在第一半导体晶圆内形成蚀刻停止层；以及在蚀刻停止层上垂直形成第一介电层及第一顶部金属化结构。
12.在本揭露的一些实施例中，提供第一半导体晶圆包括：形成垂直贯穿第一介电层
的至少一凹槽，使得蚀刻停止层的一部分露出；以及以第一顶部金属化结构填充凹槽。
13.在本揭露的一些实施例中，提供第一半导体晶圆包括：使第一顶部金属化结构凹陷至低于第一介电层的顶面。
14.在本揭露的一些实施例中，提供第一半导体晶圆包括：形成垂直贯穿蚀刻停止层的至少一导电插塞。
15.在本揭露的一些实施例中，提供第二半导体晶圆包括：在第二介电层上垂直形成蚀刻停止层，其中蚀刻停止层的厚度大致上等于第二距离。
16.在本揭露的一些实施例中，提供第二半导体晶圆包括：形成至少一凹槽垂直贯穿蚀刻停止层及第二介电层；以及以第二顶部金属化结构填充凹槽，使得第二顶部金属化结构的顶面与蚀刻停止层的顶面大致上共平面。
17.在本揭露的一些实施例中，提供第二半导体晶圆包括：去除蚀刻停止层，使得第二顶部金属化结构的侧壁的一部分露出。
18.根据本揭露的一实施例，一种半导体结构，包括下介电层、至少一下金属化结构、上介电层及至少一上金属化结构。下金属化结构嵌入下介电层内。上介电层与下介电层形成介电对介电接合。上金属化结构嵌入上介电层内，并与下金属化结构形成金属对金属接合，且介电对介电接合及金属对金属接合位于不同水平面。
19.根据本揭露的一实施例，金属对金属接合被上介电层横向包围。
20.根据本揭露的一实施例，下金属化结构及上金属化结构包括相同材料。
21.根据本揭露的一实施例，半导体结构还包括蚀刻停止层，于上介电层及上金属化结构上方横向延伸。
22.根据本揭露的一实施例，半导体结构还包括至少一导电插塞，垂直贯穿蚀刻停止层并与上金属化结构接触。
23.根据本揭露的一实施例，半导体结构，还包括至少一顶部金属化结构，并且该导电插塞垂直设置在该顶部金属化结构与该上金属化结构之间。
24.根据本揭露的一实施例，半导体结构，还包括至少一底部金属化结构及垂直设置在该下金属化结构与该底部金属化结构之间的至少一导电插塞。
25.根据本揭露的前述实施例可知，由于第一顶部金属化结构的顶面比第一介电层的顶面低了第一距离，并且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离，因此为第一顶部金属化结构及第二顶部金属化结构保留了在混合接合工艺中经历热膨胀的间隙。如此一来，第一顶部金属化结构与第二顶部金属化结构之间的接合可准确且紧密，并且在两者之间不会产生任何空隙，从而可很好地实现第一半导体晶圆与第二半导体晶圆之间的高接合强度。此外，通过此工艺制造而得的半导体结构可包括第一介电层与第二介电层之间的第一界面以及第一顶部金属化结构与第二顶部金属化结构之间的第二界面，其中第一界面及第二顶部金属化结构垂直地位于不同水平面。
附图说明
26.通过阅读以下对于实施例的详细叙述，并参考以下附图，可更全面地理解本揭露：
27.图1为根据本揭露的一些实施例的半导体结构的剖面示意图。
28.图2为根据本揭露的一些实施例的如图1所示的半导体结构的制造方法的流程图。
29.图3至图13为根据本揭露的一些实施例的如图1所示的半导体结构的制造方法在各阶段的剖面示意图。
具体实施方式
30.现将详细参考本揭露的当前实施例，其示例在附图中示出。在可能的情况下，附图及描述中使用相同的附图标号来指代相同或相似的部件。
31.另外，关于本文中所使用的“约”、“大约”、“大致上”或“实质上”一般是指数值的误差或范围于百分之二十以内，较佳是于百分之十以内，更佳是于百分之五以内。文中若无明确说明，所提及的数值皆视为近似值，也即具有如“约”、“大约”、“大致上”或“实质上”所表示的误差或范围。
32.在本揭露中，提供一种半导体结构及其制造方法。图1为根据本揭露的一些实施例的半导体结构300的剖面示意图。半导体结构300包括第一半导体晶圆100及垂直设置在第一半导体晶圆100上的第二半导体晶圆200。半导体结构300通过混合接合工艺制造。为简单明了起见，本文将优先讨论半导体结构300的制造方法。
33.图2为根据本揭露的一些实施例的如图1所示的半导体结构300的制造方法的流程图。半导体结构300的制造方法包括以下步骤。在步骤s10中，提供第一半导体晶圆，其中第一半导体晶圆包括第一介电层及嵌入第一介电层内的至少一第一顶部金属化结构，且第一介电层的顶面比第一顶部金属化结构高出第一距离。在步骤s20中，提供第二半导体晶圆，其中第二半导体晶圆包括第二介电层及嵌入第二介电层内的至少一第二顶部金属化结构，且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离。在步骤s30中，混合接合第一半导体晶圆及第二半导体晶圆。于下文的描述中，将结合图3至图13进一步讨论上述步骤，图3至图13为根据本揭露的一些实施例的如图1所示的半导体结构300的制造方法在各阶段的剖面示意图。
34.参考图3，第一基板110设置有嵌入其中的至少一第一底部金属化结构120。接着，在第一基板110上垂直形成第一绝缘层130并覆盖第一底部金属化结构120。在一些实施例中，第一绝缘层130可包括诸如氧化物的介电材料。接着，在第一绝缘层130上垂直形成第一蚀刻停止层140。在一些实施例中，第一蚀刻停止层140可包括介电材料，例如sicn、sin、si3n4、其他合适的介电材料或其组合。之后，形成贯穿第一蚀刻停止层140及第一绝缘层130的至少一第一导电插塞150，使得第一导电插塞150与第一底部金属化结构120接触。在一些实施例中，第一导电插塞150与第一底部金属化结构120接触。在一些实施例中，通过在贯穿第一蚀刻停止层140及第一绝缘层130的通孔内以及于第一蚀刻停止层140上沉积导电材料，随后进行化学机械抛光(chemical mechanical polishing，cmp)工艺以去除通孔外的导电材料的一部分，来形成第一导电插塞150。如此一来，第一导电插塞150的顶面151可与第一蚀刻停止层140的顶面141大致上共平面。
35.参考图4，接着，在第一蚀刻停止层140上垂直形成第一介电层160。在一些实施例中，第一介电层160可包括诸如氧化物的介电材料。随后，形成贯穿第一介电层160的至少一凹槽r，以通过凹槽r暴露出第一导电插塞150及第一蚀刻停止层140的一部分。在一些实施例中，凹槽r可通过蚀刻工艺形成。第一蚀刻停止层140可防止凹槽r被过度蚀刻至第一导电插塞150中，从而可实现后续步骤中形成在凹槽r内的第一顶部金属化结构的对准。在一些
实施例中，第一导电插塞150的数量为多个，并且形成凹槽r以暴露出超过一个第一导电插塞150。在此情况下，第一导电插塞150的横向宽度w被设计成是相同的，以使蚀刻工艺得到更好的控制，以进一步实现后续步骤中形成在凹槽r内的第一顶部金属化结构的对准。
36.参考图5，在凹槽r内填充至少一第一顶部金属化结构170，使得第一顶部金属化结构170垂直形成在第一蚀刻停止层140上。在一些实施例中，通过在凹槽r内及第一介电层160上沉积导电材料，然后进行cmp工艺以去除凹槽r外的导电材料的一部分，来形成第一顶部金属化结构170。如此一来，第一顶部金属化结构170的顶面171可与第一介电层160的顶面161大致上共平面，并且第一顶部金属化结构170可通过第一导电插塞150连接到第一底部金属化结构120。在一些实施例中，第一底部金属化结构120、第一导电插塞150和第一顶部金属化结构170可包括相同材料。在替代的实施例中，第一底部金属化结构120、第一导电插塞150和第一顶部金属化结构170中的任意两者可包括相同材料。在其他实施例中，第一底部金属化结构120、第一导电插塞150和第一顶部金属化结构170可包括不同材料。
37.参考图6，接着，通过使用例如选择性蚀刻工艺去除第一顶部金属化结构170的顶部，该工艺以比蚀刻第一介电层160的介电材料更快的蚀刻速率蚀刻顶部金属化结构170的金属材料，使得第一介电层160的顶面161高于第一顶部金属化结构170的顶面171。在一些实施例中，第一介电层160的顶面161比第一顶面金属化结构170的顶面171高出第一距离d1。第一距离d1被设计为为后续步骤中执行的混合接合工艺保留间隙(稍后将在以下描述中讨论)。在一些实施例中，通过以时间控制的选择性蚀刻工艺去除第一顶部金属化结构170的顶部，使得第一介电层160的顶面161与第一顶部金属化结构170的顶面171之间的高度差可被精确地控制为大致上等于第一距离d1。在去除第一顶部金属化结构170的顶部之后，便完成如上所述在步骤s10中提供第一半导体晶圆100。
38.参考图7，第二基板210设置有嵌入其中的至少一第二底部金属化结构220。接着，在第二基板210上垂直形成第二绝缘层230并覆盖第二底部金属化结构220。在一些实施例中，第二绝缘层230可包括诸如氧化物的介电材料。之后，形成贯穿第二绝缘层230的至少一第二导电插塞250，使得第二导电插塞250与第二底部金属化结构220接触。在一些实施例中，通过在贯穿第二绝缘层230的通孔内以及于第二绝缘层230上沉积导电材料，随后进行cmp工艺以去除通孔外的导电材料的一部分，来形成第二导电插塞250。如此一来，第二导电插塞250的顶面251可与第二绝缘层230的顶面231大致上共平面。接着，垂直形成第二介电层260在第二绝缘层230上并覆盖第二导电插塞250。在一些实施例中，第二介电层260可包括诸如氧化物的介电材料。在一些实施例中，第二绝缘层230及第二介电层260可包括相同材料。在替代实施例中，第二绝缘层230及第二介电层260可包括不同材料。
39.参考图8，然后在第二介电层260上垂直形成第二蚀刻停止层240。在一些实施例中，第二蚀刻停止层240可包括介电材料，例如sicn、sin、si3n4、其他合适的介电材料或其组合。在一些实施例中，第二蚀刻停止层240的厚度t1大致上等于第二距离d2，其中第二距离d2小于第一距离d1。更具体而言，第二距离d2由第一距离d1预先决定，使第二距离d2小于第一距离d1。稍后将在以下描述中进一步讨论这种设计的优点。
40.请参考图9，随后形成贯穿第二蚀刻停止层240及第二介电层260的至少一凹槽r，以通过凹槽r暴露出第二导电插塞250与第二绝缘层230的一部分。在一些实施例中，凹槽r可通过蚀刻工艺形成。在一些实施例中，第二导电插塞250的数量为多个，并且形成凹槽r以
暴露出超过一个第二导电插塞250。在此情况下，第二导电插塞250的横向宽度w被设计成是相同的，以使蚀刻工艺得到更好的控制，可进一步实现后续步骤中形成在凹槽r内的第二顶部金属化结构的对准。
41.参考图10，在凹槽r内填充至少一第二顶部金属化结构270，使得第二顶部金属化结构270垂直形成在第二绝缘层230上。在一些实施例中，通过在凹槽r内及第二蚀刻停止层240上沉积导电材料，然后进行cmp工艺以去除凹槽r外的导电材料的一部分，来形成第二顶部金属化结构270。如此一来，第二顶部金属化结构270的顶面271可与第二蚀刻停止层240的顶面241大致上共平面，并且第二顶部金属化结构270可通过第二导电插塞250连接到第二底部金属化结构220。在一些实施例中，第二底部金属化结构220、第二导电插塞250及第二顶部金属化结构270可包括相同材料。在替代的实施例中，第二底部金属化结构220、第二导电插塞250及第二顶部金属化结构270中的任意两者可包括相同材料。在其他实施例中，第二底部金属化结构220、第二导电插塞250及第二顶部金属化结构270可包括不同材料。
42.参考图11，接着，通过使用例如选择性蚀刻工艺去除第二蚀刻停止层240，该工艺以比蚀刻金属化结构270的金属更快的蚀刻速率蚀刻第二蚀刻停止层240的介电材料，使得第二顶部金属化结构270的侧壁的顶部露出。由于第二蚀刻停止层240的厚度t1(见图8)大致上等于第二距离d2，所以暴露的第二顶部金属化结构270的顶部的厚度t2也大致上等于第二距离d2。换言之，第二顶部金属化结构270的顶面271比第二介电层260的顶面261高出第二距离d2。由于第二顶部金属化结构270的顶面271与第二介电层260的顶面261之间的高度差由第二蚀刻停止层240的厚度t1(见图8)预先决定，因此通过简单地去除第二蚀刻停止层240，即可精确地形成与第二距离d2大致上相同的高度差，而不需要进行时间控制的蚀刻工艺，其较为复杂，并且可能导致高度差的不准确。在去除第二蚀刻停止层240之后，如上所述在步骤s20中提供第二半导体晶圆200。
43.参考图12，接着，将第一半导体晶圆100垂直放置在第二半导体晶圆200上，使得第二半导体晶圆200的第二介电层260与第一半导体晶圆100的第一介电层160垂直对准，并且第二半导体晶圆200的第二顶部金属化结构270与第一半导体晶圆100的第一顶部金属化结构170垂直对准，以用于随后的混合接合工艺。换言之，第一半导体晶圆100相对于第二半导体晶圆200颠倒放置。如此一来，第二介电层260与第一介电层160接触，并且由于第一顶部金属化结构170的顶面171比第一介电层160的顶面161低了第一距离d1，第二顶部金属化结构270的顶面271比第二介电层260的顶面261高出第二距离d2，且第二距离d2预先决定为小于第一距离d1，因此形成第一顶部金属化结构170与第二顶部金属化结构270之间的间隙g，留予第一顶部金属化结构170与第二顶部金属化结构270在随后混合接合工艺期间经历热膨胀。
44.在一些实施例中，第一距离dl进一步取决于第一顶部金属化结构170及第二顶部金属化结构270的传导热膨胀系数。更具体地，第一距离dl及第二距离d2之间的关系可表示为：d1＝d2 δx，其中δx为预期的金属热膨胀尺寸，其取决于第一顶部金属化结构170及第二顶部金属化结构270的传导热膨胀系数。在此情况下，间隙g的垂直长度l大致上等于预期的金属热膨胀尺寸δx。在一些实施例中，预期的金属热膨胀尺寸δx进一步取决于第一顶部金属化结构170及第二顶部金属化结构270的金属材料。因此，根据使用于第一顶部金属化结构170及第二顶部金属化结构270的金属材料，决定预期的金属热膨胀尺寸δx，可更好
地实现第一半导体晶圆100及第二半导体晶圆200之间的混合接合。
45.请参考图13，在上述步骤s30中，接着进行混合接合工艺，使第一半导体晶圆100与第二半导体晶圆200接合。更具体地，进行退火工艺，使第一顶部金属化结构170与第二顶部金属化结构270经历热膨胀，以最终填充间隙g。如此一来，第一顶部金属化结构170与第二顶部金属化结构270之间的接合可准确且紧密，并且在两者之间不会产生任何空隙，因此可更好地达到第一半导体晶圆100及第二半导体晶圆200之间的高接合强度。
46.在图13所示的步骤s30之后，便可形成本揭露的半导体结构300。半导体结构300包括第一半导体晶圆100和垂直设置在第一半导体晶圆100上的第二半导体晶圆200。第一半导体晶圆100包括第一介电层160及嵌入第一介电层160内的第一顶部金属化结构170。第二半导体晶圆200包括第二介电层260及嵌入第二介电层260内的第二顶部金属化结构270。第一介电层160接合到第二介电层260，并且第一顶部金属化结构170接合至第二顶部金属化结构270。在一些实施例中，第一顶部金属化结构170及第二顶部金属化结构270可包括相同的导电材料。在替代实施例中，第一顶部金属化结构170及第二顶部金属化结构270可包括不同的导电材料。
47.在一些实施例中，介电对介电接合10(例如由混合接合工艺形成)位于第一介电层(上介电层)160及第二介电层(下介电层)260之间，而金属对金属接合20(例如由混合接合工艺形成)位于第一顶部金属化结构170及第二顶部金属化结构270之间。在一些实施例中，介电对介电接合10导致可观察到的介电对介电界面和/或介电材料的混合区域(例如取决于混合接合的退火的温度和/或持续时间)，而金属对金属接合20导致可观察到的金属对金属界面和/或金属材料的混合区域(例如取决于混合接合的退火的温度和/或持续时间)。
48.在一些实施例中，介电对介电接合10和金属对金属接合20垂直地位于不同水平面。举例来说，介电对介电接合10可位于第一半导体晶圆100与第二半导体晶圆200之间，而金属对金属接合20可被第一半导体晶圆100的第一介电层160横向包围。此外，介电对介电接合10和金属对金属接合20之间的距离d可大致上等于如前所述的第一距离d1。
49.在一些实施例中，半导体结构300的第一半导体晶圆100还包括第一基板110及嵌入第一基板110内的第一底部金属化结构(顶部金属化结构)120，并且半导体结构300的第二半导体晶圆200还包括第二基板210及嵌入第二基板210内的第二底部金属化结构(底部金属化结构)220。在一些实施例中，半导体结构300的第一半导体晶圆100还包括垂直设置在第一顶部金属化结构(上金属化结构)170与第一底部金属化结构120之间的第一导电插塞150，并且半导体结构300的第二半导体晶圆200还包括垂直设置在第二顶部金属化结构(下金属化结构)270与第二底部金属化结构220之间的第二导电插塞250。第一导电插塞150与第一顶部金属化结构170和第一底部金属化结构120接触，以在它们之间建立电连接，并且第二导电插塞250与第二顶部金属化结构270和第二底部金属化结构220接触，以在它们之间进行电连接。如此一来，通过第一顶部金属化结构170与第二顶部金属化结构270之间的接合，可进一步实现第一半导体晶圆100与第二半导体晶圆200之间的电连接。
50.在一些实施例中，由于在半导体结构300的制造过程中，第一蚀刻停止层140被保留在第一半导体晶圆100中，所以半导体结构300的第一半导体晶圆100可包括在第一介电层(上介电层)160及第一顶部金属化结构170上方横向延伸的第一蚀刻停止层140。在一些实施例中，第一导电插塞150可贯穿第一蚀刻停止层140，以在第一顶部金属化结构170与第
一底部金属化结构120之间形成电连接。
51.根据本揭露的前述实施例可知，由于第一顶部金属化结构的顶面比第一介电层的顶面低了第一距离，并且第二顶部金属化结构的顶面比第二介电层的顶面高出第二距离，因此为第一顶部金属化结构及第二顶部金属化结构保留了在混合接合工艺中经历热膨胀的间隙。如此一来，第一顶部金属化结构与第二顶部金属化结构之间的接合可准确且紧密，并且在两者之间不会产生任何空隙，从而可很好地实现第一半导体晶圆与第二半导体晶圆之间的高接合强度。此外，通过此工艺制造而得的半导体结构可包括第一介电层与第二介电层之间的第一界面以及第一顶部金属化结构与第二顶部金属化结构之间的第二界面，其中第一界面及第二顶部金属化结构垂直地位于不同水平面。
52.尽管本揭露的某些实施例已相当详细地描述本揭露，但其他实施例也是可能的。因此，所附权利要求书的精神和范围不应限于本文所包含的实施例的描述。
53.对本领域技术人员而言显而易见的是，在不脱离本揭露的范围或精神的情况下，可对本揭露的结构进行各种修改及变化。鉴于前述，本揭露涵盖落入所附权利要求书内的本揭露的修改及变化。
54.【符号说明】
55.10:介电对介电接合
56.20:金属对金属接合
57.100:第一半导体晶圆
58.110:第一基板
59.120:第一底部金属化结构
60.130:第一绝缘层
61.140:第一蚀刻停止层
62.141:顶面
63.150:第一导电插塞
64.151:顶面
65.160:第一介电层
66.161:顶面
67.170:第一顶部金属化结构
68.171:顶面
69.200:第二半导体晶圆
70.210:第二基板
71.220:第二底部金属化结构
72.230:第二绝缘层
73.231:顶面
74.240:第二蚀刻停止层
75.241:顶面
76.250:第二导电插塞
77.251:顶面
78.260:第二介电层
79.261:顶面
80.270:第二顶部金属化结构
81.271:顶面
82.300:半导体结构
83.d:距离
84.d1:第一距离
85.d2:第二距离
86.g:间隙
87.l:垂直长度
88.r:凹槽
89.s10、s20、s30:步骤
90.t1、t2:厚度
91.w:横向宽度
92.δx:预期的金属热膨胀尺寸。