用于垂直FET的自对准接触的自对准隔离的制作方法

用于垂直fet的自对准接触的自对准隔离
相关申请的相互参照
1.本技术要求于2020年7月15日提交的第63/051,979号美国临时专利申请的权益和优先权，该美国临时专利申请的公开内容在此通过引用全部并入本文中以用于所有目的。


背景技术：

2.功率电子产品广泛用于各种应用中，包括电力转换、电动机驱动器、开关电源和照明等。诸如晶体管等的功率电子器件通常用于这样的功率开关应用中。当前这一代功率晶体管器件的运行，特别是具有高压(＞600v)处理能力的功率晶体管器件的运行，由于低开关速度和高比导通电阻(specific on-resistance)而受到阻碍。
3.因此，本领域中存在对展现低电容、低正向阈值电压和低比导通电阻以及高击穿电压的功率晶体管器件的需求。


技术实现要素：

4.本发明大体上涉及具有改进的漏电流、最大电场和接触对准的组合的基于鳍的垂直场效应晶体管(field effect transistor，fet)器件。仅以示例的方式，本发明的实施方式提供具有改进的接触对准、漏电流和击穿电压特性的新颖的基于鳍的垂直fet器件以及制造这样的fet器件的方法。本文中提供的公开内容不限于fet，而是适用于各种电子器件。
5.在本发明的一方面中，一种用于制造垂直fet器件的方法可以包括：提供半导体衬底结构，所述半导体衬底结构包括半导体衬底和耦接至所述半导体衬底的第一半导体层，其中，所述第一半导体层的特征在于具有第一导电类型；形成耦接至所述第一半导体层的多个半导体鳍，其中，所述多个半导体鳍中的每个半导体鳍被多个凹陷区域中的一个凹陷区域隔开；在所述多个凹陷区域中外延再生长半导体栅极层，其中，所述半导体栅极层包括表面区域；在所述半导体栅极层的所述表面区域内形成隔离区域，其中，所述隔离区域围绕所述多个半导体鳍中的每个半导体鳍；形成耦接至所述多个半导体鳍中的每个半导体鳍的源极接触结构；以及形成耦接至所述半导体栅极层的栅极接触结构。
6.在一些实施例中，在所述半导体栅极层的所述表面区域内形成所述隔离区域可以包括：在所述半导体栅极层的上表面上形成第一硬掩模层，所述第一硬掩模层露出所述上表面的围绕所述多个半导体鳍中的每个半导体鳍的一部分；以及使用所述第一硬掩模层作为掩模，将物质离子注入到所述半导体栅极层的所述上表面的所述部分中。
7.在一些实施例中，所述方法还可以包括：在所述半导体栅极层上形成光阻，其中，所述半导体栅极层包括形成有所述多个半导体鳍的有源区域和与所述有源区域相邻的终端区域，所述光阻包括与所述终端区域对准的锥形区域；以及使用所述光阻作为掩模，将物质离子注入到所述半导体栅极层的所述终端区域中，从而在所述半导体栅极层的所述终端区域中形成锥形元件。
8.在本发明的一方面中，一种垂直fet器件可以包括：半导体衬底；耦接至所述半导体衬底的第一外延半导体层，其中，所述第一外延半导体层的特征在于具有第一导电类型；
设置于所述第一外延半导体层上的多个半导体鳍，其中，所述多个半导体鳍中的每个半导体鳍被多个凹陷区域中的一个凹陷区域隔开；外延再生长于所述多个凹陷区域中的半导体栅极层；设置于所述半导体栅极层的一部分内的隔离区域，其中，所述隔离区域围绕所述多个半导体鳍中的每个半导体鳍；耦接至所述多个半导体鳍中的每个半导体鳍的源极接触结构；以及耦接至所述半导体栅极层的栅极接触结构。
9.与常规技术相比，通过本发明实现了许多益处。例如，本发明的实施例提供了利用源极隔离区域将源极接触与栅极层隔离的方法和系统。例如，源极接触结构形成在多个鳍的顶部和围绕多个鳍中的每个鳍的顶部的自对准源极隔离区域两者上方。源极接触结构与多个鳍电接触，但不与栅极层电接触。所得源极接触结构与多个鳍中的每个鳍的顶部自对准。上述技术通过允许源极接触结构相对于多个鳍中的每个鳍的尺寸过大而允许对多个鳍中的每个鳍的顶部的源极接触结构的宽松处理条件，并且还最小化了源极接触结构与相邻的栅极层之间的漏电。此外，一些实施例提供了自对准的源极接触以减少或消除接触形成工艺中的对准问题，从而最小化寄生电容。将结合以下文本和附图对本发明的这些和其他实施例连同本发明的许多优点和特征进行更详细地描述。
附图说明
10.附图构成了描述本发明的示例性实施例的本公开的一部分。附图连同说明书将解释本发明的原理。
11.图1是根据本发明一些实施例的垂直fet器件的局部剖视图。
12.图2是示出根据本发明一些实施例的用于制造垂直fet器件的方法的简化流程图。
13.图3a至图3p示出了根据本发明一些实施例的用于制造垂直fet器件的方法的中间阶段。
14.图4a至图4b示出了根据本发明一些实施例的垂直fet器件的可替换布局的局部平面图。
15.图5a示出了根据本发明的一些实施例的具有源极隔离区域的垂直fet器件中的源极接触到栅极层的电流-电压曲线。
16.图5b示出了不具有源极隔离区域的垂直fet器件中的源极接触到栅极层的电流-电压曲线。
具体实施方式
17.在下文中将参考附图更全面地描述本公开的实施例。然而，本公开可以以许多不同的形式实施，且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例是为了使得本公开将是透彻和全面的，并且向本领域技术人员充分传达本发明的范围。特征可能未按比例绘制，为了清楚起见，某些细节可能相对于其他元素被夸大。相似的数字始终指代相似的元素。
18.本发明的实施例涉及基于鳍的垂直场效应晶体管(field effect transistor，fet)器件。更具体地，本发明的实施例涉及具有改进的接触对准、漏电流和最大电场特性的垂直fet器件。仅作为示例，本发明的实施例涉及在再生长外延栅极层内具有源极隔离区域的垂直fet器件以及用于制造这样的垂直fet器件的方法。通过利用源极隔离区域能够获得
许多优点，例如改善的漏电流和最大电场。
19.图1是根据本公开一实施例的基于鳍的垂直场效应晶体管器件100的剖视图。术语“fet”、“鳍式fet”和“基于鳍的垂直fet”在本文中可互换使用。参考图1，基于鳍的垂直fet器件100可以包括iii族氮化物衬底101、包括设置在iii族氮化物衬底101上的均匀掺杂区域102a和设置在均匀掺杂区域102a上的渐变掺杂区域102b的漂移层102、以及从渐变掺杂区域102b突出的多个鳍104a。在一些实施例中，多个鳍104a中的每个鳍104a可以包括源极接触结构118。在一些实施例中，源极接触结构118可以包括堆叠的多个层，该多个层包括钛(ti)层、铝(al)层和阻挡金属层(例如，钼(mo)、钛(ti)、钽(ta)或类似)。
20.垂直fet器件100还可以包括底部与渐变掺杂区域102b直接接触的栅极层112、设置在栅极层112的上部中并围绕鳍104a的源极隔离区域113、设置在栅极层112上的栅极接触结构126、设置在源极接触结构118、隔离区域113和栅极接触结构126上的第一层间介电(interlayer dielectric，ild)层128、以及设置在第一ild层128上的第二ild层130。在一些实施例中，栅极接触结构126可以包括堆叠的多个层，该多个层包括镍(ni)层、设置在镍(ni)层上的第一金(au)层、设置在第一金(au)层上的阻挡金属(例如，钼(mo)、钛(ti)、钽(ta)或类似)层、以及设置在阻挡层上的第二金(au)层。
21.垂直fet器件100还可以包括导电材料134，该导电材料134具有延伸穿过第一ild层128和第二ild层130并与源极接触结构118接触的第一过孔接触134a。垂直fet器件100还可以包括在iii族氮化物衬底101的底表面上的漏极金属接触103。如本文中所使用的，术语“漂移层”和“漂移区域”被可互换地使用，术语“掺杂层”和“掺杂区域”被可互换地使用，并且术语“渐变掺杂区域”和“渐变掺杂层”被可互换地使用。
22.在一些实施例中，iii族氮化物衬底101可以包括n 掺杂的iii族氮化物材料，鳍104a可以包括具有第一掺杂浓度的n掺杂的iii族氮化物材料，漂移区域102的均匀掺杂区域102a可以包括具有低于第一掺杂浓度的第二掺杂浓度的n掺杂的iii族氮化物材料，并且渐变掺杂区域102b可以具有从第二掺杂浓度线性增加到第一掺杂浓度的第三掺杂浓度。
23.在一些实施例中，第一掺杂浓度是大约1.3
×
10
17
原子/cm3，第二掺杂浓度是大约1
×
10
16
原子/cm3。
24.在一些实施例中，漂移区域具有大约12μm的厚度，渐变掺杂区域具有大约0.3μm的厚度，鳍具有在大约0.6μm和0.8μm之间的范围内的高度和大约0.2μm的宽度。
25.在一些实施例中，栅极层112可以包括p 掺杂的iii族氮化物材料。例如，掺杂剂可以是mg，并且掺杂浓度可以是大约1
×
10
19
原子/cm3。在一些实施例中，栅极层112设置在两个相邻鳍104a之间的凹陷区域中。例如，凹陷区域可以具有大约1.6μm至2.5μm的宽度。
26.本发明的实施例还提供了一种用于制造垂直fet器件的方法。图2是示出根据本发明一些实施例的用于制造垂直fet器件的方法200的简化流程图。参考图2，方法200可以包括提供具有外延层的衬底结构(202)。具体地，方法200可以包括提供iii族氮化物衬底。在一些实施例中，iii族氮化物衬底是具有大约0.014
±
0.0025ohm-cm的电阻率的n gan衬底。在一些实施例中，iii族氮化物衬底是掺杂有氧、硅或锗中的一种或多种的n gan衬底。
27.方法200还可以包括在iii族氮化物衬底上形成第一iii族氮化物层。在一些实施例中，第一iii族氮化物层是在950℃和1150℃之间的温度下在iii族氮化物衬底上外延生长的，并且其特征在于具有第一掺杂浓度，例如具有大约1
×
10
16
原子/cm3的净掺杂浓度的n
型掺杂。在一些实施例中，第一iii族氮化物层是漂移层，该漂移层包括iii族氮化物衬底上的均匀掺杂区域(层)和均匀掺杂区域上的渐变掺杂区域(层)。在一些实施例中，均匀掺杂区域具有大约12μm的厚度，渐变掺杂区域具有大约0.3μm的厚度。在一些实施例中，均匀掺杂区域(层)可以具有大约1
×
10
16
原子/cm3的掺杂浓度，并且渐变掺杂区域(层)可以具有从1
×
10
16
原子/cm3增加到1.3
×
10
17
原子/cm3的渐变掺杂浓度。在一些实施例中，渐变掺杂区域可以在存在制造变化的情况下改善器件电可变性。在一些实施例中，iii族氮化物衬底的表面被从c面以一定角度斜切，以促进用于漂移层的高压操作的高质量外延生长。
28.方法200可以包括在第一iii族氮化物外延层上形成第二iii族氮化物层。在一些实施例中，在第一iii族氮化物外延层上外延生长具有大约0.7μm的厚度的第二iii族氮化物外延层，该第二iii族氮化物外延层的特征在于具有第二掺杂浓度，例如为n型掺杂。在一些实施例中，第二掺杂浓度高于第一掺杂浓度。在一些实施方案中，第二掺杂浓度为大约1.3
×
10
17
原子/cm3。在一些实施例中，第二iii族氮化物层的掺杂浓度和厚度被设计成实现垂直fet器件期望的沟通导通、阈值电压和/或穿通特性。
29.然后，方法200可以包括形成硬掩模层(例如，在第二iii族氮化物层上)，并将硬掩模层图案化(204)。在一些实施例中，硬掩模层可以包括si3n4，并且被通过等离子体增强化学气相沉积(pasma-enhanced chemical vapor deposition，pecvd)工艺在大约300℃下形成为具有大约400nm的厚度。在一些实施例中，可以使用利用f基化学作用(f-based chemistry)的反应离子蚀刻(reactive-ion etching，rie)工艺来形成图案化的硬掩模。在一些实施例中，通过沉积金属层然后沉积介电层以形成复合硬掩模，形成复合硬掩模。在这些实施例中，如将对于本领域技术人员而言是明显的，然后在执行蚀刻工艺之前将复合硬掩模图案化。
30.方法200还可以包括使用图案化的硬掩模层作为掩模来形成凹陷区域(例如，在第二iii族氮化物层中)(206)。在一些实施例中，使用硬掩模层作为掩模来执行蚀刻工艺以蚀刻第二iii族氮化物层。在一些实施例中，蚀刻工艺可以包括利用cl2基化学作用(cl
2-based chemistry)的rie工艺。在一些实施例中，蚀刻工艺向第一iii族氮化物层的渐变区中延伸以大约0.1μm。在蚀刻工艺之后，在第二iii族氮化物层中形成多个鳍。在一些实施例中，iii族氮化物材料是gan。在一些实施例中，蚀刻工艺可以包括在rie蚀刻之后的湿蚀刻，例如，在85℃下的水中的25％重量比的三甲基氢氧化铵(tmah)各向异性地蚀刻iii族氮化物层，以在鳍上形成基本上平行于iii族氮化物晶体的面(“m面”)的竖直侧壁。
31.方法200还可以包括在凹陷区域中再生长第三iii族氮化物层(208)。再生长的iii族氮化物外延层可以形成栅极层。在一些实施例中，再生长的第三iii族氮化物层具有与第一ii族氮化物外延层和第二iii族氮化物外延层的导电类型相反的导电类型。例如，第三iii族氮化物层可以包括p掺杂的gan材料。
32.方法200还可以包括形成源极隔离掩模，该源极隔离掩模具有围绕图案化的硬掩模层的开口(210)。在一些实施例中，源极隔离掩模形成在第三iii族氮化物层的裸露的上表面上。在一些实施例中，源极隔离掩模包括光阻。
33.方法200还可以包括使用离子注入在源极隔离掩模层与硬掩模层之间的裸露的gan表面中形成非导电区域(即，图1中所示出的源极隔离区域113)(212)。具体地，使用源极隔离掩模作为掩模执行离子注入工艺，以向第三iii族氮化物层中注入掺杂剂。注入的掺杂
剂穿过源极隔离掩模中的开口并停止在第三iii族氮化物层的围绕多个鳍中的每个鳍的区域中。选择该注入的能量以使得注入的掺杂剂不穿过硬掩模层，从而鳍中的第二iii族氮化物层的顶部未被注入。在一些实施例中，注入掺杂剂可以包括氮、氦或氩。
34.在一些实施例中，离子注入工艺可以在第三iii族氮化物层中引入补偿施主能级，以形成源极隔离区域，该源极隔离区域为半绝缘iii族氮化物区域。在这样的实施例中，掺杂剂可以包括氧和硅。这样的掺杂剂也可能将损伤和陷阱引入到第三iii族氮化物层中。
35.在一些实施例中，离子注入工艺可以将金属离子注入到第三iii族氮化物层中。在这样的实施例中，注入掺杂剂可以在第三iii族氮化物层中引入深能级，以形成源极隔离区域，该源极隔离区域为半绝缘iii族氮化物区域。这样的掺杂剂可以包括铁、钛和镍。
36.在一些实施例中，离子注入工艺可以注入物理损伤第三iii族氮化物层的晶格的离子，以产生源极隔离区域，该源极隔离区域是非导电区域。损伤可能极度严重到足以产生非晶iii族氮化物材料。多种离子可以用于此目的，只要总剂量高到足以损伤iii族氮化物材料即可。
37.在一些实施例中，可以使用等离子体处理来形成源极隔离区域。例如，可以执行脉冲等离子体掺杂(脉冲等离子体浸没离子注入(plasma-immersion ion-implantation，piii))以将氢掺杂剂注入到第三iii族氮化物层中，以形成源极隔离区域。氢掺杂剂可使第三iii族氮化物层中的p型掺杂剂失活。因此，可以利用多种技术来制造图1中所示的源极隔离区域113。本领域普通技术人员将认识到许多变化、修改和替代。
38.然后，方法200还可以包括去除硬掩模层，然后去除源极隔离掩模层(214)。在一些实施例中，可以执行干蚀刻工艺或等离子体蚀刻工艺以去除硬掩模层，并且使用干等离子体或湿化学或其组合来剥离源极隔离掩模层。
39.方法200还可以包括在再生长的第三iii族氮化物层的裸露表面上形成源极掩模层(216)。具体地，形成叠加在第三iii族氮化物层的裸露的上表面上并且具有露出多个鳍的上表面和源极隔离层的一部分的开口的源极掩模层。在一些实施例中，源极掩模层可以包括在开口上方延伸的悬突。在一些实施例中，源极掩模层是可剥离的并且具有0.65μm的底部开口临界尺寸(critical dimension，cd)和0.55μm的顶部开口cd。
40.方法200还可以包括在源极隔离层的表面上和第二iii族氮化物层的顶部上形成源极接触结构(218)。在一些实施例中，通过穿过源极掩模层中的开口地沉积来形成源极接触结构。在一些实施例中，通过在大约150℃的温度下在多个鳍的裸露的上表面上沉积来形成源极接触结构。在一些实施例中，源极接触结构可以包括堆叠结构，该堆叠结构包括在鳍的上表面上的第一源极金属层、在第一源极金属层上的第二源极金属层和在第二源极金属层上的第三源极金属层。在一些实施例中，第一源极金属层包括具有大约25nm的厚度的ti，第二源极金属层包括具有大约100nm的厚度的al，并且第三源极金属层包括具有大约45nm的厚度的mo。在沉积金属层之后，去除源极掩模层。在一些实施例中，然后可以在600℃下在n2中执行快速温度退火(rapid temperature annealing，rta)处理600秒。在rta处理之后，源极接触结构将具有小于大约1
×
10-5
ohm-cm2的比电阻。
41.在一些实施例中，方法200还可以包括形成用于垂直fet器件的结终端结构的步骤。参考图2，方法200可以包括在第三iii族氮化物层上形成掩模层(220)。为了描述清楚，第三iii族氮化物层包括多个鳍所在的有源区域和与有源区域相邻的终端区域。在一些实
施例中，掩模层可以包括与有源区域对准的平面区域和与终端区域的至少一部分对准的锥形区域。在一些实施例中，可以在光刻工艺中使用灰度光掩模来形成锥形区域。
42.方法200还可以包括使用掩模层作为掩模来执行离子注入工艺(222)。在一些实施例中，离子束穿过掩模层辐照第三iii族氮化物层。由于锥形区域，注入掺杂剂停止在iii族氮化物层中以形成损伤区。因此，在第三iii族氮化物层中形成锥形结终端结构。在一些实施例中，损伤区的电导率小于第三iii族氮化物层的电导率。在一些实施例中，损伤区可以形成非导电区。在一些实施例中，注入的离子物质可以是氩、氮、氦或降低第三iii族氮化物层中的电导率的其他合适物质。
43.在一些实施例中，方法200可以另外包括在源极接触结构和栅极接触结构上方形成栅极接触结构和层间介电层的步骤。参考图2，方法200还可以包括在源极接触结构和源极隔离层上形成栅极掩模层，同时露出再生长的第三iii族氮化物层的表面部分(224)。具体地，形成叠加在源极接触结构上并且具有露出第三iii族氮化物层的上表面的开口的栅极掩模层。在一些实施例中，栅极掩模层可以包括在开口上方延伸的悬突。在一些实施例中，栅极掩模层是可剥离的并且具有0.8μm的顶部开口cd和0.9μm的底部开口cd。
44.方法200还可以包括在再生长的第三iii族氮化物层的裸露表面部分上形成栅极接触结构，以及去除栅极掩模层(226)。在一些实施例中，通过穿过开口地沉积到第三iii族氮化物层的裸露表面部分上来形成栅极接触结构。在一些实施例中，栅极接触结构可以包括堆叠结构，该堆叠结构包括在第三iii族氮化物层的表面部分上的第一栅极金属层、在第一栅极金属层上的第二栅极金属层、在第二栅极金属层上的第三栅极金属层以及在第三栅极金属层上的第四栅极金属层。在一些实施例中，第一栅极金属层包括具有大约20nm的厚度的ni，第二栅极金属层包括具有大约20nm的厚度的au，第三栅极金属层包括具有大约45nm的厚度的mo，以及第四栅极金属层包括具有大约300nm的厚度的au。
45.方法200还可以包括形成第一层间介电(interlayer dielectric，ild)层(228)。在一些实施例中，使用等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition，pecvd)工艺在300℃的温度下沉积覆盖栅极接触结构、源极接触结构和第三iii族氮化物层的表面的第一层间介电层。在一些实施例中，第一层间介电层是相对共形的。在一些实施例中，第一层间介电层具有大约50nm的厚度并且可以包括氮化物化合物(例如，氮化硅)。
46.方法200还可以包括形成第二层间介电(ild)层(230)。在一些实施例中，使用等离子体增强化学气相沉积(pecvd)工艺在300℃的温度下在第一介电层上沉积第二层间介电层。在一些实施例中，第二层间介电层具有大约300nm的厚度并且可以包括氧化物化合物(例如，氧化硅)。
47.方法200还可以包括在第二层间介电层上形成过孔掩模层，以及图案化该过孔掩模层(232)。在一些实施例中，过孔掩模层包括光阻。在一些实施例中，过孔掩模层具有大约0.40μm的cd。在一些实施例中，使用光刻工艺来图案化该过孔掩模层，以形成第一开口，该第一开口露出第二层间介电层的上表面的与源极接触结构对准的第一部分。
48.然后，方法200还可以包括使用过孔掩模层作为掩模来蚀刻第二层间介电层和第一层间介电层，以形成延伸至源极接触和栅极接触的通孔(234)。在一些实施例中，蚀刻工艺形成延伸至源极接触结构的通孔。在一些实施例中，通孔的长径比(aspect ratio，ar)小
于1。例如，ar可以是0.8。在一些实施例中，还将过孔掩模层图案化以形成第二开口，该第二开口露出第二层间介电层的上表面的与栅极接触结构对准的第二部分。蚀刻工艺可以形成延伸至栅极接触结构的通孔。然后方法200可以包括使用导电材料填充通孔(236)。
49.方法200还可以包括形成焊盘掩模层，蚀刻导电材料以形成用于源极和栅极的接合焊盘(bond pad)，以及去除焊盘掩模层(238)。在一些实施例中，使用利用cl2基化学作用的电感耦合等离子体(inductively coupled plasma，icp)工艺来执行蚀刻工艺。
50.应当领会，图2中所示的具体步骤提供了根据本发明一实施例的用于制造具有自对准源极接触的垂直fet器件的特定方法。根据替代实施例，还可以执行其他步骤序列。例如，本发明的替代实施例可以以不同的顺序执行以上概述的步骤。此外，图2中所示的单个步骤可以包括多个子步骤，这些子步骤可以按照适合于该单个步骤的多种顺序执行。此外，取决于特定应用，可以添加或删除额外的步骤。本领域普通技术人员将认识到许多变化、修改和替代。
51.图3a至图3p示出根据本发明一些实施例的用于制造垂直fet器件的方法的中间阶段。参考图3a，提供了n 掺杂的iii族氮化物衬底101。在950℃和1200℃之间，优选地在1000℃和1150℃之间，并且更优选地在大约1100℃的温度下，在iii族氮化物衬底101上外延生长n掺杂的第一iii族氮化物层102a。在950℃和1200℃之间，优选地在1000℃和1150℃之间，并且更优选地在大约1100℃的温度下，在第一iii族氮化物衬底102a上外延生长n掺杂的第二iii族氮化物层104。在一些实施例中，n 掺杂的iii族氮化物衬底101被重掺杂掺杂浓度在大约5
×
10
17
原子/cm3至大约1
×
10
19
原子/cm
3的
范围内，并且电阻率小于0.014
±
0.0025ohm-cm的n型掺杂剂。第一iii族氮化物层102a是具有大约12μm的厚度和大约1
×
10
16
原子/cm3的掺杂浓度的漂移层。第二iii族氮化物层104是具有大约1.3
×
10
17
原子/cm3的n型掺杂剂的均匀掺杂和大约0.7μm的厚度的鳍导电层。具有大约0.3μm的厚度的渐变掺杂区域102b设置在第一iii族氮化物层102a与第二iii族氮化物层104之间并且具有从大约1
×
10
16
原子/cm3线性增加至1.3
×
10
17
原子/cm3(即从第一iii族氮化物层102a朝向第二iii族氮化物层104线性增加)的掺杂浓度。
52.参考图3b，在第二iii族氮化物层104上形成硬掩模层106。在一些实施例中，硬掩模层106可以包括si3n4，并且通过pecvd在大约300℃处形成为具有大约400nm的厚度。在一些实施例中，硬掩模层106可以包括介电层下方的难熔金属接触层。在一些实施例中，硬掩模层106可以仅包括介电层。
53.参考图3c，使用光阻层108来图案化硬掩模层106(图3b中所示)，以形成图案化的硬掩模107。在一些实施例中，可以使用深紫外(deep uv，duv)光刻工艺来图案化光阻层108。然后，可以使用利用f基化学作用的rie工艺来蚀刻硬掩模层106，以形成图案化的硬掩模107。然后，去除光阻层108。
54.参考图3d，使用形成的图案化的硬掩模107作为掩模来执行蚀刻工艺，以形成多个鳍104a。每个鳍104a具有大约0.2μm的宽度以及在大约0.7μm和0.8μm之间的范围内的高度，并且彼此间隔开大约2μm的间隔，即鳍间距为大约2μm。为了实现鳍的均匀高度，利用了蚀刻工艺的深度的良好可控性。在一些实施例中，蚀刻工艺可以包括使用rie工艺的cl2基化学作用，并且执行该蚀刻工艺以去除第二iii族氮化物层104的一部分以形成凹陷区域110。在一些实施例中，蚀刻工艺可以向渐变掺杂区域102b中延伸0.1μm。在一些实施例中，垂直fet
器件可以包括以行和列排列的多个鳍104a，并且该多个鳍104a都以相同的晶向排列。在一些实施例中，层102a、102b和104是gan，并且鳍104a的侧壁平行于gan晶体的m面(即，面)。
55.需要注意的是，在蚀刻工艺后，鳍的底部可以具有与图3d中所示的形状不同的形状。在本文中，参考作为本公开的理想化实施例(和中间结构)的示意图示的剖面图示，对本发明的实施例进行了描述。为了清楚起见，图中的层和区域的厚度可能被夸大。此外，由于例如制造技术和/或公差而导致的图示的形状的变化是预料中的。因此，本发明的实施例不应视为限制于本文中所阐示的区域的特定形状，而是包括例如由于制造而导致的形状偏差。应当理解，鳍的底部可以具有圆形或弯曲的特征。因此，图中所示的区域本质上是示意性的，并且它们的形状不旨在示出器件的区域的实际形状并且不旨在限制本发明的范围。
56.在一些实施例中，在形成凹陷区域之后，执行清洗工艺以清洗被蚀刻的表面。在一些实施例中，执行各向异性湿化学蚀刻工艺，以将多个鳍104a的侧壁限义为iii族氮化物材料的晶面(例如，m面)。在一些实施例中，使用大约25％重量比的四甲基氢氧化铵(tetramethylammonium hydroxide，tmah)溶液，在大约85℃的温度下执行持续大约30分钟的清洗工艺。在另一个实施例中，在使用tmah溶液执行清洗之前，还可以执行预清洗，该预清洗例如是使用体积比为2:1的h2so4:h2o2进行2分钟的过氧硫酸清洗(piranha clean)。
57.参考图3e，在清洗之后，在凹陷区域110中外延生长第三iii族氮化物层112。在一些实施例中，在再生长第三iii族氮化物层112之前，使用在低功率下利用cl2基化学作用的rie工艺执行抛光蚀刻。然后使用大约25％重量比的tmah溶液，在大约85℃的温度下执行持续大约5分钟的第二清洗工艺。在一些实施例中，第三iii族氮化物层112可以包括p型gan层，该p型gan层在大约950℃的温度下在凹陷区域中非共形地生长，直至厚度基本上与图案化的硬掩模107的底部平齐。在一些实施例中，使用金属有机气相外延(metalorganic vapor phase epitaxy，movpe)工艺外延生长第三iii族氮化物层112。在一些实施例中，第三iii族氮化物层112的厚度为大约840nm。p型gan层可以掺杂有具有大约1
×
10
19
原子/cm3的掺杂浓度的mg。此后，在850℃下在n2中执行rta工艺5分钟，以激活mg掺杂剂原子。然后以大于1％重量比的量激活p型gan层中的mg原子。
58.参考图3f，在第三iii族氮化物层112上形成源极隔离掩模层114。在一些实施例中，源极隔离掩模层114形成在第三iii族氮化物层112的上表面的部分112b上，露出围绕多个鳍104a中的每个鳍104a的部分112a。然后，使用源极隔离掩模层114作为掩模执行离子注入工艺，以将掺杂剂注入到第三iii族氮化物层112的部分112a中，以在第三iii族氮化物层112中形成围绕多个鳍104a中的每个鳍104a的源极隔离区域113。离子束1000的能量和图案化的硬掩模107的厚度被选择为使得没有离子被注入到鳍104a的顶部。在一些实施例中，源极隔离区域113的导电率可以小于第三iii族氮化物层112的导电率。在一些实施例中，源极隔离区域113可以形成为非导电区域。
59.在一些实施例中，具有低能量的离子束1000辐照部分112a以将掺杂剂注入到第三iii族氮化物层112中，以形成源极隔离区域113。在一些实施例中，注入掺杂剂可以包括氦、氮或氩。
60.在一些实施例中，离子注入工艺可以在第三iii族氮化物层112中引入补偿施主能级，以形成源极隔离区域113，该源极隔离区域113为半绝缘iii族氮化物区域。在这样的实
施例中，掺杂剂可以包括氧和硅。这样的掺杂剂也可能将损伤和陷阱引入到第三iii族氮化物层112中。
61.在一些实施例中，离子注入工艺可以将金属离子注入到第三iii族氮化物层112中。在这样的实施例中，注入掺杂剂可以在第三iii族氮化物层112中引入深能级，以形成源极隔离区域113，该源极隔离区域113为半绝缘iii族氮化物区域。这样的掺杂剂可以包括铁、钛和镍。
62.在一些实施例中，离子注入工艺可以注入物理损伤第三iii族氮化物层112的晶格的离子，以产生源极隔离区域113，该源极隔离区域113是非导电区域。损伤可能足以产生非晶iii族氮化物材料。多种离子可以用于此目的，只要总剂量高到足以损伤iii族氮化物材料即可。
63.在一些实施例中，可以使用等离子体处理来形成源极隔离区域113。例如，可以执行piii或脉冲等离子体掺杂(脉冲piii)工艺以将氢掺杂剂注入到第三iii族氮化物层112中，以形成源极隔离区域113。氢掺杂剂可以使第三iii族氮化物层112中的p型掺杂剂失活。
64.在一些实施例中，可以通过使用等离子体蚀刻(例如，含氯或含氩等离子体蚀刻)损坏裸露表面来形成源极隔离区域113，以使得源极隔离区域113变得不导电。应当注意，本发明不限于上述用以形成源极隔离区域113的技术。在一些实施例中，上述技术可以适当地结合至特定应用。
65.然后，去除图案化的硬掩模107。例如，执行干蚀刻工艺、湿蚀刻工艺或等离子体蚀刻工艺以去除图案化的硬掩模107。在硬掩模层106中包括难熔金属的一些实施例中，难熔金属与多个鳍104a的顶部保持接触。然后，去除源极隔离掩模层114。例如，使用干等离子体或湿化学来剥离源极隔离掩模层114。
66.参考图3g，在再生长的第三iii族氮化物层112的裸露表面上形成源极掩模层116。具体地，形成叠加在iii族氮化物层112的上表面的裸露部分112b上并且具有露出多个鳍104a的上表面和源极隔离区域113的一部分的开口117的源极掩模层116。在一些实施例中，源极掩模层116可以包括第一源极掩模层116a和形成在第一源极掩模层116a上的第二源极掩模层116b。第二源极掩模层116b可以包括在开口117上方延伸的悬突116c。在一些实施例中，源极掩模层116是可剥离的并且具有0.65μm的底部cd和0.55μm的顶部cd。
67.参考图3g，在多个鳍104a中的每个鳍104a的顶部上形成源极接触结构118，该源极接触结构118与源极隔离区域113的一部分重叠。在一些实施例中，通过在大约150℃的温度下在多个鳍104a的裸露的上表面上沉积来形成源极接触结构118。在一些实施例中，源极接触结构118的横向长度小于源极隔离区域113的横向长度。在一些实施例中，在源极接触结构118与源极隔离区域113之间形成有极不良的电接触。在一些实施例中，源极接触结构118可以包括堆叠结构，该堆叠结构包括在鳍的上表面上的第一源极金属层118a、在第一源极金属层118a上的第二源极金属层118b和在第二源极金属层118b上的第三源极金属层118c。在一些实施例中，第一源极金属层118a包括具有大约25nm的厚度的ti，第二源极金属层118b包括具有大约100nm的厚度的al，并且第三源极金属层118c包括具有大约45nm的厚度的mo。在一些实施例中，可以在600℃下在n2中执行600秒的rta处理。在rta处理之后，源极接触结构将具有小于大约1
×
10-5
ohm-cm2的比电阻。
68.参考图3h，去除源极掩模层116(在图3g中示出)。例如，可以脱落或剥离源极掩模
层116。
69.参考图3i至图3j，在第三iii族氮化物层112中形成结终端结构。为了图示的清楚性，图3i至图3j的比例被夸大了，并且未图示出源极接触结构118和源极隔离区域113。
70.参考图3i，在第三iii族氮化物层112上形成掩模层120，该掩模层120叠加在源极接触结构118(未图示)和源极隔离区域113(未图示)上。为了描述的清楚性，第三iii族氮化物层112包括多个鳍104a所在的有源区域1124和与有源区域1124相邻的终端区域1126。在一些实施例中，掩模层120可以包括与有源区域1124对准的平面区域1202和与终端区域1126的至少一部分对准的锥形区域1204。在一些实施例中，锥形区域1204的开始部分的厚度h1可以是大约1.4μm。锥形区域1204的长度l1可以在大约5μm至75μm的范围内。在一些实施例中，掩模层120可以包括正性光阻。在一些实施例中，可以在光刻工艺中使用灰度光掩模来形成锥形区域1204。在2020年7月8日提交的名称为“method and system of junction termination extension in high voltage semiconductor devices”的第63/049,562号美国专利申请中描述了一种形成锥形区域1204的方法，该美国专利申请的内容在此通过引用全部并入本文中以用于所有目的。
71.参考图3j，使用掩模层120作为掩模来执行离子注入工艺。在一些实施例中，离子束2000穿过掩模层120辐照第三iii族氮化物层112。由于锥形区域1204，注入掺杂剂停止在iii族氮化物层112中以形成损伤区1127。因此，在第三iii族氮化物层112中形成锥形结终端结构1128。在一些实施例中，损伤区1127的导电率小于第三iii族氮化物层112的导电率。在一些实施例中，损伤区1127可以形成非导电区。在一些实施例中，损伤区1127的一部分可以延伸到第一iii族氮化物层102a的一部分中(为了图示的清楚性，没有图示出渐变掺杂区域102b)。在一些实施例中，注入的离子物质可以是氩、氮、氦或降低第三iii族氮化物层112中的电导率的其他合适物质。在一些实施例中，注入掺杂剂可以包括n型掺杂剂，注入能量可以是30kev，并且注入剂量可以高达5
×
10
16
cm-2
。在一些实施例中，注入掺杂剂可以包括n型掺杂剂，注入能量可以是180kev，并且注入剂量可以是1.6
×
10
13
cm-2
。在一些实施例中，注入掺杂剂可以包括n型掺杂剂，注入能量可以是600kev，并且注入剂量可以是2.5
×
10
13
cm-2
。在离子注入工艺之后，去除掩模层120。
72.在一些实施例中，源极接触结构118形成在多个鳍104a的顶部和围绕多个鳍104a中的每个鳍104a的顶部的自对准源极隔离区域113两者上方。源极接触结构118与多个鳍104a电接触，但不与第三iii族氮化物层112电接触。所得源极接触结构118与多个鳍104a中的每个鳍104a的顶部自对准。上述技术通过允许源极接触结构118相对于多个鳍104a中的每个鳍104a的尺寸过大，允许对多个鳍104a中的每个鳍104a的顶部的源极接触结构进行宽松的处理，并且还最小化源极接触结构118与相邻的第三iii族氮化物层112之间的漏电。
73.参考图3k，在第三iii族氮化物层112上形成栅极掩模层122，该栅极掩模层122叠加在源极接触结构118和源极隔离区域113上。应当注意，为了图示清楚，没有图示出结终端结构1128。将栅极掩模层122图案化为具有开口123，第三iii族氮化物层112的上表面的部分112b通过该开口123露出。在一些实施例中，第三iii族氮化物层112的上表面的部分112b不与源极隔离区域113重叠。在一些实施例中，栅极掩模层122可以包括第一栅极掩模层122a和形成在第一栅极掩模层122a上的第二栅极掩模层122b。第二栅极掩模层122b可以包括在开口123上方延伸的悬突122c。在一些实施例中，栅极掩模层122是可剥离的并且具有
0.8μm的顶部cd和0.9μm的底部cd。然后，通过穿过开口123地沉积到第三iii族氮化物层112的裸露表面部分112b上来形成栅极接触结构126。在一些实施例中，栅极接触结构126不与源极隔离区域113重叠。在一些实施例中，栅极接触结构126可以包括堆叠结构，该堆叠结构包括在第三iii族氮化物层112的表面部分112b上的第一栅极金属层126a、在第一栅极金属层126a上的第二栅极金属层126b、在第二栅极金属层126b上的第三栅极金属层126c以及在第三栅极金属层126c上的第四栅极金属层126d。在一些实施例中，第一栅极金属层126a包括具有大约20nm的厚度的ni，第二栅极金属层126b包括具有大约20nm的厚度的au，第三栅极金属层126c包括具有大约45nm的厚度的mo，以及第四栅极金属层126d包括具有大约300nm的厚度的au。在一些实施例中，栅极接触结构126具有0.1ohm/sq的比电阻。
74.参考图3l，去除栅极掩模层122(在图3k中示出)。在一些实施例中，可以在500℃下在o2中执行10分钟的rta处理。在热处理之后，栅极接触结构126将具有小于大约1
×
10-3
ohm-cm2的比电阻。
75.参考图3m，在第三iii族氮化物层112上形成第一层间介电(ild)层128，该第一层间介电(ild)层128叠加在源极接触结构118、源极隔离区域113和栅极接触结构126上。在一些实施例中，使用pecvd工艺在300℃的温度下形成第一ild层128。在一些实施例中，第一ild层128是相对共形的。在一些实施例中，第一ild层128具有大约50nm的厚度并且可以包括氮化物(例如，氮化硅)。然后，在第一ild层128上形成第二ild层130。在一些实施例中，使用pecvd工艺在300℃的温度下在第一ild层128上沉积第二ild层130。在一些实施例中，第二ild层130具有大约300nm的厚度并且可以包括氧化物(例如，氧化硅)。
76.参考图3n，在第二ild层130上形成过孔掩模层132。在一些实施例中，过孔掩模层132包括光阻。在一些实施例中，过孔掩模层132具有大约0.40μm的cd。在一些实施例中，使用光刻工艺来图案化该过孔掩模层132，以形成第一开口1322，该第一开口1322露出第二ild层130的上表面的与源极接触结构118对准的第一部分130a。在一些实施例中，还将过孔掩模层132图案化以形成第二开口(未图示)，该第二开口露出第二层间介电层的上表面的与栅极接触结构126对准的第二部分。
77.参考图3o，使用过孔掩模层132作为掩模来执行蚀刻工艺以蚀刻第二ild层130和第一ild层128。在一些实施例中，蚀刻工艺持续到露出源极接触结构118的上表面的表面部分118d为止。在蚀刻工艺之后，形成了贯穿第一ild层128和第二ild层130的通孔1324，且源极接触结构118的上表面的表面部分118d在通孔1324中露出。在一些实施例中，通孔1324的长径比(高与宽之比，“ar”)小于1。例如，ar可以是0.8。然后，去除过孔掩模层132。例如，从第二ild层130剥离过孔掩模层132。可选地，执行清洗工艺以清洗通孔1324。
78.参考图3p，使用导电材料134填充通孔1324。在一些实施例中，导电材料134还叠加在第二ild层130上。然后通过蒸发来在导电材料134上执行焊盘金属沉积至大约4μm的厚度，以形成焊盘金属层135。在一些实施例中，可以在导电材料134上形成焊盘掩模(未图示)。然后，可以在利用cl2基化学作用的icp工艺中使用焊盘掩模作为掩模来执行蚀刻工艺以形成用于源极和栅极的接合焊盘。然后，可以剥离焊盘掩模。在一些实施例中，导电材料134与源极接触结构118电接触。在其他实施例中，图3o中所示的蚀刻工艺的结果是露出多个半导体鳍中的每个半导体鳍的上表面的一部分。在这些实施例中，导电材料134与多个半导体鳍电接触。本领域普通技术人员将认识到许多变化、修改和替代。
79.图4a至图4b示出了根据本发明一些实施例的垂直fet器件的可替换布局的平面图。如图4a和图4b中所示，在iii族氮化物漂移层(未图示，例如，图3f中所示的第一iii族氮化物层102a)上形成iii族氮化物栅极层412。在一些实施例中，iii族氮化物漂移层可以包括n型gan材料，iii族氮化物栅极层412可以包括p型gan材料。iii族氮化物栅极层412可以包括有源区域424和与有源区域424相邻的终端区域426。在iii族氮化物漂移层上形成多个iii族氮化物鳍404a。在一些实施例中，多个iii族氮化物鳍404a中的每个iii族氮化物鳍404a都可以具有如图4a中所示的圆形横截面。在一些实施例中，多个iii族氮化物鳍404a的每个iii族氮化物鳍404a都可以具有如图4b中所示的矩形横截面。应该注意的是，鳍的横截面不限于图4a和图4b中所示的圆形或矩形。可以预期到鳍的横截面的许多变化以适用于特定应用。例如，三角形、六边形或椭圆形的横截面可能适用于特定应用。在一些实施例中，多个iii族氮化物鳍404a可以包括n型gan材料。多个iii族氮化物鳍404a位于有源区域424中。使用如以上参考图3f所述的离子注入工艺在iii族氮化物栅极层412中形成多个源极隔离区域413。多个源极隔离区域413中的每个源极隔离区域413围绕多个iii族氮化物鳍404a中的一个iii族氮化物鳍404a。源极隔离区域413的导电率小于iii族氮化物栅极层412的导电率。使用如以上参考图3i至图3j所述的离子注入工艺在终端区域426中形成锥形损伤区427。锥形损伤区427的导电率小于iii族氮化物栅极层412的导电率。由于锥形损伤区域427，在终端区域426的至少一部分中形成锥形结终端结构(未图示)。应该注意的是，为了图示清楚，图4a和图4b未示出源极接触结构和栅极接触结构。
80.图5a示出了根据本发明的一些实施例的具有源极隔离区域的垂直fet器件中的源极接触到栅极层的电流-电压(iv)曲线。图5b示出了不具有源极隔离区域的垂直fet器件中的源极接触到栅极层的电流-电压(iv)曲线。如图5a中所示，横轴以伏特(v)为单位代表跨源极接触(例如，图3p中所示的源极接触结构118)到栅极层(例如，图3p中所示的第三iii族氮化物层112)的电压，纵轴以安培(a)为单位代表从源极接触流向栅极层的电流。如图5a中所示，从源极接触流向栅极层的电流保持稳定在1.0
×
10-7
a左右，并且基本上不随着跨源极接触到栅极层的电压而变化。如图5b中所示，横轴以伏特(v)为单位代表跨源极接触到栅极层的电压，纵轴以安培(a)为单位代表从源极接触流向栅极层的电流。如图5b中所示，电流可以保持稳定在低电压范围内，例如在-2.5v至2.5v的范围内。然而，在低电压范围之外，电流随着跨源极接触到栅极层的电压增加而急剧增加，从而证明源极隔离区域的有效性。
81.应当理解，附图并非按比例绘制，相似的附图标记用于代表相似的元素。如本文中所用，术语“示例实施例”、“示例性实施例”和“本实施例”尽管可能但不一定指单个实施例，在不背离本发明的范围或精神的情况下，可以对各种示例实施例进行容易地组合和互换。此外，本文中所用的术语仅用于描述示例实施例的目的，而并非意在作为本发明的限制。在这方面，如本文中所用，术语“在
……
中”可以包括“在
……
中”和“在
……
上”，并且术语“一”、“一个”和“该”可以包括单数和复数的参考对象。此外，如本文中所用，取决于上下文，术语“通过”也可能意为“来自”。此外，如本文中所用，取决于上下文，术语“如果”也可能意为“当
……
时”或“在
……
情况下”。此外，如本文中所用，术语“和/或”可以指代和涵盖一种或多种相关的所列项目的任何可能的组合。
82.将理解的是，虽然术语“第一”、“第二”、“第三”等可能在本文中用于描述各种元素、部件、区域、层和/或部分，这些元素、部件、区域、层和/或部分不应受这些术语的限制。
这些术语仅用于将一个元素、部件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，以下讨论的第一元素、部件、区域、层或部分可以被称为第二元素、部件、区域、层或部分。
83.本技术中使用的术语“水平”定义为平行于常规平面或者晶片或衬底的表面的平面，而不管晶片或衬底的取向如何。术语“竖直”是指与如上定义的“水平”垂直的方向。介词，例如“上”、“侧”(如“侧壁”)、“下方”、“上方”、“较高”、“较低”、“正上方”和“正下方”是相对于常规平面或者在晶片或衬底的顶表面上的表面所定义的，而不管晶片或衬底的取向如何。应当理解，这些术语旨在除了涵盖图中所描绘的取向之外，还涵盖器件的不同取向。
84.应当理解，所附权利要求不限于图中所图示的精确配置。本领域的普通技术人员将认识到，在不脱离本发明的范围的情况下，可以对以上方法和器件的布置和步骤进行各种修改、替代和变化。