电容性器件和其制造方法与流程

1.本揭露实施例涉及一种电容性器件和其制造方法。


背景技术：

2.集成电路可在半导体晶片上制造。半导体晶片可堆叠或接合在彼此的顶部上以形成所谓的三维集成电路。一些半导体晶片包含微机电系统(micro-electromechanical-system；mems)器件，其涉及形成具有微米级(百万分之一米)尺寸的微型结构的工艺。通常，mems器件构建于硅晶片上且在材料的薄膜中实现。mems应用的实例包含运动传感器、加速计、陀螺仪以及湿度传感器。


技术实现要素：

3.根据本发明的实施例，一种电容性器件包括第一电极、第二电极、深沟槽结构及介电层。深沟槽结构位于所述第一电极与所述第二电极之间。所述深沟槽结构的底部在层间介电层的表面下方的过刻蚀区中。所述层间介电层在所述第一电极和所述第二电极下方。介电层位于所述深沟槽结构中。
4.根据本发明的实施例，一种电容性器件包括正电荷电极结构、负电荷电极结构、多个深沟槽结构及湿度传感层。正电荷电极结构包括连接到第一电极垫的多个正极。负电荷电极结构包括连接到第二电极垫的多个负极。所述多个深沟槽结构中的深沟槽结构位于一对所述多个正极中的正极与所述多个负极中的负极之间。所述深沟槽结构的宽度与所述深沟槽结构的高度之间的纵横比在大约0.26到大约0.38范围内。湿度传感层位于所述多个深沟槽结构中。
5.根据本发明的实施例，一种电容性器件的制造方法包括至少以下步骤。在电容性器件的衬底上形成第一介电层。在所述第一介电层上形成第二介电层。在所述第二介电层上形成金属层。刻蚀所述金属层以形成电容性器件的第一电极、电容性器件的第一电极垫(与第一电极相关联)、电容性器件的第二电极以及电容性器件的第二电极垫(与第二电极相关联)。刻蚀穿过所述第二介电层且进入所述第一介电层的一部分，以在所述第一电极与所述第二电极之间形成深沟槽结构。在所述深沟槽结构中形成湿度传感层。
附图说明
6.结合附图阅读以下具体实施方式会最好地理解本公开的方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。事实上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
7.图1是可在其中实施本文中所描述的系统和/或方法的实例环境的图。
8.图2、图3、图4a以及图4b是本文中所描述的实例电容性器件(capacitive device)的图。
9.图5a到图5k是本文中所描述的实例实施方案的图。
10.图6是图1的一个或多个器件的实例组件的图。
11.图7是与形成本文中所描述的电容性器件相关的实例工艺的流程图。
12.附图标号说明
13.100：环境；
14.102：沉积工具/半导体处理工具；
15.104：曝光工具/半导体处理工具；
16.106：显影剂工具/半导体处理工具；
17.108：刻蚀工具/半导体处理工具；
18.110：镀覆工具/半导体处理工具；
19.112：晶片/管芯输送工具/半导体处理工具；
20.200：电容性器件；
21.202：衬底；
22.204：第一介电层/介电层；
23.206：第二介电层/介电层；
24.216：介电层/湿度传感层；
25.206a：第一部分；
26.206b：第二部分；
27.208、208a、208b：电极结构；
28.210：电极垫；
29.212：主结构；
30.214、214a、214b：电极；
31.218：非导电区；
32.220：电容性元件；
33.302：深沟槽结构；
34.304、410：横截面特写视图；
35.402：钝化层/第一电钝化层；
36.404：钝化层/第二电钝化层；
37.406：钝化层/沟槽钝化层；
38.408：过刻蚀区；
39.500：实施方案；
40.502：金属化层/金属层；
41.600：器件；
42.610：总线；
43.620：处理器；
44.630：存储器；
45.640：存储组件；
46.650：输入组件；
47.660：输出组件；
48.670：通信组件；
49.700：工艺；
50.710、720、730、740、750、760：框；
51.a、b、c、d、e：高度；
52.f、g：深度；
53.h、k：宽度；
54.j：侧壁角；
55.aa：线。
具体实施方式
56.以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然，这些仅是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征之上或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。此外，本公开可在各种实例中重复附图标号和/或字母。此重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
57.另外，为易于描述，可使用例如“在
……
之下”、“在
……
下方”、“下部”、“在
……
上方”、“上部”以及类似物的空间相对性术语，以描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向外，空间相对性术语意图涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对性描述词同样可相应地进行解释。
58.微机电系统(mems)相对湿度传感器器件是可包含一个或多个电容性器件的mems器件。电容性器件可以是电容器或可以是包含并联电连接的多个电容性元件的器件。介电传感器可放置在电容器或电容性元件的多个电极之间。介电传感器可由具有基于湿度来改变的介电常数的材料形成。湿度的改变引起介电传感器的介电常数的改变，这改变电容器或电容性元件的电容。电容的改变可转换成相对湿度的测量值。
59.电容器或电容性元件的介电传感器可形成于在其上形成多个电极的两个结构之间的沟槽中。沟槽可通过向下刻蚀穿过一个或多个层直到金属刻蚀终止层来形成。然而，金属刻蚀终止层的使用可能减小沟槽的深度，这使得减小介电传感器的大小且减小电容器或电容性元件的电容。这可能降低电容器或电容性元件的湿度传感性能。此外，由金属刻蚀终止层的导电性引起的寄生电容可能进一步降低电容器或电容性元件的湿度传感性能。
60.本文中所描述的一些实施方案提供一种用于电容性器件的深沟槽结构。在一些实施方案中，可从电容性器件省略一个或多个金属蚀刻终止层，使得可在电容性器件的多个电极之间向下到电容性器件的层间介电(interlayer dielectric；ild)层(且部分地在所述层间介电层中)形成深沟槽结构。以这种方式，深沟槽结构可形成为具有相对于使用金属刻蚀终止层来形成的沟槽结构来说得以增加深沟槽结构的体积的深度和/或纵横比。因此，深沟槽结构能够填充有更大量的介电材料，这使得增加电容性器件的电容值。此外，可通过省略金属刻蚀终止层来减小电容性器件的寄生电容。因此，深沟槽结构(和金属刻蚀终止层的省略)可增加电容性器件的灵敏度，可增加电容性器件的湿度传感性能，和/或可增加在
其中包含电容性器件的器件(例如，mems器件和/或其它类型的半导体器件)和/或集成电路的性能。
61.图1是可在其中实施本文中所描述的系统和/或方法的实例环境100的图。如图1中所绘示，环境100可包含多个半导体处理工具。多个半导体处理工具可包含沉积工具(也称为半导体处理工具)102、曝光工具(也称为半导体处理工具)104、显影剂工具(也称为半导体处理工具)106、刻蚀工具(也称为半导体处理工具)108、镀覆工具(也称为半导体处理工具)110、晶片/管芯输送工具(也称为半导体处理工具)112，和/或另一类型的半导体处理工具。包含于实例环境100中的多个半导体处理工具102到半导体处理工具112可包含于半导体洁净室、半导体铸造厂、半导体处理和/或制造设施和/或类似物中。
62.沉积工具102是包含半导体处理腔室和能够将各种类型的材料沉积到衬底上的一个或多个器件的半导体处理工具。在一些实施方案中，沉积工具102包含能够在例如晶片的衬底上沉积光刻胶层的旋转涂布工具。在一些实施方案中，沉积工具102包含化学气相沉积(chemical vapor deposition；cvd)工具，例如等离子增强cvd(plasma-enhanced cvd；pecvd)工具、高密度等离子cvd(high-density plasma cvd；hdp-cvd)工具、低于大气压的cvd(sub-atmospheric cvd；sacvd)工具、原子层沉积(atomic layer deposition；ald)工具、等离子增强原子层沉积(plasma-enhanced atomic layer deposition；peald)工具或另一类型的cvd工具。在一些实施方案中，沉积工具102包含物理气相沉积(physical vapor deposition；pvd)工具，例如溅射工具或另一类型的pvd工具。在一些实施方案中，实例环境100包含多种类型的沉积工具102。
63.曝光工具104是能够将光刻胶层暴露于辐射源的半导体处理工具，所述辐射源例如紫外光(ultraviolet light；uv)源(例如，深uv光源、极uv光源和/或类似物)、x射线源和/或类似物。曝光工具104可将光刻胶层暴露于辐射源以将图案从光掩模转印到光刻胶层。图案可包含用于形成一个或多个半导体器件的一个或多个半导体器件层图案，可包含用于形成半导体器件的一个或多个结构的图案，可包含用于刻蚀半导体器件的各种部分的图案，和/或类似物。在一些实施方案中，曝光工具104包含扫描器、步进器或类似类型的曝光工具。
64.显影剂工具106是能够使已暴露于辐射源的光刻胶层显影以使从曝光工具104转印到光刻胶层的图案显影的半导体处理工具。在一些实施方案中，显影剂工具106通过去除光刻胶层的未曝光部分来使图案显影。在一些实施方案中，显影剂工具106通过去除光刻胶层的曝光部分来使图案显影。在一些实施方案中，显影剂工具106通过使用化学显影剂溶解光刻胶层的曝光或未曝光部分来使图案显影。
65.刻蚀工具108是能够刻蚀衬底、晶片或半导体器件的各种类型的材料的半导体处理工具。举例来说，刻蚀工具108可包含湿式刻蚀工具、干式刻蚀工具和/或类似物。在一些实施方案中，刻蚀工具108包含填充有刻蚀剂的腔室，且将衬底放置在腔室中持续特定时间段以去除衬底的特定量的一个或多个部分。在一些实施方案中，刻蚀工具108可使用等离子刻蚀或等离子辅助刻蚀(其可涉及使用离子化气体来各向同性地(isotropically)或定向地刻蚀一个或多个部分)来刻蚀衬底的一个或多个部分。
66.镀覆工具110是能够用一种或多种金属镀覆衬底(例如，晶片、半导体器件和/或类似物)或其一部分的半导体处理工具。举例来说，镀覆工具110可包含铜电镀器件、铝电镀器
件、镍电镀器件、锡电镀器件、化合物材料或合金(例如，锡银、锡铅和/或类似物)电镀器件，和/或用于一种或多种其它类型的导电材料、金属和/或类似物的电镀器件。
67.晶片/管芯输送工具112包含移动机器人、机器人臂、电车或轨道车、架空式起重输送(overhead hoist transfer；oht)载具和/或用于在半导体处理工具102到半导体处理工具110之间输送晶片和/或管芯，和/或将晶片和/或管芯输送到其它位置(例如晶片架、存储室和/或类似物)且从所述其它位置输送晶片和/或管芯的另一类型的器件。在一些实施方案中，晶片/管芯输送工具112可以是已编程器件以行进特定路径，和/或可半自主地或自主地操作。
68.提供图1中所绘示的器件的数目和布置作为一个或多个实例。实际上，与图1中所绘示的器件相比，可存在额外器件、更少器件、不同器件或以不同方式布置的器件。此外，图1中所绘示的两个或大于两个器件可在单个器件内实施，或图1中所绘示的单个器件可实施为多个分布式器件。另外或替代地，环境100的一组器件(例如，一个或多个器件)可进行描述为由环境100的另一组器件进行的一个或多个功能。
69.图2、图3、图4a以及图4b是实例电容性器件200的图。电容性器件200可以是电容器或包含多个电容性元件的器件。在一些实施方案中，电容性器件200可包含于另一器件或系统中，例如mems器件(例如，mems相对湿度传感器)或集成电路，以及其它实例。
70.图2绘示实例电容性器件200的立体图。如图2中所绘示，电容性器件200可包含衬底202。衬底202可包含半导体管芯衬底、半导体晶片或其中可形成半导体器件的另一类型的衬底。在一些实施方案中，衬底202由硅、包含硅的材料、例如砷化镓(gallium arsenide；gaas)的iii-v化合物半导体材料、绝缘体上硅(silicon on insulator；soi)或另一类型的半导体材料形成。
71.如图2中进一步绘示，电容性器件200可包含衬底202上方和/或衬底202上的第一介电层(也称为介电层)204。介电层204可以是由电绝缘材料形成的层间介电(ild)层，所述电绝缘材料将电容性器件200的一个或多个结构或层与电容性器件200的其它结构或层电绝缘。举例来说，介电层204可包含氮化钽(tantalum nitride；tan)、氧化硅(silicon oxide；siox)、硅酸盐玻璃(silicate glass)、碳氧化硅(silicon oxycarbide)、氮化硅(silicon nitride；si
x
ny)和/或类似物。
72.如图2中进一步绘示，电容性器件200可包含介电层204上方和/或介电层204上的介电层(也称为第二介电层)206。介电层206可以是由电绝缘材料形成的金属间介电(intermetal dielectric；imd)层，所述电绝缘材料使电容性器件200的一个或多个结构或层与电容性器件200的一个或多个金属化层或金属结构电绝缘。举例来说，介电层206可包含氮化钽(tan)、氧化硅(siox)、硅酸盐玻璃、碳氧化硅、氮化硅(si
x
ny)和/或类似物。
73.如图2中进一步绘示，电容性器件200可包含多个电极结构208(例如，电极结构208a和电极结构208b)。多个电极结构208可形成于介电层206上方和/或介电层206上。每一电极结构208可由能够携带电荷的导电金属形成，例如金、铝或银，以及其它实例。电极结构208可配置成存储电荷。举例来说，电极结构208a可配置成存储正电荷(且因此，可称为正电荷电极结构、正极结构或p电极结构)，且电极结构208b可配置成存储负电荷(且因此，可称为负电荷电极结构、负极结构或n电极结构)。
74.每一电极结构208可包含电极垫210，所述电极垫210使电极结构208电连接到内连
线、通孔、外部接触垫和/或电容性器件200(或其中包含电容性器件200的器件或系统)的其它结构。电极垫210可连接到主结构212，所述主结构212也可称为干线(trunk line)、主干和/或类似物。多个电极214可从主结构212分支出来。
75.如图2中进一步绘示，主结构212和多个电极214可形成梳状物结构，其中多个电极214定位或配置成实质上垂直于主结构212。此外，电极结构208a的多个电极214和电极结构208b的多个电极214可彼此指状交叉。在这些实例中，电极结构208a的多个电极214可定位或配置于电极结构208b的多个电极214之间的空间中，且电极结构208b的多个电极214可定位或配置于电极结构208a的多个电极214之间的空间中。
76.如图2中进一步绘示，电容性器件200可包含介电层206上方和/或介电层206上以及多个电极结构208的多个电极214之间的介电层216。介电层216可由对湿度敏感的介电材料(例如聚酰亚胺层或电绝缘且对大气湿度(atmospheric humidity)敏感的另一聚合物)形成。介电层216可对湿度敏感，因为介电层216的介电常数基于电容性器件200所处环境的湿度来改变。
77.介电层216可位于或定位于相应对电极214之间的非导电区218中。每一对电极214可包含电极结构208a的一电极214和电极结构208b的一电极214。因此，每一对电极214可包含正极(或正电荷电极或p电极)和负极(或负电荷电极或n电极)。因此，当电容性器件200正在运行时，可由于由一对电极214的正极存储的正电荷和由所述对电极214的负极存储的负电荷而在所述对电极214之间的非导电区218中的介电层216中产生电场。正极、负极以及正极与负极之间的非导电区218中的介电层216的组合可形成电容性器件200的电容性元件220(或电容器)。
78.图3绘示沿着图2的线aa的电容性器件200的一部分的横截面视图。如图3中所绘示，介电层204可位于衬底202上方和/或衬底202上，介电层206可在介电层204与介电层206之间没有介入金属化层的情况下位于介电层204上方和/或介电层204上，且电极结构208的电极垫210和电极214可位于介电层206上方和/或介电层206上。
79.如图3中进一步绘示，多个深沟槽结构302可形成于多个电极214之间的介电层206中，使得多个电极214定位于介电层206的多个实质上梯形结构(substantially trapezoidal shaped structure)上。特定来说，深沟槽结构302可位于配置成存储电容性元件220的相反电荷的一对电极214之间的非导电区218中。举例来说，深沟槽结构302可位于电极214a(例如，配置成存储正电荷或负电荷)与电极214b(例如，配置成存储与由电极214a存储的电荷类型相反的电荷类型，因此如果电极214a存储正电荷，那么电极214b存储负电荷，或反之亦然)之间。电容性器件200的多个深沟槽结构302可填充有介电层216。介电层216也可形成于多个电极214上方和/或多个电极214上以保护电极不受腐蚀和其它环境影响。
80.在电容性器件200包含于相对湿度传感器件(例如，mems相对湿度传感器器件或另一类型的相对湿度传感器件)中的情形下，深沟槽结构302中的介电层206可充当湿度传感层。在这些情形下，湿度传感层的介电常数可以是基于相对湿度传感器件所处环境的湿度和/或可基于所述湿度来改变。湿度传感层的介电常数的改变可能引起电极214a与电极214b之间的电场(且因此，电容)改变。相对湿度传感器件可包含测量电极214a与电极214b之间的电场和/或电容和/或将测量值转换成相对湿度值的额外电路系统和/或组件。
81.图4a绘示图3中所绘示的电容性器件200的一部分的横截面特写视图304。如图4a中所绘示，介电层204可位于衬底202上方和/或衬底202上，介电层206可在介电层204与介电层206之间没有介入金属化层的情况下位于介电层204上方和/或介电层204上，电极垫210以及电容性元件220的电极214a和电极214b可位于介电层206上方和/或介电层206上，且深沟槽结构302可位于电极214a与电极214b之间的介电层206中和/或穿过所述介电层206。
82.如图4a中进一步绘示，电容性器件200可包含一个或多个钝化层，例如钝化层402、钝化层404以及钝化层406。钝化层402可位于电极214a和电极214b上方和/或电极214a和电极214b上。钝化层402可包含氧化物材料，例如氧化硅(sio
x
)、金属化氧化物，或另一类型的氧化物材料。钝化层402可提供外部电路钝化，且可将电极214a和电极214b与电容性器件200的其它电极214和其它电路和/或器件电隔离。
83.钝化层404可位于钝化层402(例如，所述钝化层402在电极214a和电极214b上方和/或电极214a和电极214b上)上方和/或钝化层402上。钝化层404可包含氮化物材料，例如氮化硅(si
x
ny)或另一类型的氮化物材料。钝化层404可提供外部电路钝化，且可将电极214a和电极214b与电容性器件200的其它电极214和其它电路和/或器件电隔离。
84.钝化层406可位于钝化层404(例如，所述钝化层404在电极214a和电极214b上方和/或电极214a和电极214b上)上方和/或钝化层404上。此外，钝化层406可位于深沟槽结构302中。特定来说，钝化层406可位于深沟槽结构302的底部上和深沟槽结构302的侧壁上。以这种方式，深沟槽结构302中的钝化层406形成为深沟槽结构302提供空腔钝化的沟槽衬里(trench liner)。在一些实施方案中，钝化层406包含氮化物材料，例如氮化硅(si
x
ny)或另一类型的氮化物材料。介电层216(例如，在一些实施方案中，湿度传感层)可位于深沟槽结构302中的钝化层406上方和/或所述钝化层406上，以及电极214a和电极214b上方。
85.如图4a中进一步绘示，深沟槽结构302可位于介电层204的在介电层204的顶部表面下方的一部分中，所述部分称为过刻蚀区408。当形成深沟槽结构302时，可在介电层206的刻蚀期间在介电层204中形成过刻蚀区408，以实现深沟槽结构302的特定沟槽深度，以实现深沟槽结构302的特定沟槽宽度，和/或以实现深沟槽结构302的特定纵横比。在这些实例中，深沟槽结构302的底部位于过刻蚀区408中，且因此位于介电层204的在介电层204的顶部表面下方的一部分中。钝化层406可形成于过刻蚀区408中的介电层204上，位于深沟槽结构302的底部处且至少部分地在介电层204的顶部表面下方。
86.图4b绘示图4a中所绘示的电容性器件200的一部分的横截面特写视图410。如图4b中所绘示，电容性器件200的各种层和/或结构可形成为特定尺寸或尺寸范围。特定来说，介电层206可形成为高度(或厚度)a，电极214a和电极214b可形成为高度(或厚度)b，钝化层402可形成为高度(或厚度)c，钝化层404可形成为高度(或厚度)d，和/或钝化层404可形成为高度(或厚度)e。介电层206可形成为高度a，使得可实现深沟槽结构302的特定深度f，使得可实现深沟槽结构302的特定纵横比，和/或使得可实现深沟槽结构302内的体积。作为实例，介电层206的高度a可以是大约24,000埃。
87.电极214a和电极214b可各自形成为高度b，使得可实现电极214a和电极214b的特定电荷存储容量，使得可实现电容性器件200和/或电容性元件220的特定电容值，和/或使得可实现电容性器件200和/或电容性元件220的特定电容值范围。作为实例，电极214a和电
极214b的高度b可以是大约8,000埃。
88.钝化层402可形成为高度c，使得钝化层402可提供特定量的电路钝化，使得可实现深沟槽结构302的特定深度f，使得可实现深沟槽结构302的特定纵横比，和/或使得可实现深沟槽结构302内的体积。作为实例，钝化层402的高度c可以是大约2,000埃。
89.钝化层404可形成为高度d，使得钝化层404可提供特定量的电路钝化，使得可实现深沟槽结构302的特定深度f，使得可实现深沟槽结构302的特定纵横比，和/或使得可实现深沟槽结构302内的体积。作为实例，钝化层的高度d可以是大约3,000埃。
90.钝化层406可形成为高度e，使得钝化层406可提供特定量的沟槽钝化，使得可实现深沟槽结构302的特定深度f，使得可实现深沟槽结构302的特定纵横比，和/或使得可实现深沟槽结构302内的体积。作为实例，钝化层的高度e可以是大约4,000埃。
91.过刻蚀区408可形成为深度g，使得可实现深沟槽结构302的特定深度f，使得可实现深沟槽结构302的特定纵横比，和/或使得可实现深沟槽结构302内的体积。作为实例，过刻蚀区408的深度g可在大约1,000埃到大约9,000埃范围内。
92.深沟槽结构302可形成为深度f、宽度h、侧壁角j和/或形成为宽度h与深度f之间的特定纵横比，使得实现电容性器件200和/或电容性元件220的一个或多个操作参数和/或性能参数。作为实例，深沟槽结构302可形成为深度f、宽度h、侧壁角j和/或形成为宽度h与深度f之间的特定纵横比，使得实现电容性器件200和/或电容性元件220的特定电容性值或电容性值范围(例如，大约15,920皮法拉(picofarad)、大约15,650皮法拉到大约16,060皮法拉，以及其它实例)。作为另一实例，深沟槽结构302可形成为深度f、宽度h、侧壁角j和/或形成为宽度h与深度f之间的特定纵横比，使得实现电容性器件200和/或电容性元件220的阈值量的寄生电容性。作为另一实例，深沟槽结构302可形成为深度f、宽度h、侧壁角j和/或形成为宽度h与深度f之间的特定纵横比，使得实现深沟槽结构302中的特定体积量(例如，其中可沉积介电层216的体积量)。
93.深沟槽结构302的实例深度f可在大约42,000埃到大约50,000埃范围内，以实现和/或满足上文所描述的操作参数和/或性能参数中的一个或多个。深沟槽结构302的宽度h与深沟槽结构302的深度f之间的深沟槽结构302的实例纵横比可在大约0.26到大约0.38范围内，以实现和/或满足上文所描述的操作参数和/或性能参数中的一个或多个。在一些实施方案中，深沟槽结构302的实例宽度h在大约13,000埃到大约15,000埃范围内，以实现和/或满足上文所描述的操作参数和/或性能参数中的一个或多个。在一些实施方案中，深沟槽结构302的实例宽度h大于大约15,000埃，以实现和/或满足上文所描述的操作参数和/或性能参数中的一个或多个。深沟槽结构302的侧壁的实例侧壁角j可在大约7度到大约8度范围内，以实现和/或满足上文所描述的操作参数和/或性能参数中的一个或多个。
94.电极214a和电极214b可各自形成为宽度k，使得可实现电极214a和电极214b的特定电荷存储容量，使得可实现电容性器件200和/或电容性元件220的特定电容值，和/或使得可实现电容性器件200和/或电容性元件220的特定电容值范围。作为实例，电极214a和电极214b的宽度k可以是大约11,000埃。
95.如上文所指示，提供图2、图3、图4a以及图4b作为一个或多个实例。其它实例可与关于图2、图3、图4a以及图4b所描述的实例不同。
96.图5a到图5k是本文中所描述的实例实施方案500的图。特定来说，实例实施方案
500可以是形成电容性器件200或其一部分的实例。如图5a中所绘示，电容性器件200的部分可包含电容性元件220。如图5a中进一步绘示，电容性器件200可包含在其上可形成电容性器件200的其它层和/或结构的衬底202。
97.如图5b中所绘示，介电层204(例如，ild层)可形成于衬底202上方和/或衬底202上。半导体处理工具(例如，沉积工具102)可使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积介电层204。
98.如图5c中所绘示，介电层206(例如，imd层)的第一部分206a可形成于介电层204上方和/或介电层204上。半导体处理工具(例如，沉积工具102)可使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积介电层206的第一部分206a。
99.如图5d中所绘示，介电层206(例如，imd层)的第二部分206b可形成于介电层206的第一部分206a上方和/或所述第一部分206a上。半导体处理工具(例如，沉积工具102)可使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积介电层206的第二部分206b。
100.在一些实施方案中，介电层206由第一部分206a和第二部分206b构成，且第一部分206a和第二部分206b形成于不同沉积操作中。在一些实施方案中，第一部分206a的高度(或厚度)与第二部分206b的高度(或厚度)是相同高度(或厚度)。在一些实施方案中，第一部分206a的高度(或厚度)与第二部分206b的高度(或厚度)是不同高度(或不同厚度)。在一些实施方案中，介电层206由形成于单个沉积操作中的单个介电层构成。介电层206可在介电层204与介电层206之间没有介入金属化层的情况下形成于介电层204上方和/或介电层204上。
101.如图5e中所绘示，金属化层(也称为金属层)502可形成于介电层206上方和/或介电层206上。半导体处理工具可在介电层206上方和/或介电层206上形成或沉积金属化层502。在一些实施方案中，沉积工具102使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积金属化层502。在一些实施方案中，镀覆工具110使用例如电镀(或电化学沉积)的镀覆技术来沉积金属化层502。在这些实例中，镀覆工具110可在由镀覆材料形成的阳极(anode)和阴极(cathode)(例如，衬底)上施加电压。电压使得电流氧化阳极，这使得从阳极释放镀覆材料离子。这些镀覆材料离子形成穿过镀覆浴朝电容性器件200行进的镀覆溶液。镀覆溶液到达电容性器件200且将镀覆材料离子沉积到介电层206上以形成金属化层502。
102.如图5f中所绘示，可刻蚀穿过金属化层502的多个部分直到介电层206，以形成包含于电容性器件200中的多个电极结构208的多个电极垫210和多个电极214。举例来说，可针对电极结构208a形成电极垫210和一个或多个电极214a，且可针对电极结构208b形成另一电极垫210和一个或多个电极214b。电极垫210和电极214可通过以下步骤形成：用光刻胶涂布金属化层502(例如，使用沉积工具102)；通过将光刻胶暴露于辐射源而在光刻胶中形成图案(例如，使用曝光工具104)；去除光刻胶的曝光部分或非曝光部分(例如，使用显影剂工具106)；以及基于光刻胶中的图案来刻蚀金属化层502的多个部分直到介电层206。在一些实施方案中，金属化层502可形成为一高度(或厚度)，使得电极214a和电极214b满足电容性器件200的电容值参数，和/或可刻蚀金属化层502，使得电极214a和电极214b的宽度满足电容性器件200的电容值参数。
103.如图5g中所绘示，深沟槽结构302可形成于金属化层502中和/或穿过金属化层502，以及介电层206中和/或穿过介电层206。此外，深沟槽结构302可至少部分地形成于介
电层204中和/或至少部分地穿过介电层204，使得过刻蚀区408形成于介电层204的顶部表面下方。深沟槽结构302可通过以下步骤形成：用光刻胶涂布金属化层502和/或介电层206(例如，使用沉积工具102)；通过将光刻胶暴露于辐射源而在光刻胶中形成图案(例如，使用曝光工具104)；去除光刻胶的曝光部分或非曝光部分(例如，使用显影剂工具106)；以及基于光刻胶中的图案来刻蚀穿过介电层206和介电层204的一部分，以形成深沟槽结构302和过刻蚀区408。在一些实施方案中，深沟槽结构302可形成为一深度、一宽度、一纵横比和/或一侧壁角，使得深沟槽结构302满足电容性器件200的电容值参数，使得深沟槽结构302满足电容性器件200的寄生电容参数，使得可在深沟槽结构302中填充特定体积的介电材料，和/或使得实现和/或满足电容性器件200的其它操作参数和/或性能参数。
104.如图5h中所绘示，钝化层402(例如，电路钝化层)可形成于电极214a和电极214b上方和/或电极214a和电极214b上。半导体处理工具(例如，沉积工具102)可使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积钝化层402。在一些实施方案中，钝化层402可形成为一高度(或厚度)以满足电容性器件200的电路钝化参数。
105.如图5i中所绘示，钝化层404(例如，电路钝化层)可形成于钝化层402上方和/或钝化层402上。半导体处理工具(例如，沉积工具102)可使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积钝化层404。在一些实施方案中，钝化层404可形成为一高度(或厚度)以满足电容性器件200的电路钝化参数。
106.如图5j中所绘示，钝化层406(例如，沟槽钝化层)可形成于钝化层404上方和/或钝化层404上，以及深沟槽结构302中。特定来说，钝化层406可形成于过刻蚀区408中的深沟槽结构302的底部上和深沟槽结构302的侧壁上。半导体处理工具(例如，沉积工具102)可使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积钝化层406。在一些实施方案中，钝化层406可形成为一高度(或厚度)以满足电容性器件200的沟槽钝化参数。
107.如图5k中所绘示，介电层216(例如，湿度传感层)可形成于钝化层406上方和/或钝化层406上、电极214a和电极214b上方和/或电极214a和电极214b上，以及深沟槽结构302中。半导体处理工具(例如，沉积工具102)可使用cvd技术、pvd技术、ald技术或另一类型的沉积技术来沉积介电层216。在一些实施方案中，介电层216可形成为一高度(或厚度)和/或可为特定介电材料，以满足电容性器件200的湿度传感能力参数，以满足电容性器件200的电容值参数，以满足电容性器件200的寄生电容参数，和/或以满足电容性器件200的其它操作参数和/或性能参数。
108.如上文所指示，提供图5a到图5k作为一个或多个实例。其它实例可与关于图5a到图5k所描述的实例不同。在一些实施方案中，与图5a到图5k中所描绘的技术和/或过程相比，形成电容性器件200的工艺可包含额外技术和/或过程、更少技术和/或过程、不同技术和/或过程，或以不同方式布置的技术和/或过程。
109.图6是器件600的实例组件的图。在一些实施方案中，半导体处理工具102到半导体处理工具112中的一个或多个可包含一个或多个器件600和/或器件600的一个或多个组件。如图6中所绘示，器件600可包含总线(bus)610、处理器620、存储器630、存储组件640、输入组件650、输出组件660以及通信组件670。
110.总线610包含实现器件600的多个组件当中的有线和/或无线通信的组件。处理器620包含中央处理单元、图形处理单元、微处理器、控制器、微控制器、数字信号处理器、现场
可编程门阵列(field-programmable gate array)、应用专用集成电路(application-specific integrated circuit)和/或另一类型的处理组件。处理器620实施于硬件、固件或硬件与软件的组合中。在一些实施方案中，处理器620包含能够编程以执行功能的一个或多个处理器。存储器630包含随机存取存储器、只读存储器(read-only memory)和/或另一类型的存储器(例如，快闪存储器(flash memory)、磁存储器(magnetic memory)和/或光学存储器(optical memory))。
111.存储组件640存储与器件600的操作相关的信息和/或软件。举例来说，存储组件640可包含硬盘驱动器、磁盘驱动器、光盘驱动器、固态盘驱动器(solid state disk drive)、压缩盘(compact disc)、数字通用盘(digital versatile disc)和/或另一类型的非暂时性计算机可读介质(non-transitory computer-readable medium)。输入组件650使得器件600能够接收输入，例如用户输入和/或传感的输入。举例来说，输入组件650可包含触摸屏、键盘、小键盘、鼠标、按钮、麦克风、开关、传感器、全球定位系统组件、加速计、陀螺仪和/或致动器。输出组件660使得器件600能够例如经由显示器、扬声器和/或一个或多个发光二极管提供输出。通信组件670使得器件600能够例如经由有线连接和/或无线连接与其它器件通信。举例来说，通信组件670可包含接收器、传输器、收发器、调制解调器(modem)、网络接口卡(network interface card)和/或天线。
112.器件600可进行本文中所描述的一种或多种工艺。举例来说，非暂时性计算机可读介质(例如，存储器630和/或存储组件640)可存储用于由处理器620执行的指令集(例如，一个或多个指令、代码、软件代码和/或程序代码)。处理器620可执行指令集以进行本文中所描述的一种或多种工艺。在一些实施方案中，由一个或多个处理器620执行指令集使得一个或多个处理器620和/或器件600进行本文中所描述的一种或多种工艺。在一些实施方案中，硬连线电路系统可代替或结合指令使用，以进行本文中所描述的一种或多种工艺。因此，本文中所描述的实施方案不限于硬件电路系统与软件的任何特定组合。
113.提供图6中所绘示的组件的数目和布置作为实例。与图6中所绘示的组件相比，器件600可包含额外组件、更少组件、不同组件或以不同方式布置的组件。另外或替代地，器件600的一组组件(例如，一个或多个组件)可进行描述为由器件600的另一组组件进行的一个或多个功能。
114.图7是与形成电容性器件相关联的实例工艺700的流程图。在一些实施方案中，图7的一个或多个工艺框可由一个或多个半导体处理工具(例如，半导体处理工具102到半导体处理工具112中的一个或多个)进行。另外或替代地，图7的一个或多个工艺框可由器件600的一个或多个组件进行，例如处理器620、存储器630、存储组件640、输入组件650、输出组件660和/或通信组件670。
115.如图7中所绘示，工艺700可包含在电容性器件的衬底上形成第一介电层(框710)。举例来说，半导体处理工具(例如，沉积工具102)可在电容性器件200的衬底202上形成第一介电层204，如上文所描述。
116.如图7中进一步绘示，工艺700可包含在第一介电层上形成第二介电层(框720)。举例来说，半导体处理工具(例如，沉积工具102)可在第一介电层204上形成第二介电层206，如上文所描述。
117.如图7中进一步绘示，工艺700可包含在第二介电层上形成金属层(框730)。举例来
说，半导体处理工具(例如，沉积工具102、镀覆工具110和/或另一半导体处理工具)可在第二介电层206上形成金属层502，如上文所描述。
118.如图7中进一步绘示，工艺700可包含刻蚀金属层以形成电容性器件的第一电极、电容性器件的第一电极垫(与第一电极相关联)、电容性器件的第二电极以及电容性器件的第二电极垫(与第二电极相关联)(框740)。举例来说，一个或多个半导体处理工具(例如，沉积工具102、曝光工具104、显影剂工具106、刻蚀工具108和/或另一半导体处理工具)可刻蚀金属层502以形成电容性器件200的第一电极214a、电容性器件200的与第一电极214a相关联的第一电极垫210、电容性器件200的第二电极214b，以及电容性器件200的与第二电极214b相关联的第二电极垫210，如上文所描述。
119.如图7中进一步绘示，工艺700可包含刻蚀穿过第二介电层且进入第一介电层的一部分，以在第一电极与第二电极之间形成深沟槽结构(框750)。举例来说，一个或多个半导体处理工具(例如，沉积工具102、曝光工具104、显影剂工具106、刻蚀工具108和/或另一半导体处理工具)可刻蚀穿过第二介电层206且进入第一介电层204的一部分(过刻蚀区408)，以在第一电极214a与第二电极214b之间形成深沟槽结构302，如上文所描述。
120.如图7中进一步绘示，工艺700可包含在深沟槽结构中形成湿度传感层(框760)。举例来说，半导体处理工具(例如，沉积工具102)可在深沟槽结构302中形成湿度传感层216，如上文所描述。
121.工艺700可包含额外实施方案，例如下文所描述的和/或结合本文中其它地方所描述的一种或多种其它工艺的任何单个实施方案或实施方案的任何组合。
122.在第一实施方案中，工艺700包含：(例如，使用沉积工具102)在第一电极214a上和在第二电极214b上形成钝化层(也称为第一电钝化层)402；(例如，使用沉积工具102)在第一电钝化层402上形成钝化层(也称为第二电钝化层)404；以及(例如，使用沉积工具102)在第二电钝化层404上和在深沟槽结构302中形成钝化层(也称为沟槽钝化层)406。在第二实施方案中，单独地或与第一实施方案组合，在深沟槽结构302中形成介电层(也称为湿度传感层)216包含在深沟槽结构302中的沟槽钝化层406之上形成湿度传感层216。
123.在第三实施方案中，单独地或与第一实施方案和第二实施方案中的一个或多个组合，刻蚀穿过第二介电层206且进入第一介电层204的一部分以形成深沟槽结构302包含刻蚀穿过第二介电层206且进入第一介电层204的所述部分(过刻蚀区408)以将深沟槽结构302形成为特定高度，使得电容性器件200满足电容值参数或寄生电容参数中的至少一个。在第四实施方案中，单独地或与第一实施方案到第三实施方案中的一个或多个组合，刻蚀穿过第二介电层206且进入第一介电层204的一部分(过刻蚀区408)以形成深沟槽结构302包含刻蚀穿过第二介电层206且进入第一介电层204的所述部分(过刻蚀区408)以将深沟槽结构302形成为特定宽度，使得电容性器件200满足电容值参数或寄生电容参数中的至少一个。
124.在第五实施方案中，单独地或与第一实施方案到第四实施方案中的一个或多个组合，刻蚀穿过第二介电层206且进入第一介电层204的一部分(过刻蚀区408)以形成深沟槽结构302包含刻蚀穿过第二介电层206且进入第一介电层204的所述部分以将深沟槽结构302形成为特定纵横比，使得电容性器件200满足电容值参数或寄生电容参数中的至少一个。在第六实施方案中，单独地或与第一实施方案到第五实施方案中的一个或多个组合，刻
蚀穿过第二介电层206且进入第一介电层204的一部分(过刻蚀区408)以形成深沟槽结构302包含刻蚀穿过第二介电层206且进入第一介电层204的所述部分(过刻蚀区408)以将深沟槽结构302形成为特定体积，使得电容性器件200满足电容值参数或寄生电容参数中的至少一个。
125.在第七实施方案中，单独地或与第一实施方案到第六实施方案中的一个或多个组合，刻蚀金属层502以形成第一电极214a和第二电极214b包含刻蚀金属层502以将第一电极214a和第二电极214b形成为相应宽度，使得电容性器件200满足电容参数。在第八实施方案中，单独地或与第一实施方案到第七实施方案中的一个或多个组合，在第一介电层204上形成第二介电层206包含在没有介入金属化层的情况下直接在第一介电层204上形成第二介电层206。
126.尽管图7绘示工艺700的多个实例框，但在一些实施方案中，与图7中所描绘的框相比，工艺700可包含额外框、更少框、不同框或以不同方式布置的框。另外或替代地，可并行地进行工艺700的多个框中的两个或大于两个。
127.以这种方式，可从电容性器件省略一个或多个金属刻蚀终止层，使得可在电容性器件的多个电极之间向下到电容性器件的ild层(且部分地在所述ild层中)形成深沟槽结构。以这种方式，深沟槽结构可形成为具有相对于使用金属刻蚀终止层来形成的沟槽结构来说得以增加深沟槽结构的体积的深度和/或纵横比。因此，深沟槽结构能够填充有更大量的介电材料，这使得增加电容性器件的电容值。此外，可通过省略金属刻蚀终止层来减小电容性器件的寄生电容。因此，深沟槽结构(和金属刻蚀终止层的省略)可增加电容性器件的灵敏度，可增加电容性器件的湿度传感性能，和/或可增加在其中包含电容性器件的器件(例如，mems器件和/或其它类型的半导体器件)和/或集成电路的性能。
128.如上文较详细地描述，本文中所描述的一些实施方案提供一种电容性器件。所述电容性器件包含第一电极和第二电极。所述电容性器件包含第一电极与第二电极之间的深沟槽结构。深沟槽结构的底部在ild层的表面下方的过刻蚀区中。ild层在第一电极和第二电极下方。电容性器件包含深沟槽结构中的介电层。在一些实施例中，所述过刻蚀区相对于所述层间介电层的所述表面的深度在大约1,000埃到大约9,000埃范围内。在一些实施例中，所述深沟槽结构的深度在大约42,000埃到大约50,000埃范围内。在一些实施例中，所述深沟槽结构的宽度大于大约15,000埃。在一些实施例中，所述深沟槽结构的宽度与所述深沟槽结构的高度之间的纵横比在大约0.26到大约0.38范围内。在一些实施例中，所述深沟槽结构的侧壁角在大约7度到大约8度范围内。在一些实施例中，所述介电层包括聚酰亚胺层。
129.如上文较详细地描述，本文中所描述的一些实施方案提供一种电容性器件。所述电容性器件包含正电荷电极结构，所述正电荷电极结构包含连接到第一电极垫的多个正极。所述电容性器件包含负电荷电极结构，所述负电荷电极结构包含连接到第二电极垫的多个负极。所述电容性器件包含多个深沟槽结构。多个深沟槽结构中的深沟槽结构位于一对多个正极中的正极与多个负极中的负极之间。深沟槽结构的宽度与深沟槽结构的高度之间的纵横比在大约0.26到大约0.38范围内。所述电容性器件包含多个深沟槽结构中的湿度传感层。在一些实施例中，所述多个正极和所述多个负极彼此指状交叉。在一些实施例中，所述多个深沟槽结构通过所述电容性器件的层间介电层的一部分且通过所述层间介电层
上的所述电容性器件的金属间介电层形成。在一些实施例中，所述金属间介电层在没有介入金属化层的情况下直接在所述层间介电层上。
130.如上文较详细地描述，本文中所描述的一些实施方案提供一种方法。所述方法包含在电容性器件的衬底上形成第一介电层。所述方法包含在第一介电层上形成第二介电层。所述方法包含在第二介电层上形成金属层。所述方法包含刻蚀金属层以形成电容性器件的第一电极、电容性器件的第一电极垫(与第一电极相关联)、电容性器件的第二电极以及电容性器件的第二电极垫(与第二电极相关联)。所述方法包含刻蚀穿过第二介电层且进入第一介电层的一部分，以在第一电极与第二电极之间形成深沟槽结构。所述方法包含在深沟槽结构中形成湿度传感层。在一些实施例中，所述方法进一步包括：在所述第一电极上和所述第二电极上形成第一电钝化层；在所述第一电钝化层上形成第二电钝化层；以及在所述第二电钝化层上和所述深沟槽结构中形成沟槽钝化层。在一些实施例中，在所述深沟槽结构中形成所述湿度传感层包括：在所述深沟槽结构中的所述沟槽钝化层之上形成所述湿度传感层。在一些实施例中，刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构包括：刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构到特定高度，使得所述电容性器件满足电容值参数或寄生电容参数中的至少一个。在一些实施例中，刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构包括：刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构到特定宽度，使得所述电容性器件满足电容值参数或寄生电容参数中的至少一个。在一些实施例中，刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构包括：刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构到特定纵横比，使得所述电容性器件满足电容值参数或寄生电容参数中的至少一个。在一些实施例中，刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构包括：刻蚀穿过所述第二介电层且进入所述第一介电层的所述部分以形成所述深沟槽结构到特定体积，使得所述电容性器件满足电容值参数或寄生电容参数中的至少一个。在一些实施例中，刻蚀所述金属层以形成所述第一电极和所述第二电极包括：刻蚀所述金属层以形成所述第一电极和所述第二电极到相应宽度，使得所述电容性器件满足电容参数。在一些实施例中，在所述第一介电层上形成所述第二介电层包括：在没有介入金属化层的情况下直接在所述第一介电层上形成所述第二介电层。
131.前文概述若干实施例的特征使得本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或实现相同优点的其它工艺和结构的基础。本领域的技术人员还应认识到，这种等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。