显示面板的驱动方法与流程

1.本发明涉及一种显示面板的驱动方法，特别是涉及一种可减少显示面板的功率消耗的驱动方法。


背景技术：

2.显示面板是由两片基板以及设置在两片基板之间的多个膜层与各式电子组件所构成，以达到显示画面的功能。由于显示面板具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用在各式携带式或穿戴式电子产品例如笔记本计算机(notebook)、智能型手机(smart phone)、手表以及车用显示器等，以提供更方便的信息传递与显示。
3.为了因应需求，显示面板的边框宽度不断地缩减，使得周边区能够布置电路的空间随着减少。因此，周边区内的信号线的数量必需简化。此外，显示面板所消耗的功率也不能过高，以维持显示面板的质量。


技术实现要素：

4.本发明为解决上述的技术问题提供一种显示面板的驱动方法，可缩减显示面板的边框宽度，并可减少显示面板的功率消耗。
5.为解决上述技术问题，本发明提供了一种显示面板的驱动方法，其包括以下操作。首先，提供一显示面板，其包括多个子像素、多条栅极线以及两个栅极驱动电路。子像素以矩阵方式排列。栅极线沿着一第一方向并排，栅极线分别电连接一部分的子像素。各个栅极驱动电路包括多条时钟信号线，且栅极线分别电连接栅极驱动电路的其中一个。再者，通过时钟信号线控制栅极驱动电路，以在多个图帧期间内输出多个扫描信号到栅极线。再者，使栅极驱动电路在图帧期间中的一第一图帧期间内具有一第一扫描顺序，并使栅极驱动电路在图帧期间中的一第二图帧期间内具有一第二扫描顺序，且第一扫描顺序不同于第二扫描顺序，其中第一图帧期间是图帧期间中的一第k个图帧期间，第二图帧期间是图帧期间中的一第(k 1)个图帧期间，且k是大于或等于1的正整数。
6.在本发明的显示面板的驱动方法中，显示面板的显示区可具有图2的结构且栅极驱动电路可具有图5的连接方式。此外，栅极驱动电路可用跳跃的方式输出扫描信号到对应的栅极线，藉此可减少资料线开启并关闭传送信号的次数，进而可减少显示面板的功率消耗。再者，至少可在其中两个连续的图帧期间内，使栅极驱动电路的扫描顺序彼此不同。藉此，在不同图帧期间中，因资料线输出的信号充电不足所造成的横纹的位置得以分散，进而能让使用者不易察觉横纹的存在，以提升显示的质量。
附图说明
7.图1为本发明第一实施例的显示面板的示意图。
8.图2为图1的显示区中的一局部区域的放大示意图。
9.图3为本发明第一实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。
10.图4为本发明第一实施例的栅极驱动电路在另一图帧期间内的扫描顺序的示意图。
11.图5为本发明第一实施例的栅极驱动电路的示意图。
12.图6为图5的栅极驱动电路中第i级移位寄存器的等效电路图。
13.图7为图5的栅极驱动电路的时序图。
14.图8为本发明第一实施例的显示面板的驱动方法的流程图。
15.图9为本发明第二实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。
16.图10为本发明第二实施例的栅极驱动电路的时序图。
17.图11为本发明第三实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。
18.图12为本发明第三实施例的栅极驱动电路的时序图。
19.图13为本发明第四实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。
20.图14为本发明第四实施例的栅极驱动电路的时序图。
21.图15为本发明第五实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。
22.图16为本发明第五实施例的栅极驱动电路的时序图。
23.其中，附图标记说明如下：
24.10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
显示面板
25.100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基板
26.102、1021、1022
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极驱动电路
27.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
集成电路
28.106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
走线
29.108
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
预充电单元
30.110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
上拉单元
31.112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一下拉单元
32.114
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二下拉单元
33.bw
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
反向输入信号
34.bwl
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
反向输入信号线
35.cl1-cl8
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
时钟信号线
36.cp
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电容
37.cs1-cs8、clk
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
时钟信号
38.dla、dlb
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
资料线
39.dr
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
显示区
40.dt1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一方向
41.dt2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二方向
42.fr1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一图帧期间
43.fr2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二图帧期间
44.fw
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顺向输入信号
45.fwl
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
顺向输入信号线
46.gl、gl1-gl8
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
栅极线
47.gpw1、gpw2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
下拉信号
48.h
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
时间单位
49.in1、in2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
输入信号
50.m1-m13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
薄膜晶体管
51.out(i)、out(i-4)、out(i 4)、 扫描信号
52.out(1)-out(n)
53.pr
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
周边区
54.rg
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
区域
55.rw1-rw4
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
子像素行
56.s10-s14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
57.spb
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
蓝色子像素
58.spg
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
绿色子像素
59.spr
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
红色子像素
60.sqa-sqf
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
扫描顺序
61.sr(1)-sr(n)、sr(i)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
移位寄存器
62.stl1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一控制信号线
63.stl2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二控制信号线
64.stl3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三控制信号线
65.stl4
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四控制信号线
66.stv1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一控制信号
67.stv2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二控制信号
68.stv3
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三控制信号
69.stv4
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四控制信号
70.sw
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
开关器件
71.ta-tr
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
时间点
72.vgl
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
参考电势
73.x1、x2
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
节点
具体实施方式
74.为使本领域技术人员能更进一步了解本发明，以下特列举本发明的优选实施例，并配合附图详细说明本发明的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本发明有关的组件与组合关系，以对本发明的基本架构或实施方法提供更清楚的描述，而实际的组件与布局可能更为复杂。另外，为了方便说明，本发明的各附图中所示的组件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。
75.请参考图1，其为本发明第一实施例的显示面板的示意图。本发明的一显示面板10可为各种类型的显示面板，例如液晶显示面板、电泳显示面板、有机发光显示面板或微型发光二极管显示面板，但不以此为限。如图1所示，显示面板10的基板100具有一表面，此表面包括一显示区dr以及设置在显示区dr外至少一侧的一周边区pr。在本实施例中，周边区pr环绕显示区dr，但不限于此。基板100可为硬质基板例如玻璃基板、塑料基板、石英基板或蓝
宝石基板，也可为例如包含聚亚酰胺材料(polyimide，pi)或聚对苯二甲酸乙二酯材料(polyethylene terephthalate，pet)的可挠式基板，但不以此为限。
76.显示面板10可包括多条栅极线gl设置在显示区dr内，栅极线gl可例如由周边区pr延伸进显示区dr，并且每一条栅极线gl可分别电连接显示区dr内的一部分的子像素。在某些实施例中，多条栅极线gl可沿着一第一方向dt1并排，并沿着一第二方向dt2沿伸，但不以此为限。如图1，第二方向dt2可不平行于第一方向dt1，且第二方向dt2可和第一方向dt1垂直，但不以此为限。
77.显示面板10可包括至少一栅极驱动电路(gate driver circuit)102设置在周边区pr内，并设置在显示区dr的一侧。栅极驱动电路102可和栅极线gl电连接，并可在多个图帧期间(frame)内输出多个扫描信号到栅极线gl以驱动显示区dr内的子像素。此外，栅极驱动电路102可和至少一集成电路(integrated circuit，ic)104电连接，集成电路104可传送控制信号(例如时钟信号、起始信号与结束信号)到栅极驱动电路102。其中，集成电路104亦可设置在周边区pr内，但不以此为限。在其它实施例中，集成电路104可设置于电路板(例如flexible printed circuit，fpc)后再电连接至基板100上的连接垫，且所述连接垫电连接栅极驱动电路102。
78.在本实施例中，显示面板10可包括两个栅极驱动电路1021、1022分别设置在显示区dr的两侧，栅极线gl可分别电连接栅极驱动电路1021、1022的其中一个。如图1所示，在相邻的两条栅极线gl中，一条可和栅极驱动电路1021电连接，而另一条可和栅极驱动电路1022电连接。例如，奇数条栅极线gl可电连接栅极驱动电路1022，而偶数条栅极线gl可电连接栅极驱动电路1021，但不以此为限。在某些实施例中，奇数条栅极线gl可电连接栅极驱动电路1021，而偶数条栅极线gl可电连接栅极驱动电路1022。
79.图1的栅极驱动电路102为阵列基板行驱动(gate driver on array，goa)电路结构，但不以此为限。在某些实施例中，栅极驱动电路102可制作为芯片后再设置在基板100上，或设置在可挠式或硬式电路板后再电连接到基板100上的连接垫，且所述连接垫电连接栅极线gl。举例来说，栅极驱动电路102可包括多级移位寄存器与多条信号线(例如时钟信号线与控制信号线)，每一所述信号线电连接至少一级所述移位寄存器，且所述信号线可通过走线106电连接到集成电路104，以使集成电路104可传送控制信号(例如时钟信号与控制信号)到栅极驱动电路102。
80.请参考图2，其为图1的显示区dr中的一局部区域rg的放大示意图。在显示区dr内，子像素可以矩阵方式排列，子像素可沿第一方向dt1排列形成多个子像素列并沿第二方向dt2排列形成多个子像素行，但不以此为限。子像素可包括多个红色子像素spr、多个蓝色子像素spb及多个绿色子像素spg，但不以此为限。在沿着第二方向dt2延伸的其中一子像素行(row)之中，一个绿色子像素spg可设置在一个红色子像素spr和一个蓝色子像素spb之间，一个蓝色子像素spb可设置在一个绿色子像素spg和一个红色子像素spr之间，且一个红色子像素spr可设置在一个蓝色子像素spb和一个绿色子像素spg之间，但不以此为限。在一个子像素行之中，子像素沿着第二方向dt2的排列顺序可以是红色子像素spr、绿色子像素spg、蓝色子像素spb、红色子像素spr
…
，但不以此为限。
81.此外，多个红色子像素spr可沿第一方向dt1排列形成多个红色子像素列(column)，多个蓝色子像素spb可沿第一方向dt1排列形成多个蓝色子像素列，且多个绿色
子像素spg可沿第一方向dt1排列形成多个绿色子像素列，但不以此为限。
82.显示面板10可包括多条资料线沿着第二方向dt2并排且沿着第一方向dt1沿伸，并且一条资料线可设置在两相邻子像素列之间，但不以此为限。以图2中的资料线dla为例，资料线dla可设置在一绿色子像素列和一蓝色子像素列之间，但不以此为限。资料线dla可设置在其他颜色的两相邻子像素列之间。
83.资料线dla可电连接一第m行子像素行(如图2中的子像素行rw1)中位在资料线dla一侧(如右侧)并相邻于资料线dla的第二个子像素(如红色子像素spr)。此外，资料线dla可电连接所述第m行子像素行(如子像素行rw1)中位在资料线dla另一侧(如左侧)并相邻于资料线dla的第一个子像素(如绿色子像素spg)。举例而言，m＝1 4k，k是大于或等于0的整数，且m是大于或等于1的正整数，亦即m可以是1、5、9...，在此以k等于0而m等于1为例。
84.资料线dla可电连接一第(m 1)行子像素行(如图2中的子像素行rw2)中位在资料线dla的右侧并相邻于资料线dla的第一个子像素(如蓝色子像素spb)。此外，资料线dla可电连接所述第(m 1)行子像素行(如子像素行rw2)中位在资料线dla的左侧并相邻于资料线dla的第二个子像素(如红色子像素spr)。
85.资料线dla可电连接一第(m 2)行子像素行(如图2中的子像素行rw3)中位在资料线dla的右侧并相邻于资料线dla的第二个子像素(如红色子像素spr)。此外，资料线dla可电连接所述第(m 2)行子像素行(如子像素行rw3)中位在资料线dla的左侧并相邻于资料线dla的第一个子像素(如绿色子像素spg)。
86.资料线dla可电连接一第(m 3)行子像素行(如图2中的子像素行rw4)中位在资料线dla的右侧并相邻于资料线dla的第一个子像素(如蓝色子像素spb)。此外，资料线dla可电连接所述第(m 3)行子像素行(如子像素行rw4)中位在资料线dla的左侧并相邻于资料线dla的第二个子像素(如红色子像素spr)。以上和资料线dla电连接的子像素所具有的颜色仅是举例，和资料线电连接的子像素的颜色会随着不同条资料线而有所不同。
87.此外，以图2中位在资料线dla右侧的资料线dlb为例，所述资料线dlb可设置在一红色子像素列和一绿色子像素列之间，但不以此为限。资料线dlb可设置在其他颜色的两相邻子像素列之间，例如图2中位在资料线dla左侧的另一资料线dlb。
88.资料线dlb可电连接第m行子像素行(如子像素行rw1)中位在资料线dlb右侧并相邻于资料线dlb的第一个子像素(如绿色子像素spg)。此外，资料线dlb可电连接子像素行rw1中位在资料线dlb左侧并相邻于资料线dlb的第二个子像素(如蓝色子像素spb)。
89.资料线dlb可电连接第(m 1)行子像素行(如子像素行rw2)中位在资料线dlb的右侧并相邻于资料线dlb的第二个子像素(未绘出)。此外，资料线dlb可电连接子像素行rw2中位在资料线dlb的左侧并相邻于资料线dlb的第一个子像素(如红色子像素spr)。
90.资料线dlb可电连接第(m 2)行子像素行(如子像素行rw3)中位在资料线dlb的右侧并相邻于资料线dlb的第一个子像素(如绿色子像素spg)。此外，资料线dlb可电连接子像素行rw3中位在资料线dlb的左侧并相邻于资料线dlb的第二个子像素(如蓝色子像素spb)。
91.资料线dlb可电连接第(m 3)行子像素行(如子像素行rw4)中位在资料线dlb的右侧并相邻于资料线dlb的第二个子像素(未绘出)。此外，资料线dlb可电连接子像素行rw4中位在资料线dlb的左侧并相邻于资料线dlb的第一个子像素(如红色子像素spr)。以上和资料线dlb电连接的子像素所具有的颜色仅是举例，和资料线电连接的子像素的颜色会随着
不同条资料线而有所不同，如图2中位在资料线dla左侧的资料线dlb。
92.资料线可包括多条资料线dla及多条资料线dlb，资料线dla及资料线dlb可在第二方向dt2上交替排列。例如，在第二方向dt2上的排列顺序是资料线dla、资料线dlb、资料线dla、资料线dlb
…
，但不以此为限。每条资料线dla和子像素的连接方式以及每条资料线dlb和子像素的连接方式可参考上述说明。
93.在本实施例中，相邻的两条资料线(如资料线dla及资料线dlb)之间设置有两子像素列。在习知的显示面板中，每一子像素列需配置一条资料线，使得相邻的两条资料线之间仅设置有一子像素列。因此，相较于习知的显示面板，本实施例的显示面板10中所具有的资料线的数量可大幅减少。藉此，周边区pr中用于电连接资料线以及集成电路104的信号线的数量也可随着减少，进而降低所述信号线在周边区pr中所需的面积并可缩减显示面板10的边框宽度。
94.如图2，一第g条栅极线(如栅极线gl1)可电连接所述第m行子像素行(如子像素行rw1)中位在资料线dla的右侧并相邻于资料线dla的第二个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl1可电连接子像素行rw1中位在资料线dlb的右侧并相邻于资料线dlb的第一个子像素。举例而言，g＝1 8h，h是大于或等于0的整数，且g是大于或等于1的正整数，亦即g可以是1、9、17...，在此以h等于0而g等于1为例。
95.一第(g 1)条栅极线(如栅极线gl2)可电连接所述第m行子像素行(如子像素行rw1)中位在资料线dla的左侧并相邻于资料线dla的第一个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl2可电连接子像素行rw1中位在资料线dlb的左侧并相邻于资料线dlb的第二个子像素。
96.一第(g 2)条栅极线(如栅极线gl3)可电连接所述第(m 1)行子像素行(如子像素行rw2)中位在资料线dla的右侧并相邻于资料线dla的第一个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl3可电连接子像素行rw2中位在资料线dlb的右侧并相邻于资料线dlb的第二个子像素(未绘出)。
97.一第(g 3)条栅极线(如栅极线gl4)可电连接所述第(m 1)行子像素行(如子像素行rw2)中位在资料线dla的左侧并相邻于资料线dla的第二个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl4可电连接子像素行rw2中位在资料线dlb的左侧并相邻于资料线dlb的第一个子像素。
98.一第(g 4)条栅极线(如栅极线gl5)可电连接所述第(m 2)行子像素行(如子像素行rw3)中位在资料线dla的右侧并相邻于资料线dla的第二个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl5可电连接子像素行rw3中位在资料线dlb的右侧并相邻于资料线dlb的第一个子像素。
99.一第(g 5)条栅极线(如栅极线gl6)可电连接所述第(m 2)行子像素行(如子像素行rw3)中位在资料线dla的左侧并相邻于资料线dla的第一个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl6可电连接子像素行rw3中位在资料线dlb的左侧并相邻于资料线dlb的第二个子像素。
100.一第(g 6)条栅极线(如栅极线gl7)可电连接所述第(m 3)行子像素行(如子像素行rw4)中位在资料线dla的右侧并相邻于资料线dla的第一个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl7可电连接子像素行rw4中位在资料线dlb的右侧并相
邻于资料线dlb的第二个子像素(未绘出)。
101.一第(g 7)条栅极线(如栅极线gl8)可电连接所述第(m 3)行子像素行(如子像素行rw4)中位在资料线dla的左侧并相邻于资料线dla的第二个子像素。以图2中位在资料线dla右侧的资料线dlb为例，栅极线gl8可电连接子像素行rw4中位在资料线dlb的左侧并相邻于资料线dlb的第一个子像素。
102.在本实施例中，相邻的两子像素行(如子像素行rw1、rw2)之间可设置有两条栅极线(如栅极线gl2、gl3)，但不以此为限。此外，以上所介绍的区域rg的像素结构可应用在显示区dr中的其余区域。
103.在本实施例中，图1中的栅极驱动电路1021、1022可在多个图帧期间(frame)内输出多个扫描信号到栅极线gl(如图2的栅极线gl1-gl8)以驱动显示区dr内的子像素。举例而言，栅极驱动电路1022可用于输出扫描信号到栅极线gl1、gl3、gl5、gl7，而栅极驱动电路1021可用于输出扫描信号到栅极线gl2、gl4、gl6、gl8，但不以此为限。在某些实施例中，栅极驱动电路1021可用于输出扫描信号到栅极线gl1、gl3、gl5、gl7，而栅极驱动电路1022可用于输出扫描信号到栅极线gl2、gl4、gl6、gl8，但不以此为限。
104.在本实施例中，栅极驱动电路1021、1022可用跳跃的方式对与其对应的栅极线输出扫描信号，但不以此为限。请一并参考图2和图3，其中图3为本发明第一实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。图3(及后续图4、图9、图11、图13及图15)中栅极线gl1、gl3、gl5、gl7和栅极线gl2、gl4、gl6、gl8的箭头方向不同表示栅极线gl1、gl3、gl5、gl7的扫描信号和栅极线gl2、gl4、gl6、gl8的扫描信号可由不同的栅极驱动电路(如栅极驱动电路1021、1022)所提供。如图3，在一图帧期间内，栅极驱动电路1021、1022可依一扫描顺序sqa并以跳跃的方式输出扫描信号到对应的栅极线。扫描顺序sqa可包括从第g条栅极线(如栅极线gl1)、第(g 4)条栅极线(如栅极线gl5)、第(g 2)条栅极线(如栅极线gl3)、第(g 6)条栅极线(如栅极线gl7)、第(g 1)条栅极线(如栅极线gl2)、第(g 5)条栅极线(如栅极线gl6)、第(g 3)条栅极线(如栅极线gl4)到第(g 7)条栅极线(如栅极线gl8)的一顺序。
105.以图2中的资料线dla为例，当栅极驱动电路1022输出扫描信号到栅极线gl1并开启子像素行rw1中位在资料线dla右侧的第二个子像素(如红色子像素spr)的开关器件sw时，资料线dla输出红色的灰阶信号到子像素行rw1中位在资料线dla右侧的第二个子像素的开关器件sw。
106.接着，当栅极驱动电路1022输出扫描信号到栅极线gl5并开启子像素行rw3中位在资料线dla右侧的第二个子像素(如红色子像素spr)的开关器件sw时，资料线dla输出红色的灰阶信号到子像素行rw3中位在资料线dla右侧的第二个子像素的开关器件sw。
107.接着，当栅极驱动电路1022输出扫描信号到栅极线gl3并开启子像素行rw2中位在资料线dla右侧的第一个子像素(如蓝色子像素spb)的开关器件sw时，资料线dla输出蓝色的灰阶信号到子像素行rw2中位在资料线dla右侧的第一个子像素的开关器件sw。
108.接着，当栅极驱动电路1022输出扫描信号到栅极线gl7并开启子像素行rw4中位在资料线dla右侧的第一个子像素(如蓝色子像素spb)的开关器件sw时，资料线dla输出蓝色的灰阶信号到子像素行rw4中位在资料线dla右侧的第一个子像素的开关器件sw。
109.接着，当栅极驱动电路1021输出扫描信号到栅极线gl2并开启子像素行rw1中位在
资料线dla左侧的第一个子像素(如绿色子像素spg)的开关器件sw时，资料线dla输出绿色的灰阶信号到子像素行rw1中位在资料线dla左侧的第一个子像素的开关器件sw。
110.接着，当栅极驱动电路1021输出扫描信号到栅极线gl6并开启子像素行rw3中位在资料线dla左侧的第一个子像素(如绿色子像素spg)的开关器件sw时，资料线dla输出绿色的灰阶信号到子像素行rw3中位在资料线dla左侧的第一个子像素的开关器件sw。
111.接着，当栅极驱动电路1021输出扫描信号到栅极线gl4并开启子像素行rw2中位在资料线dla左侧的第二个子像素(如红色子像素spr)的开关器件sw时，资料线dla输出红色的灰阶信号到子像素行rw2中位在资料线dla左侧的第二个子像素的开关器件sw。
112.接着，当栅极驱动电路1021输出扫描信号到栅极线gl8并开启子像素行rw4中位在资料线dla左侧的第二个子像素(如红色子像素spr)的开关器件sw时，资料线dla输出红色的灰阶信号到子像素行rw4中位在资料线dla左侧的第二个子像素的开关器件sw。
113.因此，当栅极驱动电路1021、1022依扫描顺序sqa输出扫描信号到对应的栅极线时，资料线dla输出不同颜色的灰阶信号的顺序可如下表1。表1中r是红色、b是蓝色及g是绿色。表1的第一行由左自右是依扫描顺序sqa输出扫描信号到栅极线的顺序，表1的第二行中的r、g、b表示资料线dla对应各栅极线输出不同颜色的灰阶信号，而表1的第一列中的r、g、b表示显示面板10显示不同的纯色画面。另外，当表格中是1时表示资料线dla输出所述表格所对应的颜色的灰阶信号，而当表格中是0时表示资料线dla并未输出所述表格所对应的颜色的灰阶信号。
114.表1
115.sqagl1gl5gl3gl7gl2gl6gl4gl8dlarrbbggrrr11000011g00001100b00110000
116.此外，当栅极驱动电路1021、1022依习知的方式以栅极线gl1、栅极线gl2
…
栅极线gl8的顺序输出扫描信号到对应的栅极线时，资料线dla输出不同颜色的灰阶信号的顺序可如下表2。
117.表2
[0118] gl1gl2gl3gl4gl5gl6gl7gl8dlargbrrgbrr10011001g01000100b00100010
[0119]
如表1，在驱动栅极线gl1到栅极线gl8之间，在显示红色的纯色画面的情况下，当栅极驱动电路1022连续驱动栅极线gl1和栅极线gl5时，或当栅极驱动电路1021连续驱动栅极线gl4和栅极线gl8时，资料线dla可连续传送红色的灰阶信号到对应的两个子像素。在显示绿色的纯色画面的情况下，当栅极驱动电路1021连续驱动栅极线gl2和栅极线gl6时，资料线dla可连续传送绿色的灰阶信号到对应的两个子像素。在显示蓝色的纯色画面的情况下，当栅极驱动电路1022连续驱动栅极线gl3和栅极线gl7时，资料线dla可连续传送蓝色的
灰阶信号到对应的两个子像素。
[0120]
然而，依表2中的扫描顺序输出扫描信号时，在驱动栅极线gl1到栅极线gl8之间，只有在显示红色的纯色画面的情况下，当栅极驱动电路1021、1022连续驱动栅极线gl4和栅极线gl5时，资料线dla可连续传送红色的灰阶信号到对应的两个子像素。当显示绿色或蓝色的纯色画面时，皆未连续传送相同颜色的灰阶信号到对应的子像素。
[0121]
另一方面，以显示纯色画面(如绿色或蓝色)为例，依扫描顺序sqa输出扫描信号时，在驱动栅极线gl1到栅极线gl8之间，资料线dla只需开启并关闭传送绿色或蓝色的灰阶信号一次。依表2中的扫描顺序输出扫描信号时，在驱动栅极线gl1到栅极线gl8之间，资料线dla需开启并关闭传送绿色或蓝色的灰阶信号两次。因此采用扫描顺序sqa可减少资料线dla开启并关闭传送灰阶信号的次数。另由于开启并关闭传送信号需牵涉到电压高低的转换，因此采用扫描顺序sqa可减少显示面板10的功率消耗。
[0122]
请参考图4，其为本发明第一实施例的栅极驱动电路在另一图帧期间内的扫描顺序的示意图。在一图帧期间内，栅极驱动电路1021、1022可依一扫描顺序sqb并以跳跃的方式输出扫描信号到对应的栅极线。扫描顺序sqb可包括从所述第(g 4)条栅极线(如栅极线gl5)、所述第g条栅极线(如栅极线gl1)、所述第(g 6)条栅极线(如栅极线gl7)、所述第(g 2)条栅极线(如栅极线gl3)、所述第(g 5)条栅极线(如栅极线gl6)、所述第(g 1)条栅极线(如栅极线gl2)、所述第(g 7)条栅极线(如栅极线gl8)到所述第(g 3)条栅极线(如栅极线gl4)的一顺序。
[0123]
请一并参考图2和图4，当栅极驱动电路1021、1022依扫描顺序sqb输出扫描信号到对应的栅极线时，资料线dla输出不同颜色的灰阶信号的顺序可如下表3。
[0124]
表3
[0125]
sqbgl5gl1gl7gl3gl6gl2gl8gl4dlarrbbggrrr11000011g00001100b00110000
[0126]
从对照表3和表1可知，相同于扫描顺序sqa所能带来的功效，当栅极驱动电路1021、1022依扫描顺序sqb输出扫描信号到对应的栅极线时可减少资料线dla开启并关闭传送灰阶信号的次数，进而可减少显示面板10的功率消耗。
[0127]
在本实施例中，显示面板10可具有多个图帧期间，并且至少可在其中两个连续的图帧期间内，栅极驱动电路1021、1022的扫描顺序(如输出扫描信号到栅极线的顺序)可以是不同的。在本实施例中，多个图帧期间可包括至少一第一图帧期间和至少一第二图帧期间，且其中一个第一图帧期间和其中一个第二图帧期间可以是连续的两个图帧期间。在本实施例中，第一图帧期间内可具有一第一扫描顺序，而图3中的扫描顺序sqa可例如用作第一图帧期间的第一扫描顺序，但不以此为限。在本实施例中，第二图帧期间内可具有一第二扫描顺序，而图4中的扫描顺序sqb可例如用作第二图帧期间的第二扫描顺序，但不以此为限。
[0128]
在一些实施例中，图3中的扫描顺序sqa可例如用作第二图帧期间的第二扫描顺序，而图4中的扫描顺序sqb可例如用作第一图帧期间的第一扫描顺序，但不以此为限。
[0129]
举例而言，请参考表1，当显示面板10采用扫描顺序sqa并显示红色的纯色画面时，在栅极驱动电路1021驱动完栅极线gl6并开始驱动栅极线gl4时，资料线dla输出的红色的灰阶信号须从低电势升到高电势。然而，在具有高分辨率(如720x1560)的显示面板中，由于每一条栅极线的扫描时间是非常短暂的，因此将造成资料线dla输出的信号充电不足，进而在画面中对应栅极线gl4的位置产生横纹。
[0130]
类似的，请参考表3，当显示面板10采用扫描顺序sqb并显示红色的纯色画面时，在栅极驱动电路1021驱动完栅极线gl2并开始驱动栅极线gl8时，资料线dla输出的红色的灰阶信号须从低电势升到高电势。然而，因资料线dla输出的信号充电不足，造成在画面中对应栅极线gl8的位置产生横纹。另外，当显示面板10在多个图帧期间内皆采用同样的扫描顺序时，因产生横纹的位置不变，会让用户容易察觉横纹的存在。
[0131]
在本实施例中，至少可在其中两个连续的图帧期间内，使栅极驱动电路的扫描顺序彼此不同。例如，第一图帧期间可以是多个图帧期间中的一第k个图帧期间，第二图帧期间可以是多个图帧期间中的一第(k 1)个图帧期间，且k是大于或等于1的正整数。在连续的一第一图帧期间和一第二图帧期间中，第一图帧期间可具有扫描顺序sqa，而第二图帧期间可具有扫描顺序sqb。藉此，在不同图帧期间中，因资料线dla输出的信号充电不足所造成的横纹的位置得以分散，进而能让使用者不易察觉横纹的存在，以提升显示的质量。
[0132]
另举例而言，当各栅极驱动电路包括p条时钟信号线时，可在p个图帧期间中，使栅极驱动电路在其中两个连续的图帧期间内的扫描顺序彼此不同。举例而言，当栅极驱动电路1022包括8条时钟信号线(如图5)时p可以是8。因此，可在8个图帧期间中，使栅极驱动电路在其中两个连续的图帧期间内的扫描顺序彼此不同，但不以此为限。
[0133]
在一些实施例中，显示面板10可包括多个第一图帧期间和多个第二图帧期间，且第一图帧期间和第二图帧期间可交替排列。例如，栅极驱动电路在多个图帧期间中可用扫描顺序sqa、扫描顺序sqb、扫描顺序sqa、扫描顺序sqb
…
来扫描栅极线gl，但不以此为限。在一些实施例中，显示面板10可先连续进行至少两个第一图帧期间，之后再连续进行至少两个第二图帧期间。例如，栅极驱动电路在多个图帧期间中可用扫描顺序sqa、扫描顺序sqa、扫描顺序sqb、扫描顺序sqb、扫描顺序sqa、扫描顺序sqa
…
来扫描栅极线gl，但不以此为限。在一些实施例中，显示面板10可用三种或三种以上的不同的扫描顺序，但不以此为限。
[0134]
下文将详细介绍栅极驱动电路102，请参考图5，其为本发明第一实施例的栅极驱动电路的示意图。本实施例的栅极驱动电路1021和栅极驱动电路1022可具有相同的结构，但不以此为限。以栅极驱动电路1022为例，本实施例的栅极驱动电路1022可包括时钟信号线cl1-cl8、第一控制信号线stl1、第二控制信号线stl2、第三控制信号线stl3、第四控制信号线stl4、顺向输入信号线fwl、反向输入信号线bwl和第一级到第n级移位寄存器sr(1)-sr(n)，其中n是大于或等于9的正整数，但不以此为限。时钟信号线cl1-cl8提供时钟信号cs1-cs8到对应的移位寄存器sr(1)-sr(n)。本发明的时钟信号线的数量不限为8条。第一级到第n级移位寄存器sr(1)-sr(n)可以是goa电路结构。
[0135]
顺向输入信号线fwl与反向输入信号线bwl分别提供顺向输入信号fw与反向输入信号bw到第1级至第n级移位寄存器sr(1)-sr(n)。第一控制信号线stl1提供第一控制信号stv1到第1级和第2级移位寄存器sr(1)、sr(2)，第二控制信号线stl2提供第二控制信号stv2到第3级和第4级移位寄存器sr(3)、sr(4)，第三控制信号线stl3提供第三控制信号
stv3到第n级和第(n-1)级移位寄存器sr(n)、sr(n-1)，第四控制信号线stl4提供第四控制信号stv4到第(n-2)级和第(n-3)级移位寄存器sr(n-2)、sr(n-3)。第一控制信号stv1和第二控制信号stv2可用作起始信号，而第三控制信号stv3和第四控制信号stv4可用作结束信号，但不以此为限。第一控制信号stv1和第二控制信号stv2可相同，而第三控制信号stv3和第四控制信号stv4可相同，但不以此为限。
[0136]
时钟信号线cl1-cl8、第一控制信号线stl1、第二控制信号线stl2、第三控制信号线stl3、第四控制信号线stl4、顺向输入信号线fwl和反向输入信号线bwl可耦接一个或多个芯片，即时钟信号cs1-cs8、第一控制信号stv1、第二控制信号stv2、第三控制信号stv3、第四控制信号stv4、顺向输入信号fw和反向输入信号bw可由此一个或多个芯片提供，例如驱动芯片和/或时序控制芯片等，但不限于此。
[0137]
此外，各级移位寄存器可电连接栅极线gl的其中一条，且第1级到第n级移位寄存器sr(1)-sr(n)分别产生第1级到第n级扫描信号out(1)-out(n)，且扫描信号out(1)-out(n)可分别输出到与栅极驱动电路1022电连接的栅极线gl。例如在栅极驱动电路1022中，第1级扫描信号out(1)可输入到栅极线gl1，第2级扫描信号out(2)可输入到栅极线gl3，第3级扫描信号out(3)可输入到栅极线gl5，第4级扫描信号out(4)可输入到栅极线gl7，并以此类推。
[0138]
另一方面，极驱动电路1021的第1级到第n级移位寄存器(未绘示)也可分别产生第1级到第n级扫描信号，且这些扫描信号可分别输出到与栅极驱动电路1021电连接的栅极线gl。例如，第1级扫描信号可输入到栅极线gl2，第2级扫描信号可输入到栅极线gl4，第3级扫描信号可输入到栅极线gl6，第4级扫描信号可输入到栅极线gl8，并以此类推。
[0139]
本实施例的栅极驱动电路1021和栅极驱动电路1022可应用于顺向扫描驱动，但不以此为限。在其他实施例中，栅极驱动电路1021和栅极驱动电路1022也可应用于反向扫描驱动。
[0140]
请参考图6，其为图5的栅极驱动电路中第i级移位寄存器的等效电路图。第i级(其中i是1到n的正整数)移位寄存器sr(i)包括预充电单元108和上拉单元110，其中预充电单元108和上拉单元110的一端耦接于节点x1，而上拉单元110的另外一端耦接于节点x2，上拉单元110可输出第i级扫描信号out(i)到节点x2，且节点x2电连接对应的栅极线gl，以使上拉单元110可输出第i级扫描信号out(i)以驱动对应的栅极线gl。
[0141]
预充电单元108接收输入信号in1、in2，并根据输入信号in1、in2而输出预充电信号到节点x1。预充电单元108包含晶体管m1、m2。晶体管m1的控制端接收输入信号in1，晶体管m1的第一端接收顺向输入信号fw，且晶体管m1的第二端耦接节点x1。晶体管m2的控制端接收输入信号in2，晶体管m2的第一端接收反向输入信号bw，晶体管m2的第二端耦接晶体管m1的第二端，其中顺向输入信号fw与反向输入信号bw在显示面板的显示期间互为反相，也就是当顺向输入信号fw与反向输入信号bw中的一者为高电势时，另一者则为低电势。此外，在栅极驱动电路104为单向扫描的实施例中，晶体管m1的第一端接收一高电势，且晶体管m2的第一端接收一低电势，并且在图5中，顺向输入信号线fwl和反向输入信号线bwl可分别为高电势线与低电势线。其余部分与上述说明类似。
[0142]
举例来说，所述高电势可为栅极高电势(gate high voltage，vgh)，而所述低电势可为栅极低电势(gate low voltage，vgl)。在本文中，晶体管可例如是薄膜晶体管，晶体管
的“控制端”、“第一端”和“第二端”分别是指晶体管的栅极、源极和漏极，或者分别是指晶体管的栅极、漏极和源极。
[0143]
如图5和图6所示，若移位寄存器sr(i)为第1级或第2级移位寄存器(即i为1或2)，则输入信号in1是第一控制信号stv1，且输入信号in2为第(i 4)级移位寄存器sr(i 4)输出的扫描信号out(i 4)(即第5级扫描信号out(5)或第6级扫描信号out(6))。若移位寄存器sr(i)为第3级或第4级移位寄存器(即i为3或4)，则输入信号in1是第二控制信号stv2，且输入信号in2为第(i 4)级移位寄存器sr(i 4)输出的扫描信号out(i 4)(即第7级扫描信号out(7)或第8级扫描信号out(8))。
[0144]
若移位寄存器sr(i)为第5级到第(n-4)级移位寄存器中的任一移位寄存器(即i为5到(n-4)中的任一正整数)，则输入信号in1、in2分别是第(i-4)级移位寄存器sr(i-4)输出的第(i-4)级扫描信号out(i-4)和第(i 4)级移位寄存器sr(i 4)输出的第(i 4)级扫描信号out(i 4)。因此，在本实施例中，其中一第i级移位寄存器sr(i)电连接一第(i-4)级移位寄存器sr(i-4)以及一第(i 4)级移位寄存器sr(i 4)，其中i是大于或等于5的正整数以及小于或等于(n-4)的正整数。
[0145]
若移位寄存器sr(i)为第(n-3)级或第(n-2)级移位寄存器(即i为(n-3)或(n-2))，则输入信号in1是第(i-4)级移位寄存器sr(i-4)输出的扫描信号out(i-4)(即第(n-7)级扫描信号out(n-7)或第(n-6)级扫描信号out(n-6))，且输入信号in2为第四控制信号stv4。若移位寄存器sr(i)为第(n-1)级或第n级移位寄存器(即i为(n-1)或n)，则输入信号in1是第(i-4)级移位寄存器sr(i-4)输出的扫描信号out(i-4)(即第(n-5)级扫描信号out(n-5)或第(n-4)级扫描信号out(n-4))，且输入信号in2是第三控制信号stv3。
[0146]
需说明的是，当栅极驱动电路1022是顺向扫描时，也就是顺向输入信号fw是高电势且反向输入信号bw是低电势时，第一控制信号stv1和第二控制信号stv2是起始信号，而第三控制信号stv3和第四控制信号stv4是结束信号。当栅极驱动电路1022是反向扫描时，也就是顺向输入信号fw是低电势且反向输入信号bw是高电势时，第三控制信号stv3和第四控制信号stv4是起始信号，而第一控制信号stv1和第二控制信号stv2则是结束信号。
[0147]
上拉单元110和预充电单元108耦接在节点x1，上拉单元110接收一时钟信号clk，并依据节点x1的预充电信号和时钟信号clk由节点x2输出扫描信号out(i)，其中时钟信号clk为时钟信号cs1-cs8中的任一个。在n为8的多倍数的实施例中，若i为1、9、
…
、(n-7)，则时钟信号clk为时钟信号cs1；若i为2、10、
…
、(n-6)，则时钟信号clk为时钟信号cs2；若i为3、11、
…
、(n-5)，则时钟信号clk为时钟信号cs3；若i为4、12、
…
、(n-4)，则时钟信号clk为时钟信号cs4；若i为5、13、
…
、(n-3)，则时钟信号clk为时钟信号cs5；若i为6、14、
…
、(n-2)，则时钟信号clk为时钟信号cs6；若i为7、15、
…
、(n-1)，则时钟信号clk为时钟信号cs7；若i为8、16、
…
、n，则时钟信号clk为时钟信号cs8。
[0148]
上拉单元110包括一晶体管m3和一电容cp。晶体管m3的一栅极耦接到节点x1，晶体管m3的一第一端接收时钟信号clk，且晶体管m3的一第二端耦接到节点x2并可输出扫描信号out(i)。晶体管m3可电连接显示面板10中的一条栅极线gl(绘于图1)，且晶体管m3可输出扫描信号out(i)到所述栅极线gl。电容cp的一第一端耦接到节点x1和晶体管m3的栅极，且电容cp的一第二端耦接到节点x2和晶体管m3的第二端。
[0149]
第i级移位寄存器sr(i)还包括一第一下拉单元112和一第二下拉单元114，其中预
充电单元108、上拉单元110、第一下拉单元112和第二下拉单元114的一端耦接于节点x1，而上拉单元110、第一下拉单元112和第二下拉单元114的另外一端耦接于节点x2。此外，栅极驱动电路1022还可包含第一下拉控制信号线与第二下拉控制信号线，第一下拉控制信号线与第二下拉控制信号线分别提供下拉信号gpw1、gpw2到每一级移位寄存器sr(1)-sr(n)。第一下拉单元112和第二下拉单元114可根据节点x1的电势和下拉信号gpw1、gpw2来控制是否将扫描信号out(i)下拉至并且维持在参考电势。在图帧期间中，下拉信号gpw1、gpw2互为反相，也就是下拉信号gpw1、gpw2的其中一个是高电势而另一个是低电势。
[0150]
第一下拉单元112包括晶体管m4-m8。晶体管m4的控制端和第一端输入下拉信号gpw1。晶体管m5的控制端输入下拉信号gpw2，晶体管m5的第一端耦接参考电势vgl，且晶体管m5的第二端耦接晶体管m4的第二端。晶体管m6的控制端耦接节点x1，晶体管m6的第一端耦接参考电势vgl，且晶体管m6的第二端耦接晶体管m4的第二端。晶体管m7的控制端耦接晶体管m6的第二端，晶体管m7的第一端耦接参考电势vgl，且晶体管m7的第二端耦接节点x1。晶体管m8的控制端耦接晶体管m6的第二端，晶体管m8的第一端耦接参考电势vgl，且晶体管m8的第二端耦接节点x2。
[0151]
当移位寄存器sr(i)输出扫描信号out(i)以驱动对应的像素行后，也就是扫描信号out(i)升到高电势且维持一段时间再降为低电势后，节点x1由高电势降为低电势，并且第一下拉单元112开始动作。在下拉信号gpw1是低电势且下拉信号gpw2是高电势时，晶体管m7与m8关闭。此外，在下拉信号gpw1是高电势且下拉信号gpw2是低电势时，晶体管m7与m8导通，将节点x1、x2的电势设定为参考电势vgl，也就是将扫描信号out(i)维持在低电势，而不使扫描信号out(i)受到杂讯的干扰。
[0152]
第二下拉单元114包括晶体管m9-m13。晶体管m9的控制端和第一端输入下拉信号gpw2。晶体管m10的控制端输入下拉信号gpw1，晶体管m10的第一端耦接参考电势vgl，晶体管m10的第二端耦接晶体管m9的第二端。晶体管m11的控制端耦接节点x1，晶体管m11的第一端耦接参考电势vgl，且晶体管m11的第二端耦接晶体管m9的第二端。晶体管m12的控制端耦接晶体管m11的第二端，晶体管m12的第一端耦接参考电势vgl，且晶体管m12的第二端耦接节点x1。晶体管m13的控制端耦接晶体管m11的第二端，晶体管m13的第一端耦接参考电势vgl，且晶体管m13的第二端耦接节点x2。
[0153]
当移位寄存器sr(i)输出扫描信号out(i)以驱动对应的像素行后，也就是扫描信号out(i)升到高电势且维持一段时间再降为低电势后，节点x1由高电势降为低电势，并且第二下拉单元114开始动作。在下拉信号gpw1是低电势且下拉信号gpw2是高电势时，晶体管m12与m13导通，以将节点x1、x2的电势设定为参考电势vgl，也就是将扫描信号out(i)维持在低电势，而不使扫描信号out(i)受到杂讯的干扰。此外，在下拉信号gpw1是高电势且下拉信号gpw2是低电势时，晶体管m12与m13关闭。
[0154]
请一并参考图3、图5、图6和图7，其中图7为图5的栅极驱动电路的时序图。为方便说明，图7中只绘出部分的第一图帧期间fr1和部分的第二图帧期间fr2，且第一图帧期间fr1和第二图帧期间fr2可以是连续的两个图帧期间，但不以此为限。以下以栅极驱动电路1022为例，在图7的第一图帧期间fr1中，栅极驱动电路1022是依扫描顺序sqa扫描栅极线，但不以此为限。
[0155]
当第一图帧期间fr1开始时，第一控制信号stv1在时间点ta由低电势升到高电势，
第1级和第2级移位寄存器sr(1)、sr(2)的晶体管m1因第一控制信号stv1而开启。第二控制信号stv2在时间点tb由低电势升到高电势，第3级和第4级移位寄存器sr(3)、sr(4)的晶体管m1因第二控制信号stv2而开启。
[0156]
在时间点tc时，时钟信号cs1由低电势升到高电势。此时，移位寄存器sr(1)依据时钟信号cs1输出扫描信号out(1)到对应的栅极线gl1。在时间点td时，时钟信号cs3由低电势升到高电势。此时，移位寄存器sr(3)依据时钟信号cs3输出扫描信号out(3)到对应的栅极线gl5。在时间点te时，时钟信号cs2由低电势升到高电势。此时，移位寄存器sr(2)依据时钟信号cs2输出扫描信号out(2)到对应的栅极线gl3。在时间点tf时，时钟信号cs4由低电势升到高电势。此时，移位寄存器sr(4)依据时钟信号cs4输出扫描信号out(4)到对应的栅极线gl7。
[0157]
图7亦绘出传送到栅极驱动电路1022中的移位寄存器sr(5)-sr(8)的时钟信号cs5-cs8的波形，其中栅极驱动电路1022中的移位寄存器sr(5)-sr(8)可用来传送扫描信号到栅极线gl9、gl11、gl13、gl15。虽然图2中并未绘出栅极线gl9-gl16，但子像素、栅极线gl9-gl16及资料线dla、dlb的连接结构可和图2中的连接结构相同。
[0158]
在时间点tg时，时钟信号cs5由低电势升到高电势。此时，移位寄存器sr(5)依据时钟信号cs5输出扫描信号out(5)到对应的栅极线gl9。在时间点th时，时钟信号cs7由低电势升到高电势。此时，移位寄存器sr(7)依据时钟信号cs7输出扫描信号out(7)到对应的栅极线gl13。在时间点ti时，时钟信号cs6由低电势升到高电势。此时，移位寄存器sr(6)依据时钟信号cs6输出扫描信号out(6)到对应的栅极线gl11。在时间点tj时，时钟信号cs8由低电势升到高电势。此时，移位寄存器sr(8)依据时钟信号cs8输出扫描信号out(8)到对应的栅极线gl15。
[0159]
此外，在时间点tf到时间点tg之间，栅极驱动电路1021会依扫描顺序sqa依序输出扫描信号到栅极线gl2、栅极线gl6、栅极线gl4及栅极线gl8。
[0160]
请一并参考图4到图7，以下以栅极驱动电路1022为例，在图7的第二图帧期间fr2中，栅极驱动电路1022是依扫描顺序sqb扫描栅极线，但不以此为限。第一控制信号stv1和第二控制信号stv2的操作和上述说明相同，不再赘述。
[0161]
在时间点tk时，时钟信号cs3由低电势升到高电势。此时，移位寄存器sr(3)依据时钟信号cs3输出扫描信号out(3)到对应的栅极线gl5。在时间点tl时，时钟信号cs1由低电势升到高电势。此时，移位寄存器sr(1)依据时钟信号cs1输出扫描信号out(1)到对应的栅极线gl1。在时间点tm时，时钟信号cs4由低电势升到高电势。此时，移位寄存器sr(4)依据时钟信号cs4输出扫描信号out(4)到对应的栅极线gl7。在时间点tn时，时钟信号cs2由低电势升到高电势。此时，移位寄存器sr(2)依据时钟信号cs2输出扫描信号out(2)到对应的栅极线gl3。
[0162]
在时间点to时，时钟信号cs7由低电势升到高电势。此时，移位寄存器sr(7)依据时钟信号cs7输出扫描信号out(7)到对应的栅极线gl13。在时间点tp时，时钟信号cs5由低电势升到高电势。此时，移位寄存器sr(5)依据时钟信号cs5输出扫描信号out(5)到对应的栅极线gl9。在时间点tq时，时钟信号cs8由低电势升到高电势。此时，移位寄存器sr(8)依据时钟信号cs8输出扫描信号out(8)到对应的栅极线gl15。在时间点tr时，时钟信号cs6由低电势升到高电势。此时，移位寄存器sr(6)依据时钟信号cs6输出扫描信号out(6)到对应的栅
极线gl11。
[0163]
此外，在时间点tn到时间点to之间，栅极驱动电路1021会依扫描顺序sqb依序输出扫描信号到栅极线gl6、栅极线gl2、栅极线gl8及栅极线gl4。
[0164]
在本实施例中，各个时钟信号具有高电势的时间可以是五个时间单位5h。各个时钟信号在相邻两高电势的波形之间的低电势的时间可以是十一个时间单位11h。在本实施例的图帧期间(如第一图帧期间fr1或第二图帧期间fr2)中，各个时钟信号可包括多个周期，每一周期中时钟信号可具有高电势及低电势。如图7，在第一图帧期间fr1或第二图帧期间fr2中，每一周期的时间长度可为十六个时间单位16h，其中具有高电势的时间可以是五个时间单位5h，具有低电势的时间可以是十一个时间单位11h，且一条栅极线的扫描时间可以是五个时间单位5h，但高电势与低电势的时间以及栅极线的扫描时间不以此为限，且本发明不限定时间单位h的时间长度。在一些实施例中，各个时钟信号具有高电势的时间可以是三个时间单位3h到八个时间单位8h，但不以此为限。
[0165]
请参考图8，其所示为本发明第一实施例的显示面板的驱动方法的流程图。从上述说明可知，本实施例的显示面板10的驱动方法可如图8所示并包括步骤s10至s14，且不限于以下的顺序。
[0166]
s10：提供一显示面板，其包括多个子像素、多条栅极线以及两个栅极驱动电路，子像素以矩阵方式排列，栅极线沿着第一方向并排，栅极线分别电连接一部分的子像素，各个栅极驱动电路包括多条时钟信号线，且栅极线分别电连接栅极驱动电路的其中一个；
[0167]
s12：通过时钟信号线控制栅极驱动电路，以在多个图帧期间内输出多个扫描信号到栅极线；以及
[0168]
s14：使栅极驱动电路在图帧期间中的一第一图帧期间内具有一第一扫描顺序，并使栅极驱动电路在图帧期间中的一第二图帧期间内具有一第二扫描顺序，且第一扫描顺序不同于第二扫描顺序。
[0169]
本发明的显示面板的驱动方法不以上述实施例为限。下文继续介绍本发明的其它实施例，然为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同组件，并且不再对重复部分作赘述。
[0170]
请参考图9，其为本发明第二实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。在一图帧期间内，栅极驱动电路1021、1022可依一扫描顺序sqc并以跳跃的方式输出扫描信号到对应的栅极线。扫描顺序sqc可包括从第(g 6)条栅极线(如栅极线gl7)、第(g 2)条栅极线(如栅极线gl3)、第(g 4)条栅极线(如栅极线gl5)、第g条栅极线(如栅极线gl1)、第(g 7)条栅极线(如栅极线gl8)、第(g 3)条栅极线(如栅极线gl4)、第(g 5)条栅极线(如栅极线gl6)到第(g 1)条栅极线(如栅极线gl2)的一顺序。
[0171]
请参考图10，其为本发明第二实施例的栅极驱动电路的时序图。为方便说明，图10中只绘出一图帧期间的一部分。以下以栅极驱动电路1022为例，在时间点tc时，时钟信号cs4由低电势升到高电势。此时，移位寄存器sr(4)依据时钟信号cs4输出扫描信号out(4)到对应的栅极线gl7。在时间点td时，时钟信号cs2由低电势升到高电势。此时，移位寄存器sr(2)依据时钟信号cs2输出扫描信号out(2)到对应的栅极线gl3。在时间点te时，时钟信号cs3由低电势升到高电势。此时，移位寄存器sr(3)依据时钟信号cs3输出扫描信号out(3)到对应的栅极线gl5。在时间点tf时，时钟信号cs1由低电势升到高电势。此时，移位寄存器sr
(1)依据时钟信号cs1输出扫描信号out(1)到对应的栅极线gl1。
[0172]
在时间点tg时，时钟信号cs8由低电势升到高电势。此时，移位寄存器sr(8)依据时钟信号cs8输出扫描信号out(8)到对应的栅极线gl15。在时间点th时，时钟信号cs6由低电势升到高电势。此时，移位寄存器sr(6)依据时钟信号cs6输出扫描信号out(6)到对应的栅极线gl11。在时间点ti时，时钟信号cs7由低电势升到高电势。此时，移位寄存器sr(7)依据时钟信号cs7输出扫描信号out(7)到对应的栅极线gl13。在时间点tj时，时钟信号cs5由低电势升到高电势。此时，移位寄存器sr(5)依据时钟信号cs5输出扫描信号out(5)到对应的栅极线gl9。
[0173]
此外，在时间点tf到时间点tg之间，栅极驱动电路1021会依扫描顺序sqc依序输出扫描信号到栅极线gl8、栅极线gl4、栅极线gl6及栅极线gl2。
[0174]
请参考图11，其为本发明第三实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。在一图帧期间内，栅极驱动电路1021、1022可依一扫描顺序sqd并以跳跃的方式输出扫描信号到对应的栅极线。扫描顺序sqd可包括从第(g 2)条栅极线(如栅极线gl3)、第(g 6)条栅极线(如栅极线gl7)、第g条栅极线(如栅极线gl1)、第(g 4)条栅极线(如栅极线gl5)、第(g 3)条栅极线(如栅极线gl4)、第(g 7)条栅极线(如栅极线gl8)、第(g 1)条栅极线(如栅极线gl2)到第(g 5)条栅极线(如栅极线gl6)的一顺序。
[0175]
请参考图12，其为本发明第三实施例的栅极驱动电路的时序图。为方便说明，图12中只绘出一图帧期间的一部分。以下以栅极驱动电路1022为例，在时间点tc时，时钟信号cs2由低电势升到高电势。此时，移位寄存器sr(2)依据时钟信号cs2输出扫描信号out(2)到对应的栅极线gl3。在时间点td时，时钟信号cs4由低电势升到高电势。此时，移位寄存器sr(4)依据时钟信号cs4输出扫描信号out(4)到对应的栅极线gl7。在时间点te时，时钟信号cs1由低电势升到高电势。此时，移位寄存器sr(1)依据时钟信号cs1输出扫描信号out(1)到对应的栅极线gl1。在时间点tf时，时钟信号cs3由低电势升到高电势。此时，移位寄存器sr(3)依据时钟信号cs3输出扫描信号out(3)到对应的栅极线gl5。
[0176]
在时间点tg时，时钟信号cs6由低电势升到高电势。此时，移位寄存器sr(6)依据时钟信号cs6输出扫描信号out(6)到对应的栅极线gl11。在时间点th时，时钟信号cs8由低电势升到高电势。此时，移位寄存器sr(8)依据时钟信号cs8输出扫描信号out(8)到对应的栅极线gl15。在时间点ti时，时钟信号cs5由低电势升到高电势。此时，移位寄存器sr(5)依据时钟信号cs5输出扫描信号out(5)到对应的栅极线gl9。在时间点tj时，时钟信号cs7由低电势升到高电势。此时，移位寄存器sr(7)依据时钟信号cs7输出扫描信号out(7)到对应的栅极线gl13。
[0177]
此外，在时间点tf到时间点tg之间，栅极驱动电路1021会依扫描顺序sqd依序输出扫描信号到栅极线gl4、栅极线gl8、栅极线gl2及栅极线gl6。
[0178]
请参考图13，其为本发明第四实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。在一图帧期间内，栅极驱动电路1021、1022可依一扫描顺序sqe并以跳跃的方式输出扫描信号到对应的栅极线。扫描顺序sqe可包括从第g条栅极线(如栅极线gl1)、第(g 4)条栅极线(如栅极线gl5)、第(g 1)条栅极线(如栅极线gl2)、第(g 5)条栅极线(如栅极线gl6)、第(g 2)条栅极线(如栅极线gl3)、第(g 6)条栅极线(如栅极线gl7)、第(g 3)条栅极线(如栅极线gl4)以及第(g 7)条栅极线(如栅极线gl8)的一顺序。
[0179]
请参考图14，其为本发明第四实施例的栅极驱动电路的时序图。以下以栅极驱动电路1022为例，在时间点tc时，时钟信号cs1由低电势升到高电势。此时，移位寄存器sr(1)依据时钟信号cs1输出扫描信号out(1)到对应的栅极线gl1。在时间点td时，时钟信号cs3由低电势升到高电势。此时，移位寄存器sr(3)依据时钟信号cs3输出扫描信号out(3)到对应的栅极线gl5。在时间点te时，时钟信号cs2由低电势升到高电势。此时，移位寄存器sr(2)依据时钟信号cs2输出扫描信号out(2)到对应的栅极线gl3。在时间点tf时，时钟信号cs4由低电势升到高电势。此时，移位寄存器sr(4)依据时钟信号cs4输出扫描信号out(4)到对应的栅极线gl7。
[0180]
在时间点td到时间点te之间，栅极驱动电路1021会依扫描顺序sqe依序输出扫描信号到栅极线gl2及栅极线gl6。另在扫描信号out(4)输出到对应的栅极线gl7之后(或在时间点tf到时间点tg之间)，栅极驱动电路1021会依扫描顺序sqe依序输出扫描信号到栅极线gl4及栅极线gl8。
[0181]
此外，以栅极驱动电路1022为例，在时间点tg时，时钟信号cs5由低电势升到高电势。此时，移位寄存器sr(5)依据时钟信号cs5输出扫描信号out(5)到对应的栅极线gl9。在时间点th时，时钟信号cs7由低电势升到高电势。此时，移位寄存器sr(7)依据时钟信号cs7输出扫描信号out(7)到对应的栅极线gl13。在时间点ti时，时钟信号cs6由低电势升到高电势。此时，移位寄存器sr(6)依据时钟信号cs6输出扫描信号out(6)到对应的栅极线gl11。在时间点tj时，时钟信号cs8由低电势升到高电势。此时，移位寄存器sr(8)依据时钟信号cs8输出扫描信号out(8)到对应的栅极线gl15。
[0182]
在时间点th到时间点ti之间，栅极驱动电路1021会依序输出扫描信号到栅极线gl10及栅极线gl14。另在扫描信号out(8)输出到对应的栅极线gl15之后，栅极驱动电路1021会依序输出扫描信号到栅极线gl12及栅极线gl16。
[0183]
相同于扫描顺序sqa所能带来的功效，当栅极驱动电路1021、1022依扫描顺序sqc、扫描顺序sqd或扫描顺序sqe输出扫描信号到对应的栅极线时，资料线dla可连续传送信号到对应的多个子像素，并可减少资料线dla开启并关闭传送信号的次数，进而可减少显示面板10的功率消耗。
[0184]
此外，在一些实施例的连续的第一图帧期间fr1和第二图帧期间fr2(如图7)中，扫描顺序sqa、扫描顺序sqb、扫描顺序sqc、扫描顺序sqd及扫描顺序sqe的其中一者可用在第一图帧期间fr1内，而扫描顺序sqa、扫描顺序sqb、扫描顺序sqc、扫描顺序sqd及扫描顺序sqe的其中另一者可用在第二图帧期间fr2内。藉此，在不同图帧期间中，因资料线dla输出的信号充电不足所造成的横纹的位置得以分散，进而能让使用者不易察觉横纹的存在，以提升显示的质量。
[0185]
请参考图15，其为本发明第五实施例的栅极驱动电路在一图帧期间内的扫描顺序的示意图。在一图帧期间内，栅极驱动电路1021、1022可依一扫描顺序sqf并以跳跃的方式输出扫描信号到对应的栅极线。在本实施例中，g＝1 16h，h是大于或等于0的整数，且g是大于或等于1的正整数，亦即g可以是1、17、33...，在此以h等于0而g等于1为例。扫描顺序sqf可包括从第g条栅极线(如栅极线gl1)、第(g 4)条栅极线(如栅极线gl5)、第(g 8)条栅极线(如栅极线gl9)、第(g 12)条栅极线(如栅极线gl13)、第(g 2)条栅极线(如栅极线gl3)、第(g 6)条栅极线(如栅极线gl7)、第(g 10)条栅极线(如栅极线gl11)、第(g 14)条栅极线(如
栅极线gl15)、第(g 1)条栅极线(如栅极线gl2)、第(g 5)条栅极线(如栅极线gl6)、第(g 9)条栅极线(如栅极线gl10)、第(g 13)条栅极线(如栅极线gl14)、第(g 3)条栅极线(如栅极线gl4)、第(g 7)条栅极线(如栅极线gl8)、第(g 11)条栅极线(如栅极线gl12)以及第(g 15)条栅极线(如栅极线gl16)。
[0186]
请参考图16，其为本发明第五实施例的栅极驱动电路的时序图。以下以栅极驱动电路1022为例，在时间点tc时，时钟信号cs1由低电势升到高电势。此时，移位寄存器sr(1)依据时钟信号cs1输出扫描信号out(1)到对应的栅极线gl1。在时间点td时，时钟信号cs3由低电势升到高电势。此时，移位寄存器sr(3)依据时钟信号cs3输出扫描信号out(3)到对应的栅极线gl5。在时间点te时，时钟信号cs5由低电势升到高电势。此时，移位寄存器sr(5)依据时钟信号cs5输出扫描信号out(5)到对应的栅极线gl9。在时间点tf时，时钟信号cs7由低电势升到高电势。此时，移位寄存器sr(7)依据时钟信号cs7输出扫描信号out(7)到对应的栅极线gl13。在时间点tg时，时钟信号cs2由低电势升到高电势。此时，移位寄存器sr(2)依据时钟信号cs2输出扫描信号out(2)到对应的栅极线gl3。在时间点th时，时钟信号cs4由低电势升到高电势。此时，移位寄存器sr(4)依据时钟信号cs4输出扫描信号out(4)到对应的栅极线gl7。在时间点ti时，时钟信号cs6由低电势升到高电势。此时，移位寄存器sr(6)依据时钟信号cs6输出扫描信号out(6)到对应的栅极线gl11。在时间点tj时，时钟信号cs8由低电势升到高电势。此时，移位寄存器sr(8)依据时钟信号cs8输出扫描信号out(8)到对应的栅极线gl15。
[0187]
在扫描信号out(8)输出到对应的栅极线gl15之后，栅极驱动电路1021会依扫描顺序sqf依序输出扫描信号到栅极线gl2、栅极线gl6、栅极线gl10、栅极线gl14、栅极线gl4、栅极线gl8、栅极线gl12及栅极线gl16。
[0188]
以图2中的资料线dla为例，当栅极驱动电路1021、1022依扫描顺序sqf输出扫描信号到对应的栅极线时，资料线dla输出不同颜色的灰阶信号的顺序可如下表4。
[0189]
表4
[0190]
sqfgl1gl5gl9gl13gl3gl7gl11gl15dlarrrrbbbbr11110000g00000000b00001111sqfgl2gl6gl10gl14gl4gl8gl12gl16dlaggggrrrrr00001111g11110000b00000000
[0191]
如表4，在驱动栅极线gl1到栅极线gl16之间，在显示红色的纯色画面的情况下，当栅极驱动电路1022连续驱动栅极线gl1、gl5、gl9和gl13时，或当栅极驱动电路1021连续驱动栅极线gl4、gl8、gl12和gl16时，资料线dla可连续传送红色的灰阶信号到对应的四个子像素。在显示绿色的纯色画面的情况下，当栅极驱动电路1021连续驱动栅极线gl2、gl6、gl10和gl14时，资料线dla可连续传送绿色的灰阶信号到对应的四个子像素。在显示蓝色的
纯色画面的情况下，当栅极驱动电路1022连续驱动栅极线gl3、gl7、gl11和gl15时，资料线dla可连续传送蓝色的灰阶信号到对应的四个子像素。
[0192]
以显示纯色画面(如绿色或蓝色)为例，当栅极驱动电路1021、1022依习知的方式以栅极线gl1、栅极线gl2
…
栅极线gl8的顺序输出扫描信号到对应的栅极线时(如表2)，在驱动栅极线gl1到栅极线gl8之间，资料线dla需开启并关闭传送绿色或蓝色的灰阶信号两次。在本实施例中，依扫描顺序sqf输出扫描信号时，在驱动栅极线gl1到栅极线gl16之间，资料线dla只需开启并关闭传送绿色或蓝色的灰阶信号一次。因此采用扫描顺序sqf可减少资料线dla开启并关闭传送灰阶信号的次数，进而可减少显示面板10的功率消耗。在一些实施例中，扫描顺序sqf也可用在图7的第一图帧期间fr1或第二图帧期间fr2。
[0193]
综上所述，在本发明的显示面板的驱动方法中，显示面板的显示区可具有图2的结构且栅极驱动电路可具有图5的连接方式。此外，栅极驱动电路可用跳跃的方式输出扫描信号到对应的栅极线，藉此可减少资料线开启并关闭传送信号的次数，进而可减少显示面板的功率消耗。再者，至少可在其中两个连续的图帧期间内，使栅极驱动电路的扫描顺序彼此不同。藉此，在不同图帧期间中，因资料线输出的信号充电不足所造成的横纹的位置得以分散，进而能让使用者不易察觉横纹的存在，以提升显示的质量。
[0194]
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。