制造半导体晶片的方法与流程

制造半导体晶片的方法
1.本发明涉及一种制造半导体晶片的方法，更特别涉及对晶体块进行适合于元件加工的测试。
2.单晶半导体晶片是现代电子学的基础。在半导体晶片上制造元件的过程中，所进行的热处理非常复杂。这些步骤可能会导致晶格中产生热应力(下文中称为“应力”)，也就不足为奇了。甚至热处理期间，在半导体晶片的晶片支撑件上不利地安装半导体晶片也可能导致附加的应力，并且最终，除了其他因素外，半导体晶片的涂层也可能引起附加的应力。
3.被称为上屈服应力τ
uy
的物理参数是半导体晶片的参数，其指示应力水平，在该应力水平之上，半导体晶片的变形不再是弹性可逆的，而是变为塑性不可逆的。各个半导体晶片的上屈服应力取决于许多参数，对于特定情况下，对这些参数的认识/获取是缺乏的，或者不完全的。
4.如果产生的应力大于相应的上屈服应力，则可能会由于包括滑移线形成在内的机制，经由不可逆的变形发生应力的耗散，这在元件加工期间可能会导致故障，并因此增加器件加工部分的成本。
5.单晶半导体晶片，特别是由硅制成的单晶半导体晶片，通常是通过浮区法(fz)或者切克劳斯基法(cz)，首先经由拉制单晶棒来制造的。将由此产生的晶棒分割成多个晶体块，通常使用线锯或者内径锯将这些晶体块加工成半导体晶片。在精研、抛光及边缘机加工之后，可以任选地通过cvd施加外延层。然后将如此制备的这些半导体晶片用于进一步的器件加工。
6.如果仅在器件加工中对半导体晶片进行热处理时才识别出半导体晶片中的滑移，则根据特定的制造纵深，产生的成本可能是相当大的。
7.由于这个原因，投入到器件加工中的半导体晶片需要是仅包括那些在器件加工中产生的应力小于上屈服应力，并且因此不会因随之产生的缺陷而形成滑移线的晶片。
8.实际上，对于特定的半导体晶片的上屈服应力，或在器件加工期间产生的应力，均没有足够的认识。
9.理论上也能够降低在热处理步骤期间在半导体晶片中产生的应力。例如，us 2007/084827 a1教导了一种具有特别低的表面粗糙度的基座，在进行热处理时半导体晶片放置在该基座上，这种基座能够减少产生的滑移线的数量。但是，这种方法不能降低例如由非常高的加热及冷却速率引起的热诱导应力。由于高通量限制了可用时间，因此通常在实践中使用高加热及冷却速率。
10.us 2004/040632 a1描述了一种特殊的基座，该基座为将在高温下处理的半导体晶片提供平坦的支撑表面。该基座似乎能够降低处理期间半导体晶片的机械诱导应力。但是其也没有降低热诱导应力。
11.很难同时预测半导体晶片的上屈服应力以及器件加工中实际产生的半导体晶片应力。因此，很难预测半导体晶片在器件加工中是否会遭受损坏。
12.因此，本发明的第一目的是提供一种用于评估半导体晶片的半导体材料的方法，
该方法能够提供关于所制造的半导体晶片是否会因产生应力所导致的损坏而在器件加工中受到损坏的指示。
13.本发明的第二目的是提供一种用于评估半导体晶片的方法，该方法能够确定晶片中残余应力的大小及方向。
14.这些目的通过权利要求中的特征得以实现。
15.在下文的描述中详细描述了本发明的方法的优选实施方案。各个特征可以单独地或组合地实现为本发明的实施例。
16.本发明从根据现有技术拉制的硅的单晶(棒，锭)开始，首先通过锯，优选为带锯，将其切割成多个晶体块。
17.对于本发明，单晶还可以由另一种半导体材料组成，例如锗、砷化镓、氮化镓或其混合物。此外，对于本发明，除了切克劳斯基拉晶法之外，还可以使用其他晶体生长方法，例如浮区法(fz)。
18.优选地，使用带锯或者内径锯从一个晶体块上切割下至少一个半导体晶片作为测试晶片，并提供其用于根据本发明进行分析。根据分析的结果，将相关的晶体块的剩余部分提供给半导体晶片的进一步制造加工。
19.半导体晶片的进一步的制造加工包括线锯、研磨、精研(lapping)、抛光、倒圆角(edge rounding)、清洁及蚀刻的步骤。可选地，还可以施加同质或异质外延沉积的另一种半导体材料。
20.从单晶分离出的半导体材料的半导体晶片优选地包括直径为150mm、200mm或优选地为300mm的单晶硅晶片。
21.半导体晶片包括正面、背面以及圆周边缘，它们一起形成该晶片的表面。边缘通常由通过先前的研磨及蚀刻过程而被平坦化的两个表面(称为小平面)以及垂直于晶片的正面/背面的圆周表面(称为脊(apex)或者钝面(blunt))组成。根据定义，半导体晶片的正面是在随后的器件加工中施加所需的微结构的那一面。
22.如此获得的半导体晶片根据本发明优选地经受第一次热处理，其中该热处理的热预算优选地对应于器件加工中的热处理。是否实施该第一步骤与本发明无关。但是，发明人已经认识到，实施该步骤显著地改善了测量结果。
23.在器件加工中，通常实施热处理步骤，以便例如施加涂层。所需的热条件，例如温度和时间(热预算)，以及所需的气体成分(气氛)根据涂层的类型而变化。已经发现，在热处理期间是否沉积层与本发明的方法无关。显然，模拟器件加工中必不可少的相关时间/温度曲线(热预算)就足够了。
24.这种器件加工例如可以是被称为toshiba测试(在780℃下3小时，然后在1000℃下16小时)的测试。然而，也可以使用其他的热步骤。
25.如果，优选地，在器件加工中主要使用的气氛额外地用于第一热处理步骤中，则本发明的方法的结果再次显著地改善。在这种情况下，气氛优选地包括选自下列气体的组中的一种或多种气体：he、ar、h2、o2、n2、nh3、sihcl3、sih2cl2、sih4、sicl4、ch4cl2si、ch4或者h2o。
26.第二热处理过程包括加热阶段、保持阶段和冷却阶段。加热阶段是将半导体晶片从室温加热到保持阶段的期望温度th(保持温度)的阶段。
27.加热速率应当理解为由室温和保持阶段中的温度之间的温度差与达到该温度差所需的加热时间的比率。
28.此外，冷却速率应当理解为由保持阶段中的温度和室温之间的温度差与达到该温度差所需的冷却时间的比率。
29.特别优选地，将冷却速率设置为不超过4k/s。优选的加热速率为优选不超过3k/s。
30.根据本发明，实施第二热处理过程，使得在保持阶段中，在半导体晶片上产生温度差。该温度差在这里被理解为从半导体晶片的中心到边缘的温度梯度，并且半导体晶片的平均温度被理解为保持温度。
31.优选地，将保持温度设置为在700℃和1410℃之间(更优选地在900℃和1100℃之间)。保持时间可以在10秒与10分钟之间变化；优选的保持时间为大约60秒。
32.更加优选地，保持阶段的温度梯度的量在1到30k之间，非常优选地在2到5k之间。
33.非常优选地，保持阶段的温度梯度的量既高于加热阶段的温度梯度，也高于冷却阶段的温度梯度。
34.本领域技术人员知晓用于测量温度梯度的多种技术。例如，可以使用一个或多个高温计直接测定热的晶片上各个位置处的温度差。但是，例如，可以通过用sihcl3涂覆晶片，间接地确定设定的温度梯度，这样可以获得更高的精度。该沉积以反应受限模式进行，因此沉积速率是温度梯度的强函数。在测量沉积的层的层厚度(例如，通过椭圆偏振法)并且使用适当的校准曲线以后，能够为晶片的每个点处的温度分配一个温度，从而确定径向温度梯度。
35.应力场是晶格中的局部应力或整体应力，其可以通过合适的方法，例如sird(扫描红外去极化)来检测。sird利用物理原理，即当线偏振光通过在机械应力下的区域时，其偏振方向发生改变。这种情况下的去极化定义为：
[0036][0037]
其中i
p
是在检测器中捕获，并根据最初的偏振方向(即，平行)偏振化的激光的强度。io是在检测器中正交于最初的偏振方向捕获的激光的强度。在此，去极化度d被用作半导体晶片中测量位点处的应力的计量值。
[0038]
用于测量测试晶片中的应力的测量技术优选为sird。
[0039]
优选地，在半导体晶片的预定区域的位置处测量去极化度，以给出基于位置的测量值。
[0040]
如此获得的基于位置的测量值被送至截止波长为2mm的高通滤波器。
[0041]
然后，可以这样计算出这些基于位置的测量值的标准偏差s：
[0042][0043]
其中n是测量的次数，xi是位置i处的单个测量值，以及x是该区域内所有测量值的算数平均值。
[0044]
在第一计算方法中，优选地，将区域定位为晶片上的径向对称环，该径向对称环的
中点与晶片表面上的中点重合。该区域的外半径小于晶片的半径，优选地小于晶片的半径的98％，并且内半径大于晶片的半径的50％，优选地大于晶片的半径的75％。
[0045]
在这里，所评估的参数被理解为与器件加工期间的热处理步骤相关的晶片的稳健性的第一量度。
[0046]
例如，通过应用第一计算技术，能够对来自不同制程的不同晶锭的不同锭块的锭块进行分析。相应地，可以对拉晶参数进行适当的修正，以满足半导体晶片的应力稳健性要求。
[0047]
在第二计算技术中，将使用高通滤波器处理的测量数据分为至少两个区域。在区域内，根据测量值的最大值及最小值进行搜索。如果最大值大于预定的鉴别器值du，并且最小值小于鉴别器值du的负值，则将该区域指定为“差”，否则指定为“好”。
[0048]
在该第二方法中，对于晶片在热处理方面的品质，好的区域相对于所有区域的比例被理解为半导体晶片的应力敏感性的量度。
[0049]
通过应用该第二计算技术，例如能够识别和/或观察在应力稳健性方面敏感的区域。