基于FPGA和DSP的捷变相参目标检测装置及方法与流程

基于fpga和dsp的捷变相参目标检测装置及方法
技术领域
1.本发明属于雷达通信技术领域，更进一步涉及雷达成像技术领域中的一种基于现场可编程门阵列fpga(field-programmable gate array)和数字信号处理器dsp(digital signal processing)的捷变相参目标检测装置及方法。本发明针对空间运动目标，采用脉间相参捷变频雷达对目标区域进行实时检测，获得目标的速度和距离信息。


背景技术：

2.雷达的抗干扰能力是保证雷达系统战场生存能力的关键，而脉间相参捷变频雷达由于载频的高速无规律跳变，使它拥有优异的抗干扰能力，为实现运动目标检测提供了更加良好的平台。目前脉间相参捷变目标检测方法已经较为成熟，在方法与理论达到成熟时，须推进脉间相参捷变目标检测方法的实用化研究，使得脉间相参捷变目标检测方法能够真正使用于工程之中。使用捷变频雷达进行目标检测时，要根据脉冲的载频序列构建压缩感知模型去求解目标的距离和速度，对检测的实时性要求较高，由于在构建压缩感知模型中存在着多次的循环迭代和矩阵求逆操作，使得求解过程复杂，运算量大。利用dsp fpga架构超高的运算速率和灵活性的特点可以使捷变频雷达的目标检测性能获得较大的提升空间。
3.清华大学在其提出的专利申请文献“一种基于变重频技术的捷变频雷达信号处理方法及装置”(申请日：2018.07.26，申请号201810837749x，申请公布号cn109143179a)中公开了一种基于捷变频雷达目标检测的方法及装置。该专利申请的方法的实现步骤是，根据雷达参数设计的的频点序列和脉冲时间间隔序列发射雷达脉冲信号，并对雷达接收的回波信号进行脉压以及二维相参积累处理，经过门限判决获得了目标速度和距离。该专利申请的方法存在的不足之处是，由于雷达在脉冲信号的频点和时间序列是在根据雷达参数设计的范围内变化，导致目标回波相位非线性变化，影响目标速度和距离信息提取，信噪比较低。该专利申请的装置由雷达控制模块、频点重频设计模块、信号发射与接收模块、单脉冲处理模块以及相参积累模块组成，并利用了上述捷变频雷达目标检测方法实现了一种基于捷变频雷达目标检测的装置。该装置存在的不足之处是，仅在单脉冲处理模块中使用dsp进行数据处理，其运算能力有限，无法满足捷变频雷达进行目标检测装置要求的实时性，可靠性较差。
4.西安电子科技大学在其申请的专利文献“一种基于二维重构算法的目标检测方法”(申请日：2019.01.08，申请号2018111258956，申请公布号cn109164421a)中公开了一种利用二维重构算法的目标检测方法。该方法通过探索目标场景的稀疏特性，计算出该目标场景对应的字典矩阵，根据字典矩阵重构待检测目标的速度与距离。该方法存在的不足之处是，在计算字典矩阵的过程中，需要处理大量的数据，耗时较长，使得该方法无法实现对目标的实时检测，无法应用于实际工程中。


技术实现要素：

5.本发明的目的在于针对上述现有技术存在的问题，提供一种基于fpga和dsp的捷
变相参目标检测装置及方法。用于解决现有技术存在的目标检测方法耗时长、可靠性差、信噪比低、目标距离和速度信息提取不准确的问题。
6.实现本发明目的的思路是：本发明采用现场可编程门阵列fpga(field-programmable gate array)与数字信号处理器dsp(digital signal processing)的结构，令fpga通过串行高速接口将数据通过乒乓传送方式分别传送至第一dsp和第二dsp，两个dsp并行处理，缩短了数据处理的时间，提升了实时性。dsp采用八核并行处理方式计算字典矩阵，同时在稀疏矩阵求解过程中采用正交匹配跟踪算法，避免了对大矩阵的直接求逆操作，可以加快目标检测速度，在达到实时目标检测的目的的同时，也实现捷变相参雷达对目标距离和速度的精准探测，同时由于检测步骤较少，降低了在运算过程中噪声的引入，提高了信噪比与可靠性，也易于工程化实现。
7.本发明的捷变相参目标检测装置，包括a/d模块、pc显示器模块、fpga模块、第一dsp模块、第二dsp模块，其中：
8.所述a/d模块，用于对天线实时接收到的时长为a
×
prt的含有捷变相参的回波信号进行采样，得到每组大小为a
×
n的回波信号矩阵，其中，a表示由雷达发送脉冲数确定的方位向采样点数，prt表示由雷达发射脉冲间隔确定的脉冲周期，n表示由雷达采样率确定的距离向采样点数；
9.所述fpga模块，用于对a/d模块对采集后的每组回波信号矩阵进行数字下变频处理，得到该组的基带回波信号矩阵后再对其进行脉冲压缩处理；通过串行高速接口srio，采用乒乓方式，分别将脉压后的第一组回波信号矩阵和第二组回波信号矩阵发给第一dsp模块的ddr3 sdram和第二dsp模块的ddr3sdram，在完成该组回波信号矩阵传输后，分别向第一dsp模块和第二dsp模块发送中断信息；将每个dsp模块分别送回的目标距离和速度信息矩阵通过高级数据链路控制协议hdlc上传至pc显示器模块；
10.所述第一dsp模块和第二dsp模块，用于收到中断信息后，分别对接收到的每组脉压后的回波信号矩阵求模值，得到相对应的实数矩阵，并找出每组实数矩阵中元素最大值所在的行和列；通过每个主核和辅核申请该核相对应的核内信号量，当每个主核和辅核分别获取编号为本核核号加1的信号量后，再计算每个核矩阵的元素值，将八个核矩阵依次存储在其对应的dsp模块的ddr3 sdram上，得到每个dsp模块中对应的c行e列的二维字典矩阵，其中，c表示雷达发射脉冲的总数，e＝c
×
n；通过各自的二维字典矩阵，对每组脉压后的回波信号矩阵采用正交匹配跟踪算法进行稀疏重构求解，得到各自的包含目标距离信息和目标速度信息的目标矩阵；通过高速接口srio，将各自求解出的包含目标距离和速度信息的目标矩阵分别传输至fpga模块；
11.所述pc显示器模块，用于显示fpga模块通过高级数据链路控制协议hdlc上传的目标的距离和速度信息。
12.本发明基于fpga和dsp的捷变相参目标检测方法的步骤包括以下：
13.步骤1，利用fpga对含有捷变相参的回波信号进行预处理：
14.(1a)a/d输入模块对天线实时接收到的时长为a
×
prt的含有捷变相参的回波信号进行采样，得到每组大小为a
×
n的回波信号矩阵，其中，a表示由雷达发送脉冲数确定的方位向采样点数，prt表示由雷达发射脉冲间隔确定的脉冲周期，n表示由雷达采样率确定的距离向采样点数；
15.(1b)fpga模块对a/d模块对采集后的每组回波信号矩阵进行数字下变频处理，得到该组的基带回波信号矩阵后再对其进行脉冲压缩处理；
16.步骤2，fpga向dsp发送回波信号矩阵：
17.fpga模块通过串行高速接口srio，采用乒乓方式，分别将脉压后的第一组回波信号矩阵和第二组回波信号矩阵发给第一dsp模块的ddr3 sdram和第二dsp模块的ddr3 sdram，在完成该组回波信号矩阵传输后，分别向第一dsp模块和第二dsp模块发送中断信息；
18.步骤3，构建每个dsp模块的二维字典矩阵：
19.(3a)当第一dsp模块和第二dsp模块收到中断信息后，分别对接收到的每组脉压后的回波信号矩阵求模值，得到相对应的实数矩阵，并找出每组实数矩阵中元素最大值所在的行和列；
20.(3b)将第一dsp模块和第二dsp模块中的每个0核作为主核，其余7个核作为辅核，每个主核和辅核申请该核相对应的核内信号量，当每个主核和辅核分别获取编号为本核核号加1的信号量后，再计算每个核矩阵的元素值，将八个核矩阵依次存储在其对应的dsp模块的ddr3 sdram上，得到每个dsp模块中对应的c行e列的二维字典矩阵，其中，c表示雷达发射脉冲的总数，e＝c
×
n；
21.步骤4，获取目标速度和距离信息：
22.(4a)第一dsp模块和第二dsp模块通过各自的二维字典矩阵，对每组脉压后的回波信号矩阵采用正交匹配跟踪算法进行稀疏重构求解，得到各自的包含目标距离信息和目标速度信息的目标矩阵；
23.(4b)第一dsp模块和第二dsp模块通过高速接口srio，将各自求解出的包含目标距离和速度信息的目标矩阵分别传输至fpga模块，fpga模块将每个dsp模块分别送回的目标距离和速度信息矩阵通过高级数据链路控制协议hdlc上传至pc显示器模块；
24.步骤5，成像并显示结果：
25.pc显示器模块显示fpga模块通过高级数据链路控制协议hdlc上传的目标的距离和速度信息。
26.本发明与现有技术相比具有以下优点：
27.第一，由于本发明的装置中采用了fpga模块对采集后的每组回波信号矩阵进行数字下变频处理，同时采用乒乓方式，分别向第一dsp模块和第二dsp模块发送数据，同时还采用0核作为主核，其余7个核作为辅核的主辅模式并行处理方式计算字典矩阵，克服了现有技术仅在单脉冲处理模块中使用dsp进行数据处理，其运算能力有限，在计算字典矩阵中需要计算处理大量的数据，无法满足捷变频雷达进行目标检测装置耗时长，无法应用于实际工程中的问题。使得本发明的装置在系统可靠性的基础上，具有良好的目标检测实时性和的优点。
28.第二，由于本发明的方法中在获取目标速度和距离信息时，采用了正交匹配跟踪算法对回波数据进行稀疏矩阵的求解，有效避免了对大矩阵的直接求逆操作，克服了现有技术由于目标回波相位非线性变化，影响目标速度和距离信息提取，信噪比较低的问题。使得本发明的方法具有能快速准确的求得目标的速度和距离信息，运算步骤少，信噪比高的优点。
附图说明
29.图1是本发明装置的结构示意图；
30.图2是本发明方法的流程图；
31.图3是本发明的仿真图。
具体实施方式
32.下面结合附图和具体实施方式对本发明做进一步详细说明。
33.参照图1，对本发明的捷变相参目标检测装置做进一步详细说明。
34.本发明捷变相参目标检测装置装置包括a/d模块、fpga模块、第一dsp模块、第二dsp模块、pc显示器模块。图1中的双箭头表示模块间的数据流向。
35.所述a/d模块，用于对天线实时接收到的时长为a
×
prt的含有捷变相参的回波信号进行采样，得到每组大小为a
×
n的回波信号矩阵，其中，a表示由雷达发送脉冲数确定的方位向采样点数，prt表示由雷达发射脉冲间隔确定的脉冲周期，n表示由雷达采样率确定的距离向采样点数。
36.所述fpga模块，用于对a/d模块对采集后的每组回波信号矩阵进行数字下变频处理，得到该组的基带回波信号矩阵后再对其进行脉冲压缩处理。通过串行高速接口srio，采用乒乓方式，分别将脉压后的第一组回波信号矩阵和第二组回波信号矩阵发给第一dsp模块的ddr3 sdram和第二dsp模块的ddr3sdram，在完成该组回波信号矩阵传输后，分别向第一dsp模块和第二dsp模块发送中断信息。将每个dsp模块分别送回的目标距离和速度信息矩阵通过高级数据链路控制协议hdlc上传至pc显示器模块。
37.所述第一dsp模块和第二dsp模块，用于收到中断信息后，分别对接收到的每组脉压后的回波信号矩阵求模值，得到相对应的实数矩阵，并找出每组实数矩阵中元素最大值所在的行和列。通过每个主核和辅核申请该核相对应的核内信号量，当每个主核和辅核分别获取编号为本核核号加1的信号量后，再计算每个核矩阵的元素值，将八个核矩阵依次存储在其对应的dsp模块的ddr3 sdram上，得到每个dsp模块中对应的c行e列的二维字典矩阵，其中，c表示雷达发射脉冲的总数，e＝c
×
n。通过各自的二维字典矩阵，对每组脉压后的回波信号矩阵采用正交匹配跟踪算法进行稀疏重构求解，得到各自的包含目标距离信息和目标速度信息的目标矩阵。通过高速接口srio，将各自求解出的包含目标距离和速度信息的目标矩阵分别传输至fpga模块。
38.所述pc显示器模块，用于显示fpga模块通过高级数据链路控制协议hdlc上传的目标的距离和速度信息。
39.参照图2，对本发明方法的具体步骤做进一步详细说明。
40.步骤1，利用fpga对含有捷变相参的回波信号进行预处理。
41.第1步，a/d输入模块对天线实时接收到的时长为a
×
prt的含有捷变相参的回波信号进行采样，得到每组大小为a
×
n的回波信号矩阵，其中，a表示由雷达发送脉冲数确定的方位向采样点数，prt表示由雷达发射脉冲间隔确定的脉冲周期，n表示由雷达采样率确定的距离向采样点数。
42.第2步，fpga模块对a/d模块对采集后的每组回波信号矩阵进行数字下变频处理，得到该组的基带回波信号矩阵后再对其进行脉冲压缩处理。
43.步骤2，fpga向dsp发送回波信号矩阵。
44.fpga模块通过串行高速接口srio，采用乒乓方式，分别将脉压后的第一组回波信号矩阵和第二组回波信号矩阵发给第一dsp模块的ddr3 sdram和第二dsp模块的ddr3 sdram，在完成该组回波信号矩阵传输后，分别向第一dsp模块和第二dsp模块发送中断信息。
45.所述的乒乓方式指的是，fpga模块向第一dsp模块和第二dsp模块通过高速接口srio采用乒乓方式发送回波数据，将回波数据发送至两个dsp模块各自的ddr3 sdram空间上，同时发送中断信息，第一dsp模块和第二dsp模块的处理方式完全相同，第一dsp模块和第二dsp模块的0核在收到中断信息后，表明已收到了回波数据，通过共享存储区中定义的全局变量通知其它七个核开始后续的算法处理。通过乒乓操作，两个dsp模块并行处理，可将处理时间缩短至单片dsp处理时间的二分之一。
46.步骤3，构建每个dsp模块的二维字典矩阵。
47.第1步，当第一dsp模块和第二dsp模块收到中断信息后，分别对接收到的每组脉压后的回波信号矩阵求模值，得到相对应的实数矩阵，并找出每组实数矩阵中元素最大值所在的行和列。
48.第2步，将第一dsp模块和第二dsp模块中的每个0核作为主核，其余7个核作为辅核，每个主核和辅核申请该核相对应的核内信号量，当每个主核和辅核分别获取编号为本核核号加1的信号量后，再计算每个核矩阵的元素值，将八个核矩阵依次存储在其对应的dsp模块的ddr3 sdram上，得到每个dsp模块中对应的c行e列的二维字典矩阵，其中，c表示雷达发射脉冲的总数，e＝c
×
n。每个dsp模块的八核同时处理可将时间缩短至单核处理的七分之一。
49.所述的计算每个核矩阵的元素值是按照下式得到的：
[0050][0051]
其中，表示第u个核矩阵的第k行第q列的元素值，u∈{0,1,2,...,7}，q∈{0,1,2...,[(m-1)(n-1)/8]}，k∈{0,1,2,...,m}，n表示由雷达采样率决定的距离向采样的点数，m表示雷达发射的脉冲总数，exp表示以自然数e为底的指数操作，j表示虚数单位，π表示圆周率，f(n)表示雷达发射的第n个脉冲的载频，n∈{1,2,...,m}，c表示光速，dr表示由雷达距离向采样点数决定的目标不模糊尺寸，col表示本步骤第1步中最大值所在的列，fs表示雷达采样率，dv表示由雷达采样率决定的雷达速度分辨率，prt表示雷达发射的脉冲重复周期。
[0052]
步骤4，获取目标速度和距离信息。
[0053]
第一dsp模块和第二dsp模块通过各自的二维字典矩阵，对每组脉压后的回波信号矩阵采用正交匹配跟踪算法进行稀疏重构求解，得到各自的包含目标距离信息和目标速度信息的目标矩阵。
[0054]
第一dsp模块和第二dsp模块通过高速接口srio，将各自求解出的包含目标距离和速度信息的目标矩阵分别传输至fpga模块，fpga模块将每个dsp模块分别送回的目标距离和速度信息矩阵通过高级数据链路控制协议hdlc上传至pc显示器模块。
[0055]
步骤5，成像并显示结果。
[0056]
pc显示器模块显示fpga模块通过高级数据链路控制协议hdlc上传的目标的距离和速度信息。
[0057]
下面结合仿真实验对本发明的效果做进一步的说明：
[0058]
1.仿真实验条件：
[0059]
本发明的仿真实验的硬件平台为：使用fpga dsp架构的信号处理板卡作为仿真实验的硬件平台。
[0060]
本发明的仿真实验的软件平台为：windows 10操作系统、matlab r2018b、code composer studio 6.1.0。
[0061]
本发明仿真实验中所设置的单个角反射器距离雷达677米，其速度为0m/s，使用的输入数据是由matlab 2018b生成的一个回波数据矩阵，回波数据矩阵大小为512*128，矩阵中每个元素的位宽为32比特。
[0062]
2.仿真内容及其结果分析：
[0063]
本发明仿真实验是采用本发明的装置，以双片dsp八核同步处理方式，和现有技术(单片dsp八核同步处理，单片dsp单核处理)相对比，对输入数据进行目标检测，分别根据dsp内设置的时间戳获得完成数据处理的时长。
[0064]
现有技术单片dsp八核同步处理与单片dsp单核处理方法，源自于清华大学在其提出的专利申请文献“一种基于变重频技术的捷变频雷达信号处理方法及装置”(申请日：2018.07.26，申请号201810837749x，申请公布号cn109143179a)中所采用的单片dsp八核并行与单片dsp单核串行处理回波数据的方法。
[0065]
pc端显示得到的目标检测结果如图3所示。
[0066]
图3中的横坐标为目标的速度信息，单位为米每秒，其纵坐标为目标与雷达的距离信息，单位为米，其高坐标为目标在回波信号中的幅值信息。
[0067]
本发明的仿真结果由图3中可以看出，目标位处于图3中幅值最高处，即雷达的677.29米处，其速度为0m/s，可以准确的获取目标的距离与速度信息。
[0068]
现利用数据处理过程的耗时作为评价指标，分别对三种方式的处理结果进行评价如表1所示。三种方式的耗时结果如表1。
[0069]
表1各方法性能对比表
[0070][0071]
从表1可见，相比于单片dsp单核处理，单片dsp八核处理速度提高了3.7倍左右，而本发明采用的双dsp八核处理方式相比于单片dsp八核处理速度提高了两倍，相比于单片dsp单核处理方式提高了7.3倍左右，处理速度大幅度提高，能较好的满足实时性的要求。