光电器件、光子检测器和生成光电器件的方法与流程

光电器件、光子检测器和生成光电器件的方法
1.本发明涉及一种光电器件、光子检测器和生成光电器件的方法。
2.硅通孔(简称tsv)是用于制作3d封装和3d集成电路的高性能互连技术。与诸如封装体叠层之类的替代技术相比，互连和器件密度可以大幅提高，并且电连接长度可以变得更短。tsv技术允许制造具有小封装设计的器件，经常被将光电二极管和cmos电路放置在晶圆的正面同时在晶圆的背面具有与印刷电路板(pcb)的电连接的光学产品所采用，在该晶圆的背面具有例如凸块和重分布层(rdl)。包括光电二极管的cmos电路可以借助于tsv电连接到该背面。
3.为了实现高性能，光电二极管应以低阻抗连接以避免电气性能由于从cmos电路分别到光电二极管或光电二极管放大器的敏感节点的交叉耦合的干扰而受损。这通常也适用于tsv与光电二极管之间的相互作用，其通过诸如耦合到衬底的有限的衬底电阻和电容的寄生效应连接。因此，数字信号耦合到tsv周围的衬底，并且可能会影响共享同一衬底的光电二极管的电气特性。
4.图3示出了现有技术光电器件的实施例。现今，高性能光电二极管经常通过使用半导体起始材料的衬底并在衬底上添加具有更高电阻率的外延层来构造。这允许光电二极管空间电荷区域的延伸以及随后具有更低的寄生电容，从而导致光电二极管前端更低的整体噪声。光电二极管的阳极通过添加p 型扩散连接到外延层，其与下方的衬底一起形成背面阳极连接。图2示出了现今光电器件的这种标准构造。然而，这些器件具有如下缺陷：由于外延层更高的电阻率而导致光电二极管的阳极端与相对较高的串联电阻连接。该构造对于由于阳极连接的相对较高的电阻而导致的干扰敏感，阳极连接通常具有与衬底相同的电势。此外，电路的功率耗散导致具有通过背面rdl及其绝缘层到衬底的有限热沉的器件加热。
5.目的在于提供更不易产生电串扰的光电器件、光子检测器和生成光电器件的方法。
6.这些目的通过独立权利要求的主题实现。在从属权利要求中说明进一步的改进和实施例。
7.需要理解的是，除非描述为替代方案，否则与任一实施例相关描述的任何特征可以单独使用，或与在本文中描述的其它特征组合使用，也可以与任何其它实施例的一个或更多个特征组合使用，或与任何其它实施例的任何组合组合使用。此外，在不脱离由所附权利要求所限定的光电器件、光子检测器和生成光电器件的方法的范围的情况下，也可以采用以下没有描述的等同和修改。
8.以下涉及例如光电二极管(例如pin光电二极管)的半导体光电器件的领域中改进的构思。该改进的构思提供低欧姆连接，避免串扰，并改进光电器件的热特性。这可以借助于将设置在光电器件中的光电二极管与固定电势电连接的信号路径来实现。这样的信号路径可以有效地实施短的电路路径。
9.例如，可以采用背面引线，而不是通过硅通孔(tsv)结合电线来将光电二极管的阳极连接到对应的p 型的扩散。这样的背面引线可以通过去除某些区域中的重分布层(rdl)的背面rdl氧化物并将rdl金属化部直接连接到衬底形成。通过使用高度掺杂的衬底作为起
始材料，无需针对引线进行单独掺杂，同时由于使用高度掺杂的衬底，还避免了构建肖特基二极管。
10.在至少一个实施例中，光电器件包括第一半导体层、第二半导体层，和信号路径。第一半导体层具有第一导电性并具有正面和背面。第二半导体层具有第二导电性并设置在第一半导体层的正面上。此外，第二半导体层包括第一半导体区域和第二半导体区域。第一半导体区域和第二半导体区域在第二半导体层中形成光电二极管。最后，信号路径将光电二极管电连接到固定电势。
11.半导体层包括纯半导体材料或掺杂的半导体材料，例如硅或化合物半导体。例如，第一半导体层和第二半导体层具有不同的掺杂水平。掺杂水平可以沿着信号路径增大，以使得第一半导体层的掺杂水平高于第二半导体层的掺杂水平。由于载流子的浓度更高，因此增大的掺杂导致增大的导电性。
12.例如，光电器件包括单个半导体裸片，其中，半导体裸片包括半导体层，即第一半导体层、第二半导体层和信号路径。光电器件构成集成电路。在所述集成电路的情况中，单个半导体裸片可视为半导体材料的小块，在其上制造光电器件。例如，在单个晶圆上大批次地生成光电器件。晶圆可以被切割(划片)成许多半导体裸片，每个裸片包含光电器件的一个拷贝。
13.信号路径成为将光电二极管电连接到固定电势的优选低欧姆路径。同时，使得替代信号路径变得更不优选。通过使用沿着信号路径的不同掺杂水平，可以进一步增强这种效果。因此，可以减少串扰，例如，当与使用tsv连接到光电二极管端子的结构相比时。有效地减少或甚至避免从tsv到敏感的光电二极管前端的耦合。这提高了光电器件的整体性能(信噪比)。此外，以上文提出的方式接触光电二极管还改进了光电器件的热沉，这是因为可以将信号路径热阻保持为较低。例如，光电器件可以以更高的功率耗散来操作，以进一步改进性能，同时由于光电器件背面连接的热沉，限制芯片的温度升高。
14.在至少一个实施例中，信号路径将光电二极管与半导体层的背面电连接。从背面穿过半导体层连接光电二极管允许实现对光电二极管端子的非常低的欧姆连接，同时避免穿过诸如tsv或外延层的其它电连接的高阻抗路径。连接可视为与板上芯片安装方法类似，使用导电胶在诸如光电二极管的电气组件和作为衬底的半导体层之间引入低欧姆连接。
15.在至少一个实施例中，第一接触区域设置在第一半导体层的背面上，并耦合到信号路径。第一接触区域允许使用信号路径从背面电接触光电二极管。接触区域可以直接连接到第一半导体。可以使用诸如凸块或焊球之类的电连接器来建立与其它印刷电路板的连接。
16.在至少一个实施例中，重分布层设置在第一半导体层的背面上。重分布层还包括氧化物层和金属化层。重分布层包括第一接触区域，以使得信号路径将光电二极管与第一接触区域电连接。
17.例如，至少局部去除氧化物层，以在背面上释放第一接触区域。替代地或附加地，氧化物层构造为使得第一接触区域可以从背面进行连接。第一接触区域的金属化层允许直接接触第一半导体层的背面。由此，可以使用信号路径经由第一接触区域，例如借助于耦合到接触区域的凸块，电连接光电二极管。无需连接到tsv来接触光电二极管。
18.在至少一个实施例中，信号路径包括虚设的衬底通孔。替代地或附加地，将光电二
极管电连接到固定电势的信号路径可以用一个或更多个衬底通孔实施。例如，虚设的tsv将光电二极管电连接到背面，例如第一接触区域。虚设的tsv也可以连接到提供所述固定电势的光电器件的电路。虚设的tsv不连接到光电器件的其它功能电路或仅可以在第一半导体层内进行传导。虚设的衬底通孔提供用于建立穿过半导体层的信号路径的替代或附加方式。
19.在至少一个实施例中，第二半导体层包括一个或更多个功能电路。此外，在第一半导体层和第二半导体层中设置一个或更多个硅通孔。在背面上设置一个或更多个凸块，以分别经由一个或更多个硅通孔电连接一个或更多个功能电路。
20.tsv将功能电路电连接到光电器件的背面并从光电器件的背面电连接这些功能电路，并由此使得它们可用。例如，凸块建立与其它印刷电路板的连接。功能电路可以是cmos电路。功能电路向光电器件添加功能，并且可以补充器件以作为环境光传感器、接近传感器、rgb和xyz颜色传感器、姿势传感器、光频(ltf)传感器、光电压(ltv)传感器和/或线性阵列。由此，功能电路可以包括驱动器、控制逻辑、模数转换器、时间数字转换器、微处理器、信号处理器，或asic。因此，功能电路允许高度集成的传感器解决方案。光电器件可以包括经由凸块或焊球互连的若干功能层。
21.在至少一个实施例中，在第二半导体层上设置后端层。此外，涂覆层与后端层毗邻设置。这样，光电二极管至少部分地被涂覆层包围。例如，涂覆层至少部分地包围光电二极管。涂覆层可以具有防反射特性，例如，设置为反射入射到光电器件上的光并仅允许期望的波长或波长范围的光通过。不期望的波长被反射。
22.这样的防反射涂覆层arc可以以不同的方式实施，包括顶部arc、barc(底部防反射涂覆层)和ebarc(嵌入式barc)。
23.在至少一个实施例中，第二半导体层是外延层。外延层被构造为在正面上提供至少第二接触区域。附加地或替代地，在外延层上设置氧化物层，其包括至少耦合到第二接触区域的金属化部。外延层允许优化光电二极管的特性，包括提高量子效率和低光敏感性。外延层可以具有比第一半导体层更高的电阻率，但允许光电二极管空间电荷区域的延伸及随后更低的寄生电容，从而导致光电二极管前端更低的整体噪声。
24.在至少一个实施例中，第一半导体区域具有n 型导电性，第二半导体区域具有p 型导电性，或是相反的。第一半导体区域和第二半导体区域间隔开，以在第二半导体层中形成pin光电二极管。与pn结光电二极管的敏感性和性能相比，pin光电二极管具有改进的敏感性和性能。例如，pin光电二极管可以设置有更大的有源区，在有源区中可以收集和转换光子。例如，由于在pn结中添加本征区域来产生pin结，因此可以产生大的耗尽区域。
25.在至少一个实施例中，第一半导体层是高掺杂的，具有p 型或n 型导电性。高掺杂增大了层中可用的载流子的数量。这样，信号路径可以比穿过半导体层的其它可能路径更可取。
26.在至少一个实施例中，光子检测器包括根据上述构思的光电器件。此外，设置驱动器电路来操作光电器件。附加地或替代地，设置信号处理器来处理由光电器件生成的传感器信号。驱动器电路和信号处理器可以设置在共同的半导体裸片上或设置为单独的印刷电路板。高度集成的光子检测器可以与光电器件一起实现，共享光电器件的有利特性。光子检测器可以设置为环境光传感器、接近传感器、rgb和xyz颜色传感器、姿势传感器、光频(ltf)
传感器、光电压(ltv)传感器和/或线性阵列。
27.生成光电器件的方法可以执行为光刻的多个步骤序列和/或多个化学处理步骤，在这期间，在由半导体层(例如，纯或掺杂半导体材料)制成的晶圆上逐步产生光电器件的组件。例如，使用硅或化合物半导体作为用于半导体层的材料。
28.在至少一个实施例中，生成光电器件的方法包括以下步骤：提供第一半导体层，该第一半导体层具有正面和背面且具有第一导电性。设置第二导电性的第二半导体层，且设置在半导体层的正面上。第二半导体层设置有第一半导体区域和第二半导体区域，它们在第二半导体层中形成光电二极管。最后，信号路径将光电二极管电连接到固定电势。
29.例如，掺杂水平沿着信号路径增大，以使得第一半导体层的掺杂水平高于第二半导体层的掺杂水平。由于更高的载流子浓度，增大的掺杂导致增大的导电性。这样，信号路径成为将光电二极管电连接到第一半导体层背面上的固定电势的优选低欧姆路径。同时，使得替代信号路径变得更不优选。因此，可以减少串扰，例如，当与使用tsv连接到光电二极管端子的结构相比时。此外，以上文提出的方式接触光电二极管还改进了光电器件的热沉，这是因为可以将信号路径的热阻保持为较低。
30.在至少一个实施例中，在单个晶圆上生成多个光电器件。通过将单个晶圆切割或划片成多个半导体裸片来制造单独的光电器件，每个半导体裸片具有光电器件的一个拷贝。
31.在至少一个实施例中，在第一半导体层的背面上设置重分布层。重分布层还包括氧化物层和金属化层。至少局部去除氧化物层，以在背面上释放第一接触区域。例如，第一接触区域的金属化层允许直接接触第一半导体层的背面。这样，可以使用信号路径经由第一接触区域电连接光电二极管，例如借助于耦合到接触区域的凸块。无需连接到tsv来接触光电二极管。
32.在至少一个实施例中，在背面上构造氧化物层，使得第一接触区域保持为无氧化物层。此外，重分布层设置在第一接触区域上并耦合到第一接触区域。
33.在至少一个实施例中，提供n 型导电性的第一半导体区域，提供p 型导电性的第二半导体区域，或是相反的。第一半导体区域和第二半导体区域间隔开，以在第二半导体层中形成pin光电二极管。附加地或替代地，第一半导体层是高掺杂的，具有p 型导电性或n 型导电性。
34.可以容易地由光电器件和光子检测器的各个实施方式和实施例推导出生成光电器件的方法的其它实施方式，反之亦然。
35.在下文中，参照附图更加详细地描述上述构思，在附图中示出了实施例。在以下所述的实施例和附图中，相似或相同的元件可以每个都由相同的附图标记给出。然而，附图中所示的元件和它们之间的尺寸关系不应视为是按照比例尺的真实尺寸关系，相反地，可以夸大诸如层、组件和区域之类的单独的元件，以便更好的图示或更好的理解。
36.图1示出了光电器件的示例实施例，
37.图2示出了光子检测器的示例实施例，以及
38.图3示出了现有技术光电器件的实施例。
39.图1示出了光电器件的示例实施例。该光电器件包括具有至少第一半导体层1和第二半导体层2和设置在这两个层中的信号路径5的半导体裸片。
40.第一半导体层1具有第一导电性，例如n型或p型。在本具体实施例中，第一半导体层是高掺杂的，具有p 型导电性。在其它实施例(未示出)中，导电性可以反转，第一半导体层具有n 型导电性。此外，第一半导体层1具有正面11和背面12。例如，正面可以暴露于入射到光电器件上的光。如将在下文中更详细地说明的，背面12用于电接触光电器件。
41.第二半导体层2具有第二导电性，例如n型或p型。然而，导电性的具体类型与第一半导体层1的不同。在本具体实施例中，第二半导体层2是设置在第一半导体层1的正面11上的n型外延层。在其它实施例(未示出)中，该导电性可以反转，第二半导体层包括p型外延层。
42.第二半导体层2还包括设置在外延层中的第一半导体区域21和第二半导体区域22，例如，与面向入射到光电器件上的光的外延层的表面毗邻。第一半导体区域21具有n 型导电性，第二半导体区域22具有p 型导电性。在其它实施例(未示出)中，该导电性可以反转。两个半导体区域21、22在外延层中间隔开并形成pin光电二极管。例如，在第一半导体区域21与第二半导体区域22之间建立未掺杂的本征半导体区域。
43.第二半导体层2包括功能电路24、25，例如cmos电路。功能电路可以包括组件，例如放大器、控制逻辑、微处理器、模数转换器、时间数字转换器、asic和类似组件。例如，单个芯片中的功能电路包括用于将光电器件作为诸如环境光传感器或颜色传感器之类的光学传感器操作的组件。功能电路还可以提供将光电器件集成在用于接近、姿势、环境光、颜色和/或光谱感测应用的传感器封装中所必需的电气组件。
44.硅通孔(tsv)14设置在第一半导体层和第二半导体层中。在图中绘制出两个tsv。tsv分别电连接到功能电路24、25。tsv构成竖直电连接、通孔，并完全穿过第一半导体层和第二半导体层。tsv允许从第一半导体层的背面12接触功能电路24、25。实际上，构造外延层以在正面11上提供接触区域13，并将tsv分别电连接到功能电路24、25。然而，附加地或替代地，借助于设置在氧化物层32中的金属化部建立电连接，该金属化部经由接触区域13将tsv分别电连接到功能电路24、25。
45.在本实施例中，在第二半导体层2上设置后端层4，面向入射到光电器件上的光。例如，后端层4包括氧化物层32。此外，在后端层4中设置涂覆层41，例如与后端层4毗邻。结果是，光电二极管23至少部分地被涂覆层41包围。涂覆层41具有防反射特性。例如，涂覆层41设置为反射入射到光电器件上的光并仅允许期望的波长或波长范围的光通过。不期望的波长被反射。
46.这种防反射涂覆层(arc)可以以不同的方式实施。例如，去除光电二极管23上方(即面向入射到光电器件上的光的方向)的氧化物层32，并用涂覆层41代替它。相反地，可以在氧化物层32的表面上涂覆涂覆层41(顶部arc)。此外，可以在光电二极管23上方的氧化物层32中蚀刻槽，向下直至光电二极管23。涂覆层41设置在槽中，设置到光电二极管上(barc(底部防反射涂覆层))。然而，可以在施加氧化物层32之前，在光电二极管23上设置涂覆层41。这样，涂覆层41嵌入在氧化物层32中(ebarc(嵌入式barc))。
47.重分布层3设置在第一半导体层1的背面12上。重分布层3包括氧化物层32和金属化层33。金属化层33的第一接触区域31设置在没有氧化物层32的背面12的区域上。换句话说，第一接触区域31电连接到第一半导体层1的背面12，并由此建立光电器件的背面引线。然而，第一接触区域31不电连接到tsv。相反地，tsv连接到金属化层的第三接触区域34。此
外，第一接触区域31和第三接触区域34分别连接到凸块35，从而使得接触区域可用于电接触外部组件，例如集成电路或电源等。
48.重分布层3可以以不同的方式来制造。例如，可以在背面12上构造氧化物层32，使得区域保持为无氧化物层。然后在附加步骤中，可以在没有氧化物层的该区域中设置第一接触区域31。替代地，可以首先将氧化物层32施加到背面12，然后在附加步骤中，去除它以释放区域，在该区域中可以建立第一接触区域31。
49.在光电器件操作期间，形成将光电二极管23电连接到固定电势的信号路径5。实际上，信号路径将光电二极管23与第一半导体层1的背面12电连接。信号路径5在图中基于等效电路图来绘制。更详细地，第一信号路径5建立在第一半导体区域21和第二半导体区域22之间，分别穿过第一半导体层1、第二半导体层2和金属化层33。信号路径5可以经由第一接触区域31和附接到其上的一个或更多个凸块35接触。
50.在等效电路图中存在将第一半导体区域21和第二半导体区域22分别与tsv 14中的一个tsv连接的两条示例信号路径51、52。示例信号路径用表征外延层的电阻率的电阻器repi和表征第一半导体层的电阻率的电阻器rsub代表。电容器ctsv代表tsv 14的电容器特性。由于外延层具有更高的电阻率，因此示例路径一同构成相对高的串联阻抗。仅有这种结构会对于如在序言部分中讨论的干扰敏感。然而，如由改进的构思所提出的从背面12进行连接能够实现光电二极管23的非常低的欧姆连接，同时避免穿过tsv 14和外延层的高阻抗的示例信号路径51、52。因此，连接等同于板上芯片安装方法，使用导电胶在pcb与衬底之间引入低欧姆连接。使用高度掺杂的衬底材料还避免了为了在衬底上实施金属到衬底的连接而进行的单独的掺杂工艺步骤，即金属化层可以直接附接到衬底，即第一半导体层。此外，去除重分布层的氧化物层减小了衬底与pcb之间的热阻，从而实现了芯片的更好的热沉。
51.改进的构思几乎完全避免了从tsv到敏感光电二极管前端的任何耦合。这提高了此类电路的整体性能(信噪比)。此外，它允许以更高的功率耗散操作电路，以进一步改进性能，同时由于背面端子的热沉，限制了芯片的温升。
52.图2示出了光子检测器的示例实施例。该图的上面部分示出了光子检测器的俯视图，该图的下面部分示出了光子检测器的侧视图。在图1中讨论的光电器件安装在印刷电路板6上并电连接到印刷电路板6。
53.该光子检测器包括布置为操作光电器件的驱动器电路。此外，光子检测器包括布置为对由光电器件生成的传感器信号进行处理的信号处理器。驱动器电路和信号处理器可以集成在光电器件中，例如作为上述功能电路24、25。然而，组件中的一个或两者可以设置在印刷电路板6上。高度集成的光子检测器可以与光电器件一起实现，并且可以设置为环境光传感器、接近传感器、rgb和xyz颜色传感器、姿势传感器、光频(ltf)传感器、光电压(ltv)传感器和/或线性阵列。
54.附图标记
[0055]1ꢀꢀ
第一半导体层
[0056]2ꢀꢀ
第二半导体层
[0057]3ꢀꢀ
重分布层
[0058]4ꢀꢀ
后端层
[0059]5ꢀꢀ
信号路径
[0060]6ꢀꢀ
印刷电路板
[0061]
11 正面
[0062]
12 背面
[0063]
13 第二接触区域
[0064]
14 硅通孔
[0065]
21 第一半导体区域
[0066]
22 第二半导体区域
[0067]
23 光电二极管
[0068]
24 功能电路
[0069]
25 功能电路
[0070]
31 第一接触区域
[0071]
32 氧化物层
[0072]
33 金属化层
[0073]
34 第三接触区域
[0074]
35 凸块
[0075]
41 涂覆层
[0076]
51 信号路径
[0077]
52 信号路径
[0078]
ctsv tsv等效电容器
[0079]
repi 外延层等效电阻器
[0080]
rsub 衬底等效电阻器