驱动电路结构及显示面板的制作方法

1.本实用新型涉及显示装置技术领域，更具体地说，是涉及驱动电路结构及显示面板。


背景技术：

2.近年来，薄膜晶体管液晶显示器(thin film transistor liquid crystal display,tft
‑
lcd)基于其低电压操作、应答速度快、重量轻以及体积小等优点，而逐渐成为显示器产品的主流。薄膜晶体管液晶显示器主要包括一液晶显示面板板及一背光模块(back1ight module)，其中液晶显示板是由一彩色滤光基板(color filter,cf)、一薄膜晶体管阵列基板(thin film transistor array substrate,tft array substrate)以及配置于此两基板之间的一液晶层所构成，而背光模块是用以提供此液晶显示面板所需的面光源，以使液晶显示器达到显示的效果。
3.将驱动显示面板所用的栅极驱动电路制作于显示面板上的技术己逐渐发展出来。上述的驱动电路结构在制程中，如果有微尘、粒子等颗粒污染物掉落，或者在制程中发生散焦，上述情况会造成驱动电路结构短路，进而导致显示面板的画面异常，从而造成显示面板报废；因此上述的驱动电路结构需要进行修补，例如激光切除，使得驱动电路结构正常运作。
4.然而，驱动电路结构包括第一金属层、第二金属层和半导体层，并且三者可能有重叠的部分，激光切除的方式容易穿透驱动电路结构的第一金属层、第二金属层和半导体层，进而导致驱动电路结构无法正常工作，从而使显示面板的显示功能受到影响且良率受限。


技术实现要素：

5.本实用新型的目的在于提供一种驱动电路结构及显示面板，以解决在现有制程中电路驱动结构容易由于颗粒污染物或者散焦而造成短路的技术问题。
6.为实现上述目的，本实用新型采用的技术方案是驱动电路结构，包括：
7.多个第一导电图案；
8.多个半导体层，与所述第一导电图案一一对应，且设于所述第一导电图案上；
9.多个第二导电图案，与所述半导体层一一对应，且设于所述半导体层上；
10.多个第三导电图案，与所述半导体层一一对应，且设于所述半导体层上；
11.第一电极线，与所述第一导电图案间隔第一距离，所述第一电极线设有多个第一连接部，所述第一连接部与所述第一导电图案一一对应连接；以及
12.第二电极线，与所述第一导电图案间隔第二距离，所述第二电极线设有多个第二连接部，所述第二连接部与所述第二导电图案一一对应连接。
13.通过采用上述技术方案，当单个薄膜晶体管短路时，可以通过切割第一连接部和/或第二连接部来实现该薄膜晶体管与其他薄膜晶体管的电性绝缘，进而使得驱动电路结构维持正常运作功能；另外，第一连接部位于第一导电图案和第一电极线之间，同时第二连接
部位于第一导电图案和第二电极线之间，对第一连接部和第二连接部进行激光切割作业不会对设于第一导电图案上的半导体层、第二导电图案和第三导电图案造成影响。
14.在一个实施例中，每个所述第一导电图案与对应的所述半导体层、所述第二导电图案和所述第三导电图案构成薄膜晶体管。
15.具体地，薄膜晶体管的结构包括但不限于：一个第一导电图案、一个半导体层、一个第二导电图案和一个第三导电图案构成一个薄膜晶体管，或者一个第一导电图案、一个半导体层、一个第二导电图案和两个第三导电图案构成一个薄膜晶体管。
16.通过采用上述技术方案，多个第一导电图案、多个半导体层、多个第二导电图案和多个第三导电图案一一对应构成多个薄膜晶体管，上述设计有助于提升驱动电路结构的通道宽长比。
17.在一个实施例中，多个所述薄膜晶体管相互并联。
18.具体地，多个所述第一导电图案并联于所述第一电极线，多个所述第二导电图案并联于所述第二电极线。
19.通过采用上述技术方案，首先，并联连接的薄膜晶体管可以使得驱动电路结构中的部分导电图案发生短路现象时，可对驱动电路结构中的第一连接部和第二连接部切割，进而使得发生短路的薄膜晶体管与其他薄膜晶体管电性绝缘，以保持驱动电路结构的正常运作；另外，并联连接的薄膜晶体管有助于使驱动电路结构通道宽长比提升，且并联的连接方式有助于缩小驱动电路结构的尺寸。具体地，驱动电路结构被开启时，多个薄膜晶体管并联的结构有助于降低驱动电路结构的热量集中于部份导电层；即上述设计使得驱动电路结构散热性能较好，不易因热量集中而受到损坏。
20.在一个实施例中，所述第一电极线和多个所述第一导电图案形成梳型图案。
21.通过采用上述技术方案，有利于降低第一电极线和第一导电图案的制造难度。
22.在一个实施例中，所述第二电极线和多个所述第二导电图案形成梳型图案。
23.通过采用上述技术方案，有利于降低第二电极线和第二导电图案的制造难度。
24.在一个实施例中，每一所述第三导电图案与相邻的所述第三导电图案形成“u”型图案，所述第二电极图案插入于相邻的两个所述第三导电图案之间。
25.通过采用上述技术方案，多个第二电极图案与多个第三导电图案相对且交错设置，以提供不同的通道宽长比。
26.在一个实施例中，所述第三电极线和多个所述第三导电图案形成梳型图案。
27.通过采用上述技术方案，有利于降低第三电极线和第三导电图案的制造难度。
28.本实施例还提供显示面板，设有上述的驱动电路结构。
29.通过采用上述技术方案，本实施例以多个薄膜晶体管并联的结构构成驱动电路结构，以使得驱动电路结构具有高的通道宽长比。并联的薄膜晶体管结构也有助于缩小驱动电路结构的尺寸以及避免热量集中的情形。因此，本实施例的驱动电路结构具有良好的元件特性。此外，本实施例的驱动电路结构中，部份第一连接部和或第二连接部被切断时，未被断开的第一连接部和第二连接部仍可使对应的导电图案保持电性连接。因此，如果部份薄膜晶体管受到污染或其它因素而发生短路或损坏的情形，可以进行修补制造工艺以使得本技术提供的驱动电路结构保持正常运作。即具有上述驱动电路结构的显示面板具有高良率。
附图说明
30.为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1是本实用新型实施例提供的驱动电路结构的示意图；
32.图2是本实用新型实施例提供的驱动电路结构上切割第一连接部和第二连接部的示意图。
33.图中各附图标记为：
34.100
‑
驱动电路结构；
35.200
‑
污染物；
[0036]1‑
第一导电图案；
[0037]2‑
半导体层；
[0038]3‑
第二导电图案；
[0039]4‑
第三导电图案；
[0040]5‑
第一电极线；
[0041]6‑
第二电极线；
[0042]7‑
第一连接部；
[0043]8‑
第二连接部；
[0044]9‑
第三电极线。
具体实施方式
[0045]
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0046]
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接位于另一个元件上或者间接位于另一个元件上。当一个元件被称为“连接于”另一个元件，它可以是直接连接或间接连接至另一个元件。
[0047]
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型，而不是指示装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0048]
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性或指示技术特征的数量。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。以下结合具体实施例对本实用新型的具体实现进行更加详细的描述：
[0049]
如图1和图2所示，本实用新型实施例提供的驱动电路结构100，包括：多个第一导电图案1、多个半导体层2、多个第二导电图案3、多个第三导电图案4、第一电极线5和第二电极线6；多个半导体层2与第一导电图案1一一对应，且设于第一导电图案1上；多个第二导电图案3与半导体层2一一对应，且设于半导体层2上；多个第三导电图案4与半导体层2一一对
应，且设于半导体层2上；第一电极线5与第一导电图案1间隔第一距离，第一电极线5设有多个第一连接部7，第一连接部7与第一导电图案1一一对应连接；第二电极线6与第一导电图案1间隔第二距离，第二电极线6设有多个第二连接部8，第二连接部8与第二导电图案3一一对应连接。
[0050]
本实施例提供的驱动电路结构100可以为门极驱动电路结构100(gate driver less，gdl)，也可以为其他具有相似结构的驱动电路结构100；每个第一导电图案1与对应的半导体层2、第二导电图案3和第三导电图案4构成薄膜晶体管，当污染物200落于薄膜晶体管的区域时，例如落于第二导电图案3和第三导电图案4之间，会造成两者之间电性连接，进而造成整个驱动电路结构100短路，从而造成设有驱动电路结构100的显示面板报废；而此时本实施例的驱动电路结构100可以通过激光切除的方式，将落有污染物200的薄膜晶体管对应的第一连接部7和/或第二连接部8切割，使得该薄膜晶体管与其他薄膜晶体管保持电性绝缘，使得驱动电路结构100维持正常运作功能；
[0051]
具体地，第一电极线5与第一导电图案1间隔第一距离，第一连接部7位于第一电极线5和第一导电图案1之间，当切割该第一连接部7时，不会对第一导电图案1造成影响；与此同时，由于半导体层2、第二导电图案3和第三导电图案4也设于第一导电图案1上，因此当切割第一连接部7时，同样不会对半导体层2、第二导电图案3和第三导电图案4造成影响；同理地，第二电极线6与第一导电图案1间隔第二距离，第二连接部8位于第二电极线6和第一导电图案1之间，当切割该第二连接部8时，不会对第一导电图案1造成影响；与此同时，由于半导体层2、第二导电图案3和第三导电图案4也设于第一导电图案1上，因此当切割第二连接部8时，同样不会对半导体层2、第二导电图案3和第三导电图案4造成影响。
[0052]
需要进一步解释的是，第一导电图案1为栅极，第二导电图案3为源极，第三导电图案4为漏极，第一导电图案1由第一金属层形成，第二导电图案3和第三导电图案4有第二金属层形成。
[0053]
通过采用上述技术方案，当单个薄膜晶体管短路时，可以通过切割第一连接部7和/或第二连接部8来实现该薄膜晶体管与其他薄膜晶体管的电性绝缘，进而使得驱动电路结构100维持正常运作功能；另外，第一连接部7位于第一导电图案1和第一电极线5之间，同时第二连接部8位于第一导电图案1和第二电极线6之间，对第一连接部7和第二连接部8进行激光切割作业不会对设于第一导电图案1上的半导体层2、第二导电图案3和第三导电图案4造成影响。
[0054]
在一个实施例中，每个第一导电图案1与对应的半导体层2、第二导电图案3和第三导电图案4构成薄膜晶体管。
[0055]
具体地，薄膜晶体管的结构包括但不限于：一个第一导电图案1、一个半导体层2、一个第二导电图案3和一个第三导电图案4构成一个薄膜晶体管，或者一个第一导电图案1、一个半导体层2、一个第二导电图案3和两个第三导电图案4构成一个薄膜晶体管。
[0056]
通过采用上述技术方案，多个第一导电图案1、多个半导体层2、多个第二导电图案3和多个第三导电图案4一一对应构成多个薄膜晶体管，上述设计有助于提升驱动电路结构100的通道宽长比。
[0057]
在一个实施例中，多个薄膜晶体管相互并联。
[0058]
具体地，多个第一导电图案1并联于第一电极线5，多个第二导电图案3并联于第二
电极线6。
[0059]
通过采用上述技术方案，首先，并联连接的薄膜晶体管可以使得驱动电路结构100中的部分导电图案发生短路现象时，可对驱动电路结构100中的第一连接部7和第二连接部8切割，进而使得发生短路的薄膜晶体管与其他薄膜晶体管电性绝缘，以保持驱动电路结构100的正常运作；另外，并联连接的薄膜晶体管有助于使驱动电路结构100通道宽长比提升，且并联的连接方式有助于缩小驱动电路结构100的尺寸。具体地，驱动电路结构100被开启时，多个薄膜晶体管并联的结构有助于降低驱动电路结构100的热量集中于部份导电层；即上述设计使得驱动电路结构100散热性能较好，不易因热量集中而受到损坏。
[0060]
在一个实施例中，第一电极线5和多个第一导电图案1形成梳型图案。
[0061]
通过采用上述技术方案，有利于降低第一电极线5和第一导电图案1的制造难度。
[0062]
在一个实施例中，第二电极线6和多个第二导电图案3形成梳型图案。
[0063]
通过采用上述技术方案，有利于降低第二电极线6和第二导电图案3的制造难度。
[0064]
在一个实施例中，还包括第三电极线9，多个第三导电图案4与第三电极线9连接，第三电极线9和多个第三导电图案4形成梳型图案。
[0065]
可选地，第三电极线9的远离第三导电图案4的边沿可以与第一导电图案1的靠近第三电极线9的边沿平齐，第一电极线5与第三电极线9之间间隔第一预设距离。
[0066]
通过采用上述技术方案，有利于降低第三电极线9和第三导电图案4的制造难度，同时也避免了激光切割作业时对第三电极线9的损坏。
[0067]
在一个实施例中，每一第三导电图案4与相邻的第三导电图案4形成“u”型图案，第二导电图案3插入于相邻的两个第三导电图案4之间。
[0068]
通过采用上述技术方案，多个第二导电图案3与多个第三导电图案4相对且交错设置，以提供不同的通道宽长比。
[0069]
本实施例还提供显示面板，设有上述的驱动电路结构100。
[0070]
通过采用上述技术方案，本实施例以多个薄膜晶体管并联的结构构成驱动电路结构100，以使得驱动电路结构100具有高远道宽长比。并联的薄膜晶体管结构也有助于缩小驱动电路结构100的尺寸以及避免热量集中的情形。因此，本实施例的驱动电路结构100具有良好的元件特性。此外，本实施例的驱动电路结构100中，部份第一连接部7和或第二连接部8被切断时，未被断开的第一连接部7和第二连接部8仍可使对应的导电图案保持电性连接。因此，如果部份薄膜晶体管受到污染或其它因素而发生短路或损坏的情形，可以进行修补制造工艺以使得本实施例的驱动电路结构100保持正常运作。即具有本实施例的驱动电路结构100的显示面板具有高良率。
[0071]
以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。