用于复用器的输入电路和用于模数转换器的输入电路的制作方法

1.本公开涉及用于复用器的输入电路和用于模数转换器的输入电路。


背景技术：

2.模数转换被广泛用于涉及众多传感器的应用(例如，汽车应用)中。在一些常规模数转换形式中，模拟源(诸如传感器)向采样电容器提供输入电荷，并且电荷累积，因此在采样时段内在采样电容器上采样的电压被转换为数字值。
3.期望减少输入电荷，使得减小模数转换器的输入滤波器两端的电压降，从而使得能够提高采样率。现有技术使用轨到轨缓冲器来对输入电压进行采样，从而实现该目标。尽管这消除了对输入电荷的担心，但是这样的缓冲器特别是在高采样率的情况下，消耗大量的片上面积并且具有高功耗。特别是对于存在大量模拟输入源的情况，使用这样的缓冲器在面积和功耗方面变得太昂贵。
4.因此，需要在这一领域进一步发展。


技术实现要素：

5.本公开至少解决了上述高功耗的问题。
6.根据本公开的第一方面，提供了一种用于复用器的输入电路，所述输入电路包括：第一模拟输入节点；输出节点；电容性节点，连接到所述输出节点；第一控制电路，被配置为在响应于模数转换器的采样周期的开始而开始的第一时段期间，将所述电容性节点处的电荷设置为期望电压，其中到所述模数转换器的输入由来自所述复用器的输出驱动；第二控制电路，被配置为在响应于所述第一时段的期满而开始的第二时段期间，将所述电容性节点处的电荷设置为所述第一模拟输入节点处的电压，所述第一模拟输入节点处的电压通过与所述第一模拟输入节点连接的第一晶体管和与所述输出节点连接的第二晶体管之间的阈值电压的失配所引起的失配电压而被修改；以及第一通道选择开关，所述第一通道选择开关闭合，以将所述第一模拟输入节点连接到所述输出节点，从而将所述电容性节点充电至所述第一模拟输入节点处的电压，所述第一通道选择开关响应于所述第二时段的期满而被闭合；其中在所述模数转换器的所述采样周期结束时，所述第一通道选择开关断开，以将所述第一模拟输入节点从所述输出节点断开连接。
7.在一些实施例中，所述第一控制电路包括放电电路装置所述放电电路装置被配置为在所述第一时段期间将所述电容性节点放电至接地；其中所述第二控制电路包括电平移位电路装置，所述电平移位电路装置被配置为在所述第二时段期间，将所述电容性节点充电至所述第一模拟输入节点处的电压，所述第一模拟输入节点处的电压通过所述第一晶体管和所述第二晶体管之间的阈值电压的失配所引起的所述失配电压而被修改；并且其中所述电平移位电路装置包括所述第一晶体管和所述第二晶体管。
8.在一些实施例中，输入电路还包括控制信号发生器，所述控制信号发生器被配置为：响应于所述模数转换器的所述采样周期的开始，断言第二控制信号达所述第一时段；响
应于所述第一时段的期满，将所述第二控制信号解除断言；响应于所述第一时段的期满，断言第一控制信号达所述第二时段；以及响应于所述第二时段的期满，将所述第一控制信号解除断言。
9.在一些实施例中，所述第一晶体管包括第一p沟道晶体管，所述第一p沟道晶体管具有连接到接地的漏极、连接到第一节点的源极和连接到所述第一模拟输入节点的栅极；其中所述第二晶体管包括第二n沟道晶体管，所述第二n沟道晶体管具有连接到所述输出节点的源极和连接到第二节点的栅极；并且其中所述电平移位电路装置还包括：第一n沟道晶体管，所述第一n沟道晶体管具有连接到所述第二节点的漏极、连接到接地的源极和连接到所述第一控制信号的栅极；传输门，被配置为响应于所述第一控制信号的断言而将所述第一节点连接到所述第二节点；第二p沟道晶体管，所述第二p沟道晶体管具有连接到所述第二n沟道晶体管的漏极的漏极、连接到供电电压的源极和连接到所述第一控制信号的栅极；逻辑门，被配置为根据对所述第一控制信号的补码和所述第二控制信号执行的逻辑运算来生成逻辑信号；电阻器，所述电阻器具有连接到所述第一节点的第一端子；以及第三p沟道晶体管，所述第三p沟道晶体管具有连接到所述电阻器的第二端子的漏极、连接到所述供电电压的源极和连接到所述逻辑信号的栅极。
10.在一些实施例中，所述逻辑门包括nor门，所述nor门接收所述第一控制信号的补码和所述第二控制信号作为输入，并且生成所述逻辑信号作为输出。
11.在一些实施例中，所述放电电路装置包括第三n沟道晶体管，所述第三n沟道晶体管具有连接到所述输出节点的漏极、连接到接地的源极和连接到所述第二控制信号的栅极。
12.在一些实施例中，输入电路还包括：第二模拟输入节点；第二放电电路装置，被配置为在所述第一时段期间将所述电容性节点放电；第二电平移位电路装置，被配置为在所述第二时段期间，将所述电容性节点充电至所述第二模拟输入节点处的电压，所述第二模拟输入节点处的电压通过与所述第二模拟输入节点连接的第三晶体管以及与所述输出节点连接的第四晶体管之间的阈值电压的失配所引起的失配电压而被修改；以及第二通道选择开关，所述第二通道选择开关闭合，以将所述第二模拟输入节点连接到所述输出节点，从而将所述电容性节点充电至所述第二模拟输入节点处的电压，所述第二通道选择开关响应于所述第二时段的期满而闭合；其中所述第二通道选择开关在所述模数转换器的所述采样周期结束时断开，以将所述第二模拟输入节点从所述输出节点断开连接；其中所述第一通道选择开关基于第一通道选择信号来操作，如果包括所述模拟输入节点、所述放电电路装置、所述电平移位电路装置和所述第一通道选择开关的第一通道被选择，则所述第一通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言；并且其中所述第二通道选择开关基于第二通道选择信号来操作，如果包括所述第二模拟输入节点、所述第二放电电路装置、所述第二电平移位电路装置和所述第二通道选择开关的第二通道被选择，则所述第二通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言。
13.在一些实施例中，所述第一控制电路包括充电电路装置，所述充电电路装置被配置为在所述第一时段期间，将所述电容性节点充电至供电电压；其中所述第二控制电路包括电平移位电路装置，所述电平移位电路装置被配置为在所述第二时段期间，将所述电容
性节点放电至所述第一模拟输入节点处的电压，所述第一模拟输入节点处的电压通过所述第一晶体管和所述第二晶体管之间的阈值电压的失配所引起的所述失配电压而被修改；并且其中所述电平移位电路装置包括所述第一晶体管和所述第二晶体管。
14.在一些实施例中，输入电路还包括控制信号发生器，所述控制信号发生器被配置为：响应于所述模数转换器的所述采样周期的开始，断言第二控制信号达所述第一时段；响应于所述第一时段的期满，将所述第二控制信号解除断言；响应于所述第一时段的期满，断言第一控制信号达所述第二时段；以及响应于所述第二时段的期满，将所述第一控制信号解除断言。
15.在一些实施例中，所述第一晶体管包括第一n沟道晶体管，所述第一n沟道晶体管具有连接到所述供电电压的漏极、连接到第一节点的源极和连接到所述第一模拟输入节点的栅极；其中所述第二晶体管包括第二p沟道晶体管，所述第二p沟道晶体管具有连接到所述输出节点的源极和连接到第二节点的栅极；并且其中所述电平移位电路装置包括：第一p沟道晶体管，所述第一p沟道晶体管具有连接到所述供电电压的源极、连接到所述第二节点的漏极和连接到所述第一控制信号的补码的栅极；第二n沟道晶体管，所述第二n沟道晶体管具有连接到所述第二p沟道晶体管的漏极的漏极、连接到接地的源极和连接到所述第一控制信号的补码的栅极；逻辑门，被配置为根据对所述第二控制信号和所述第一控制信号执行的逻辑运算来生成逻辑信号；电阻器，所述电阻器具有连接到所述第一节点的第一端子；以及第三n沟道晶体管，所述第三n沟道晶体管具有连接到所述电阻器的第二端子的漏极、连接到接地的源极和连接到所述逻辑信号的栅极。
16.在一些实施例中，所述逻辑门包括nand门，所述nand门接收所述第一控制信号和所述第二控制信号作为输入并生成所述逻辑信号作为输出。
17.在一些实施例中，所述充电电路装置包括第三p沟道晶体管，所述第三p沟道晶体管具有连接到所述供电电压的源极、连接到所述输出节点的漏极和连接到所述第二控制信号的栅极。
18.在一些实施例中，输入电路还包括：第二模拟输入节点；第二充电电路装置，被配置为在所述第一时段期间，将所述电容性节点充电至所述供电电压；第二电平移位电路装置，被配置为在所述第二时段期间，将所述电容性节点放电至所述第二模拟输入节点处的电压，所述第二模拟输入节点处的电压通过与所述第二模拟输入节点连接的第三晶体管和与所述输出节点连接的第四晶体管之间的阈值电压的失配所引起的失配电压而被修改；以及第二通道选择开关，所述第二通道选择开关闭合，以将所述第二模拟输入节点连接到所述输出节点，从而将所述电容性节点充电至所述第二模拟输入节点处的电压，所述第二通道选择开关响应于所述第二时段的期满而被闭合；其中所述第二通道选择开关在所述模数转换器的所述采样周期结束时断开，以将所述第二模拟输入节点从所述输出节点断开连接；其中所述第一通道选择开关基于第一通道选择信号来操作，如果包括所述第一模拟输入节点、所述充电电路装置、所述电平移位电路装置和所述第一通道选择开关的第一通道被选择，则所述第一通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言；并且其中所述第二通道选择开关基于第二通道选择信号来操作，如果包括所述第二模拟输入节点、所述第二充电电路装置、所述第二电平移位电路装置和所述第二通道选择开关的第二通道被选择，则所述第二通道选择信号响应
于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言。
19.根据本公开的第二方面，提供了一种用于模数转换器的输入电路，所述输入电路包括：第一通道选择开关，所述第一通道选择开关闭合，以将第一模拟输入节点连接到中间节点，从而将所述中间节点充电至所述第一模拟输入节点处的电压，所述第一通道选择开关在响应于所述模数转换器的采样周期的开始而开始的第一时段期间被闭合；电容性节点，被连接到输出节点；放电电路装置，连接在所述第一通道选择开关和所述输出节点之间，并且被配置为在所述第一时段期间对所述电容性节点放电；电平移位电路装置，被配置为在响应于所述第一时段的期满而开始的第二时段期间，将所述电容性节点充电至所述中间节点处的电压减去所述电平移位电路装置的第一晶体管的阈值电压；以及选择开关，所述选择开关闭合，以将所述中间节点连接到所述输出节点，从而将所述输出节点充电至所述中间节点处的电压，所述选择开关响应于所述第二时段的期满而被闭合；其中在所述模数转换器的所述采样周期结束时，所述选择开关断开，以将所述中间节点从所述输出节点断开连接。
20.在一些实施例中，输入电路还包括：控制信号发生器，被配置为：响应于所述模数转换器的所述采样周期的开始，断言第二控制信号达第一时段；响应于所述第一时段的结束，将所述第二控制信号解除断言；响应于所述第一时段的结束，断言第一控制信号达第二时段；以及响应于所述第二时段的结束，将所述第一控制信号解除断言。
21.在一些实施例中，所述第一晶体管在所述电平移位电路装置内，并且包括第一n沟道晶体管，所述第一n沟道晶体管具有连接到所述输出节点的源极和连接到所述中间节点的栅极；并且其中所述电平移位电路装置还包括第一p沟道晶体管，所述第一p沟道晶体管具有连接到供电电压的源极、连接到所述第一n沟道晶体管的漏极的漏极和连接到所述第一控制信号的栅极。
22.在一些实施例中，所述放电电路装置包括第二n沟道晶体管，所述第二n沟道晶体管具有连接到所述输出节点的漏极、连接到接地的源极和连接到所述第二控制信号的栅极。
23.在一些实施例中，输入电路还包括：第二通道选择开关，所述第二通道选择开关闭合，以将第二模拟输入节点连接到所述中间节点，从而将所述中间节点充电至所述第二模拟输入节点处的电压，所述第二通道选择开关在所述第一时段期间被闭合；其中所述第一通道选择开关基于第一通道选择信号来操作，如果包括所述第一模拟输入节点、所述放电电路装置、所述电平移位电路装置和所述第一通道选择开关的第一通道被选择，则所述第一通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言；并且其中所述第二通道选择开关基于第二通道选择信号来操作，如果包括所述第二模拟输入节点、所述第二放电电路装置、所述第二电平移位电路装置和所述第二通道选择开关的第二通道被选择，则所述第二通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言。
24.根据本公开的第三方面，提供了一种用于模数转换器的输入电路，输入电路包括：第一通道选择开关，所述第一通道选择开关闭合，以将第一模拟输入节点连接到中间节点，从而将所述中间节点充电至所述第一模拟输入节点处的电压，所述第一通道选择开关在响
应于所述模数转换器的采样周期的开始而开始的第一时段期间被闭合；电容性节点，被连接到输出节点；充电电路装置，被连接在所述第一通道选择开关和所述输出节点之间，并且被配置为在所述第一时段期间将所述电容性节点充电到供电电压；电平移位电路装置，被配置为在响应于所述第一时段的期满而开始的第二时段期间，将所述电容性节点放电至所述中间节点处的电压加上所述电平移位电路装置的第一晶体管的阈值电压；以及选择开关，所述选择开关闭合，以将所述中间节点连接到所述输出节点，从而将所述输出节点放电至所述中间节点处的电压，所述选择开关响应于所述第二时段的期满而被闭合；其中在所述模数转换器的所述采样周期结束时，所述选择开关断开，以将所述中间节点从所述输出节点断开连接。
25.在一些实施例中，输入电路还包括：控制信号发生器，被配置为：响应于所述模数转换器的所述采样周期的开始，断言第二控制信号达第一时段；响应于所述第一时段的结束，将所述第二控制信号解除断言；响应于所述第一时段的结束，断言第一控制信号达第二时段；以及响应于所述第二时段的结束，将所述第一控制信号解除断言。
26.在一些实施例中，所述第一晶体管在所述电平移位电路装置内，并且包括第一p沟道晶体管，所述第一p沟道晶体管具有连接到所述输出节点的源极和连接到所述中间节点的栅极；并且其中所述电平移位电路装置还包括第一n沟道晶体管，所述第一n沟道晶体管具有连接到所述第一p沟道晶体管的漏极的漏极、连接到接地的源极和连接到所述第一控制信号的栅极。
27.在一些实施例中，所述充电电路装置包括第二p沟道晶体管，所述第二p沟道晶体管具有连接到所述输出节点的漏极、连接到所述供电电压的源极和连接到所述第二控制信号的栅极。
28.在一些实施例中，输入电路还包括：第二通道选择开关，所述第二通道选择开关闭合，以将第二模拟输入节点连接到所述中间节点，从而将所述中间节点放电至所述第二模拟输入节点处的电压，所述第二通道选择开关在所述第一时段期间被闭合；其中所述第一通道选择开关基于第一通道选择信号来操作，如果包括所述第一模拟输入节点、所述放电电路装置、所述电平移位电路装置和所述第一通道选择开关的第一通道被选择，则所述第一通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言；并且其中所述第二通道选择开关基于第二通道选择信号来操作，如果包括所述第二模拟输入节点、所述第二放电电路装置、所述第二电平移位电路装置和所述第二通道选择开关的第二通道被选择，则所述第二通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言。
29.根据本公开的第四方面，提供了一种用于模数转换器的输入电路，所述输入电路包括：第一通道选择开关，所述第一通道选择开关闭合，以将第一模拟输入节点连接到中间节点，从而将所述中间节点充电至所述第一模拟输入节点处的电压，所述第一通道选择开关在响应于所述模数转换器的采样周期的开始而开始的第一时段期间被闭合；电容性节点，被连接到输出节点；第一控制电路，被连接在所述第一通道选择开关和所述输出节点之间，并且被配置为在所述第一时段期间将所述电容性节点处的电荷设置为期望电压；第二控制电路，被配置为在响应于所述第一时段的期满而开始的第二时段期间，将所述电容性节点处的电荷设置为所述中间节点处的电压，所述中间节点处的电压通过与所述中间节点
连接的第一晶体管和与所述输出节点连接的第二晶体管之间的阈值电压的失配所引起的失配电压而被修改；选择开关，所述选择开关闭合，以将所述中间节点连接到所述输出节点，从而将所述输出节点充电至所述中间节点处的电压，所述选择开关响应于所述第二时段的期满而被闭合；其中在所述模数转换器的所述采样周期结束时，所述选择开关断开，以将所述中间节点从所述输出节点断开连接。
30.在一些实施例中，所述第一控制电路包括放电电路装置，所述放电电路装置被连接在所述第一通道选择开关和所述输出节点之间，并且被配置为在所述第一时段期间对所述电容性节点进行放电；并且其中所述第二控制电路包括电平移位电路装置，所述电平移位电路装置被配置为在所述第二时段期间，将所述电容性节点充电至通过所述失配电压而修改的所述中间节点处的电压。
31.在一些实施例中，输入电路还包括：控制信号发生器，被配置为：响应于所述模数转换器的所述采样周期的开始，断言第二控制信号达第一时段；响应于所述第一时段的结束，将所述第二控制信号解除断言；响应于所述第一时段的结束，断言第一控制信号达第二时段；以及响应于所述第二时段的结束，将所述第一控制信号解除断言。
32.在一些实施例中，所述第一晶体管包括第一p沟道晶体管，所述第一p沟道晶体管具有连接到第一节点的源极、连接到接地的漏极和连接到所述中间节点的栅极；其中所述第二晶体管包括第二n沟道晶体管，所述第二n沟道晶体管具有连接到所述输出节点的源极和连接到第二节点的栅极；并且其中所述电平移位电路装置包括：第一n沟道晶体管，所述第一n沟道晶体管具有连接到所述第二节点的漏极、连接到接地的源极和连接到所述第一控制信号的栅极；第二p沟道晶体管，所述第二p沟道晶体管具有连接到供电电压的源极、连接到所述第一n沟道晶体管的漏极的漏极和连接到所述第一控制信号的栅极；逻辑门，被配置为根据对所述第一控制信号的补码和所述第二控制信号执行的逻辑运算来生成逻辑信号；电阻器，所述电阻器具有连接到所述第一节点的第一端子；第三p沟道晶体管，所述第三p沟道晶体管具有连接到所述供电电压的源极、连接到所述电阻器的第二端子的漏极和连接到所述逻辑信号的栅极；以及传输门，被配置为响应于所述第一控制信号的断言而将所述第一节点连接到所述第二节点。
33.在一些实施例中，所述放电电路装置包括第三n沟道晶体管，所述第三n沟道晶体管具有连接到所述输出节点的漏极、连接到接地的源极和连接到所述第二控制信号的栅极。
34.在一些实施例中，所述逻辑门包括nor门，所述nor门接收所述第一控制信号的补码和所述第二控制信号作为输入，并且生成所述逻辑信号作为输出。
35.在一些实施例中，输入电路还包括：第二通道选择开关，所述第二通道选择开关闭合，以将第二模拟输入节点连接到所述中间节点，从而将所述中间节点充电至所述第二模拟输入节点处的电压，所述第二通道选择开关在所述第一时段期间被闭合；其中所述第一通道选择开关基于第一通道选择信号来操作，如果包括所述第一模拟输入节点、所述放电电路装置、所述电平移位电路装置和所述第一通道选择开关的第一通道被选择，则所述第一通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言；并且其中所述第二通道选择开关基于第二通道选择信号来操作，如果包括所述第二模拟输入节点、所述第二放电电路装置、所述第二电平移位电路装置和
所述第二通道选择开关的第二通道被选择，则所述第二通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言。
36.在一些实施例中，所述第一控制电路包括充电电路装置，所述充电电路装置被连接在所述第一通道选择开关和所述输出节点之间，并且被配置为在所述第一时段期间将所述电容性节点充电至供电电压；并且其中所述第二控制电路包括电平移位电路装置，所述电平移位电路装置被配置为在所述第二时段期间，将所述电容性节点放电至通过所述失配电压而被修改的所述中间节点处的电压。
37.在一些实施例中，输入电路还包括：控制信号发生器，被配置为：响应于所述模数转换器的采样周期的开始，断言第二控制信号达第一时段；响应于所述第一时段的结束，将所述第二控制信号解除断言；响应于所述第一时段的结束，断言第一控制信号达第二时段；以及响应于所述第二时段的结束，将所述第一控制信号解除断言。
38.在一些实施例中，所述第一晶体管包括第一n沟道晶体管，所述第一n沟道晶体管具有连接到所述供电电压的漏极、连接到第一节点的源极和连接到所述中间节点的栅极；其中所述第二晶体管包括第二p沟道晶体管，所述第二p沟道晶体管具有连接到所述输出节点的源极和连接到第二节点的栅极；传输门响应于所述第一控制信号的断言而将所述第一节点连接到所述第二节点；并且其中所述电平移位电路装置包括：第一p沟道晶体管，所述第一p沟道晶体管具有连接到所述供电电压的源极、连接到所述第二节点的漏极和连接到所述第一控制信号的补码的栅极；第二n沟道晶体管，所述第二n沟道晶体管具有连接到所述第二p沟道晶体管的漏极的漏极、连接到接地的源极和连接到所述第一控制信号的补码的栅极；逻辑门，基于对所述第一控制信号和所述第二控制信号执行的逻辑运算而生成逻辑信号；电阻器，所述电阻器具有连接到所述第一n沟道晶体管的源极的第一端子；以及第三n沟道晶体管，所述第三n沟道晶体管具有连接到所述电阻器的第二端子的漏极、连接到接地的源极和连接到所述逻辑信号的栅极。
39.在一些实施例中，所述逻辑门包括nand门，所述nand门接收来自所述第一控制信号和所述第二控制信号的输入，并且生成所述逻辑信号作为输出。
40.在一些实施例中，所述充电电路装置包括第三p沟道晶体管，所述第三p沟道晶体管具有连接到所述供电电压的源极、连接到所述输出节点的漏极和连接到所述第二控制信号的栅极。
41.在一些实施例中，输入电路还包括：第二通道选择开关，所述第二通道选择开关在所述第一时段期间闭合，以将第二模拟输入节点连接到所述中间节点，从而将所述中间节点充电至所述第二模拟输入节点处的电压；其中所述第一通道选择开关基于第一通道选择信号来操作，如果包括所述第一模拟输入节点、所述放电电路装置、所述电平移位电路装置和所述第一通道选择开关的第一通道被选择，则所述第一通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言；并且其中所述第二通道选择开关基于第二通道选择信号来操作，如果包括所述第二模拟输入节点、所述第二放电电路装置、所述第二电平移位电路装置和所述第二通道选择开关的第二通道被选择，则所述第二通道选择信号响应于所述第二时段的期满而被断言，并且在所述模数转换器的所述采样周期结束时被解除断言。
42.根据本公开的实施例，输入电荷减小，采样率提高。
附图说明
43.图1是根据本公开的用于模数转换器的复用输入电路的框图。
44.图2是诸如可以在图1的复用输入电路中使用的采样电平移位电路装置的示意图。
45.图3是图2的电平移位电路装置正在操作的定时图。
46.图4是诸如可以在图1的复用输入电路中使用的备选采样电平移位电路装置的示意图。
47.图5是图4的电平移位电路装置正在操作的定时图。
48.图6是根据本公开的用于模数转换器的另一复用输入电路的示意图。
49.图7是图6的复用输入电路正在操作的定时图。
50.图8是根据本公开的用于模数转换器的又一复用输入电路的示意图。
51.图9是图8的复用输入电路正在操作的定时图。
52.图10是根据本公开的用于模数转换器的另一复用输入电路的示意图。
53.图11是图10的复用输入电路正在操作的定时图。
54.图12是根据本公开的用于模数转换器的附加复用输入电路的示意图。
55.图13是图12的复用输入电路正在操作的定时图。
56.图14是诸如可以与图2、图4、图6、图8、图10和图12的复用输入电路一起使用的输入开关的示意图。
57.图15是示出了根据本公开的设计的跨不同输入电压的输入电荷的第一图。
58.图16是示出了根据本公开的设计的跨不同输入电压的输入电荷的第二图。
具体实施方式
59.本文所公开的一个方面涉及用于复用器的输入电路。输入电路包括第一模拟输入节点、输出节点以及连接到输出节点的电容性节点。第一控制电路被配置为在响应于模数转换器的采样周期的开始而开始的第一时段期间，将电容性节点处的电荷设置为期望电压，其中模数转换器的输入由复用器的输出来驱动。第二控制电路被配置为在响应于第一时段期满而开始的第二时段期间，将电容性节点处的电荷设置为第一模拟输入节点处的电压，第一模拟输入节点处的电压通过由于与第一模拟输入节点连接的第一晶体管以及与输出节点连接的第二晶体管之间的阈值电压的失配而导致的失配电压来进行修改。第一通道选择开关闭合，以将第一模拟输入节点连接到输出节点，从而将电容性节点充电至第一模拟输入节点处的电压，第一通道选择开关响应于第二时段的期满而闭合。在模数转换器的采样周期结束时，第一通道选择开关断开，以将第一模拟输入节点从输出节点断开连接。
60.本文所公开的另一方面涉及用于模数转换器的输入电路。输入电路包括第一通道选择开关，第一通道选择开关闭合而将第一模拟输入节点连接到中间节点，从而将中间节点充电至第一模拟输入节点处的电压，第一通道选择开关在响应于模数转换器的采样周期的开始而开始的第一时段期间闭合。电容性节点被连接到输出节点。放电电路装置连接在第一通道选择开关和输出节点之间，并被配置为在第一时段期间对电容性节点放电。电平移位电路装置被配置为在响应于第一时段的期满而开始的第二时段期间，将电容性节点充电至中间节点处的电压减去电平移位电路装置的第一晶体管的阈值电压。选择开关闭合而将中间节点连接到输出节点，从而将输出节点充电至中间节点处的电压，选择开关响应于
第二时段的期满而闭合。在模数转换器的采样周期结束时，选择开关断开，以将中间节点从输出节点断开连接。
61.本文所公开的又一方面涉及用于模数转换器的输入电路。输入电路包括第一通道选择开关，第一通道选择开关闭合而将第一模拟输入节点连接到中间节点，从而将中间节点充电至第一模拟输入节点处的电压，第一通道选择开关在响应于模数转换器的采样周期的开始而开始的第一时段期间闭合。电容性节点被连接到输出节点。充电电路装置被连接在第一通道选择开关和输出节点之间，并且被配置为在第一时段期间将电容性节点充电到供电电压。电平移位电路装置被配置为在响应于第一时段的期满而开始的第二时段期间，将电容性节点放电至中间节点处的电压加上电平移位电路装置的第一晶体管的阈值电压。选择开关闭合而将中间节点连接到输出节点，从而将输出节点放电至中间节点处的电压，选择开关响应于第二时段的期满而闭合。在模数转换器的采样周期结束时，选择开关断开，以将中间节点从输出节点断开连接。
62.附加方面涉及用于模数转换器的输入电路。输入电路包括第一通道选择开关，第一通道选择开关闭合而将第一模拟输入节点连接到中间节点，从而将中间节点充电至第一模拟输入节点处的电压，第一通道选择开关在响应于模数转换器的采样周期的开始而开始的第一时段期间闭合。电容性节点被连接到输出节点。第一控制电路被连接在第一通道选择开关和输出节点之间，并且被配置为在第一时段期间将电容性节点处的电荷设置为期望电压。第二控制电路被配置为在响应于第一时段期满而开始的第二时段期间，将电容性节点处的电荷设置为中间节点处的电压，中间节点处的电压通过与中间节点连接的第一晶体管和与输出节点连接的第二晶体管之间的阈值电压的失配而导致的失配电压进行修改。选择开关闭合而将中间节点连接到输出节点，从而将输出节点充电至中间节点处的电压，选择开关响应于第二时段的期满而闭合。在模数转换器的采样周期结束时，选择开关断开，以将中间节点从输出节点断开连接。
63.以下公开内容使得本领域技术人员能够制造和使用本文所公开的主题。在不脱离本公开的精神和范围的情况下，本文描述的一般原理可以应用于除以上详述的实施例和应用之外的实施例和应用。本公开不旨在限于所示出的实施例，而是应被赋予与本文所公开或建议的原理和特征一致的最宽范围。
64.如权利要求书中所使用的，词语“断言”是指信号具有将传递信号的组件导通所需的逻辑电平。例如，不论晶体管是n沟道还是p沟道，“断言”信号将晶体管导通；类似地，“断言”信号将开关闭合。
65.图1所示的是八通道复用器10的电路图，八通道复用器10在其八个模拟输入节点analoginput<0>
‑
analoginput<7>处接收八个模拟输入。八个通道选择开关s0
‑
s7分别连接在模拟输入节点analoginput<0>
‑
analoginput<7>和节点nx之间，并分别由八个通道选择信号chsel<0>
‑
chsel<7>来控制。在通道选择信号chsel<0>
‑
chsel<7>的控制下，通道选择开关s0
‑
s7根据下面将描述的定时，一次将模拟输入节点analoginput<0>
‑
analoginput<7>中的选定模拟输入节点连接到节点nx，节点nx进而在节点out处被连接到模数转换器(adc)11的输入，使得adc 11将选定模拟输入节点analoginput<0>
‑
analoginput<7>处的信号数字化。电平移位电路装置12<0>
‑
12<7>与通道选择开关s0
‑
s7并联连接在模拟输入节点analoginput<0>
‑
analoginput<7>与节点nx之间。如下所述，在将选定通道的通道选择开关
s0
‑
s7闭合之前，电平移位电路装置12<0>
‑
12<7>用于在节点out处对adc 11的输入处的采样电容器c0进行充电或放电到略低于/高于选定通道的模拟输入节点analoginput<0>
‑
analoginput<7>的电压，使得当选定通道的通道选择开关s0
‑
s7闭合时，从选定通道的模拟输入节点analoginput<0>
‑
analoginput<7>收取到采样电容器c0的电荷幅度较小。
66.现在参考图2来描述图电平移位电路装置<12x>的一个可能变型(例如，可以用作图1的复用器10中的电平移位电路装置12<0>
‑
12<7>)。此处，在连接到模拟输入节点analoginput<x>的输入节点nin处存在输入电压vin。电平移位电路装置12<x>包括n沟道晶体管n3，n沟道晶体管n3的漏极连接到节点nx、源极接地并且栅极连接到控制信号ctrl2。采样电容器c0连接在输出节点out和接地之间，并且输出节点out被连接到节点nx。p沟道晶体管p0的源极连接到节点a、漏极连接到接地并且栅极连接到输入节点nin。p沟道晶体管p3的源极连接到供电电压vcc、漏极借助电阻器r0连接到p沟道晶体管p0的源极并且栅极连接到nor门13的输出。nor门13接收控制信号ctrl2和控制信号ctrl1的补码(简写为ctrl1b)作为输入，并将其输出提供给p沟道晶体管p3的栅极。
67.n沟道晶体管n1的漏极连接到节点b、源极连接到接地并且栅极连接到控制信号ctrl1。n沟道晶体管n2的漏极连接到p沟道晶体管p2的漏极、源极连接到节点nx并且栅极连接到节点b。p沟道晶体管p2的源极连接到供电电压vcc、漏极连接到n沟道晶体管n2的漏极并且栅极连接到控制信号ctrl1。
68.由p沟道晶体管p1和n沟道晶体管n0形成的传输门连接在节点a和b之间。具体地，p沟道晶体管p1的源极连接到节点a、漏极连接到节点b并且栅极连接到控制信号ctrl1，而n沟道晶体管n0的漏极连接到节点a、源极连接到节点b并且栅极连接到第一控制信号ctrl1b的补码。
69.现在附加地参考图3来描述电平移位电路装置12<x>的操作。下面的描述针对与电平移位电路装置12<x>相关联的通道被选择的情况；每个其他通道被取消选择(意味着取消选择的通道的ctrl1信号保持高，而取消选择的通道的ctrl2信号保持低)。因此，对于与电平移位电路装置12<x>相关联的选定通道，在时间t0处，响应于第一时钟clk脉冲的上升沿，adc 11的采样阶段以控制信号ctrl2上升到逻辑高开始，而控制信号ctrl1保持在逻辑高处。注意，chsel<x>保持在逻辑低处。
70.由于ctrl2为高，n沟道晶体管n3导通，使得采样电容器c0放电。由于ctrl1为高，由p沟道晶体管p1和n沟道晶体管n0形成的传输门被关断，p沟道晶体管p2关断，并且n沟道晶体管n1导通来从节点b汇集电流，以将n沟道晶体管n2保持关断状态。
71.由于ctrl2为高而ctrl1b为低(由于ctrl1为高)，所以nor门13的输出为逻辑低，从而导通p沟道晶体管p3。由于p沟道晶体管p0与电阻器r0组合形成源极跟随器放大器，因此节点a处的电压将上升到analoginput<x>处的电压加上p沟道晶体管p0的阈值电压vth的幅度。因此，节点a处的电压可以用数学表示为：
72.va＝vin |th
p0
|
73.在时间t1处，控制信号ctrl2和ctrl1变为低，并再次注意chsel<x>保持低。这使得p沟道晶体管p1和n沟道晶体管n0导通，并且由于这也使n沟道晶体管n1关断，因此这允许节点b处的电压等于节点a处的电压。因此，节点b处的电压可以用数学表示为：
74.vb＝va＝vin |th
p0
|
75.由于ctrl1为低，p沟道晶体管p2导通，并且由于n沟道晶体管n2是源极跟随器，因此n沟道晶体管n2向输出节点n2提供电流，以对采样电容器c0充电，直到输出电压节点out处的电压变为等于节点b处的电压减去n沟道晶体管n2的阈值电压。从数学上讲，输出节点out处的电压等于：
76.vout＝vb
‑
th
n2
＝vin |th
p0
|
‑
th
n2
77.由于工艺变化以及晶体管p0和n2不理想的事实，这意味着p0和n2的阈值电压不相等。在n2的阈值电压大于p0的阈值电压的幅度的情况下，vout将小于vin。在相反的情况下，vout可以略高于vin。除非vin比供电电压vcc低一个阈值，否则上述等式仍然是准确的。
78.在时间t2处，ctrl2保持低，而ctr1上升为高。注意，为此，chsel<x>上升至高，从而将开关sx闭合来选择与电平移位电路装置12<x>相关联的通道，而每个其他通道的每个电平移位电路装置12的对应chsel信号保持低，以保持其相应的开关sx断开。开关sx闭合将导致电流从模拟输入节点analoginput<x>流到采样电容器c0，以将采样电容器c0充电至vin。但是，由于采样电容器c0将在时间t1和t2之间充电至接近vin(vin小于/大于p0的阈值电压与n2阈值电压的幅度之间的差)，因此从模拟输入节点analoginput<x>流向输出节点out的电流将很低，其幅度远小于现有技术设计中通常从模拟输入节点流向输出节点的电流。
79.采样阶段在时间t3处结束。
80.图4中示出了变型12<x>’。此处的主要区别是采样电容器c0被充电到供电电压vcc，然后在开关sx闭合之前被放电，以保持在vin附近。
81.现在给出细节。此处，p沟道晶体管p3的源极连接到供电电压vcc、漏极连接到节点nx并且栅极连接到控制信号ctrl2。附加地，采样电容器c0连接在输出节点out与接地之间。节点nx被连接到输出节点out。n沟道晶体管n0的漏极连接到vcc、源极连接到节点a并且栅极连接到输入节点nin。n沟道晶体管n3的漏极借助电阻器r0连接到节点a、源极连接到接地并且栅极连接到nand门13’的输出。nand门13’接收控制信号ctrl1和ctrl2作为输入，并将其输出提供给n沟道晶体管n3的栅极。
82.p沟道晶体管p1的源极连接到vcc、漏极连接到节点b并且栅极连接到第一控制信号ctrl1b的补码。p沟道晶体管p2的源极连接到节点nx、漏极连接到n沟道晶体管n2的漏极并且栅极连接到节点b。n沟道晶体管n2的漏极连接到p沟道晶体管p1的漏极、源极连接到接地并且栅极连接到第一控制信号ctrl1b的补码。
83.传输门由p沟道晶体管p0和n沟道晶体管n1形成。具体地，p沟道晶体管p0的源极连接到节点b、漏极连接到节点a并且栅极连接到控制信号ctrl1，而n沟道晶体管n1的漏极连接到节点b、源极连接到节点a并且栅极连接到第一控制信号ctrl1b的补码。
84.现在附加地参考图5来描述电平移位电路装置12x’的操作。下面的描述针对选择与电平移位电路装置12<x>’相关联的通道的情况；每个其他通道被取消选择(意味着取消选择的通道的ctrl1信号保持高，而取消选择的通道的ctrl2信号保持低)。因此，针对与电平移位电路装置12<x>’相关联的选定通道。在时间t0处，响应于第一时钟clk脉冲的上升沿，adc 11的采样阶段开始于控制信号ctrl2下降到逻辑低，而控制信号ctrl1保持在逻辑高处。注意，chsel<x>保持在逻辑低处。
85.由于ctrl2为低，p沟道晶体管p3导通，从而将采样电容器c0充电至供电电压vcc。由于ctrl1为高，由p沟道晶体管p0和n沟道晶体管n1形成的传输门被关断，n沟道晶体管n2
被关断，并且p沟道晶体管p1导通，以向节点b提供电流，从而将p沟道晶体管p2保持在关断状态。
86.由于ctrl2为低而ctrl1为高，nand门13’的输出为逻辑高，从而使得n沟道晶体管n3导通。由于n沟道晶体管n0与电阻器r0组合形成源极跟随器放大器，因此节点a处的电压将上升到analoginput<x>处的电压减去n沟道晶体管n0的阈值电压vth的幅度。因此，节点a处的电压可以用数学表示为：
87.va＝vin
‑
th
n0
88.在时间t1处，控制信号ctrl1下降到低，而控制信号ctrl2上升到高，再次注意chsel<x>保持低。这将p沟道晶体管p0和n沟道晶体管n1导通，并且由于这也将p沟道晶体管p1关断，因此这允许节点b处的电压变得等于节点a处的电压。节点b处的电压可以因此在数学上表示为：
89.vb＝va＝vin
‑
thn090.由于ctrl1为低，n沟道晶体管n2导通，并且由于p沟道晶体管p2是源极跟随器，因此p沟道晶体管p2从节点nx汇集电流，以使得采样电容器c0放电，直到输出节点处的电压out等于节点b处的电压加上p沟道晶体管p2的阈值电压的幅度。从数学上讲，输出节点out处的电压等于：
91.vout＝vb thp2＝vin |th
p2
|
‑
th
n0
92.由于工艺变化以及晶体管p2和n0不理想的事实，这意味着p2和n0的阈值电压不相等。在n0的阈值电压大于p2的阈值电压的幅度的情况下，vout将小于vin。在相反的情况下，vout可以略高于vin。
93.在时间t2处，ctrl2保持高，而ctr1上升至高。注意，此时，chsel<x>上升至高，从而将开关sx闭合，以选择与电平移位电路装置12<x>’相关联的通道，而每个其他通道的每个电平移位电路装置12的对应chsel信号保持低，以将其相应的开关sx保持断开。开关sx闭合将导致电流从模拟输入节点analoginput<x>流向采样电容器c0，以将采样电容器c0充电至vin。但是，由于采样电容器c0将在时间t1和t2之间充电至接近vin，因此从模拟输入节点analoginput<x>流向输出节点out的电流将很低，其幅度远低于现有技术设计中从模拟输入节点流向输出节点的电流。
94.采样阶段在时间t3处结束。在以上两个实施例中，可以使用工艺微调选项来消除pmos和nmos阈值电压之间的失配，以将来自模拟输入节点的电荷保持在最低。例如，电阻r0的微调可以实现这一点。
95.图6中示出了与现有技术的设计相比，导致更少的电流被提供给采样电容器c0的复用器10’的另一设计。此处，复用器10’是八通道复用器10’，八通道复用器10’在其八个模拟输入节点analoginput<0>
‑
analoginput<7>处接收八个模拟输入。八个通道选择开关s0
‑
s7分别连接在模拟输入节点analoginput<0>
‑
analoginput<7>和节点nin1之间，并且分别由八个通道选择信号chsel<0>
‑
chsel<7>来控制。在通道选择信号chsel<0>
‑
chsel<7>的控制下，通道选择开关s0
‑
s7根据将在下面描述的定时，一次将模拟输入节点analoginput<0>
‑
analoginput<7>中的选定模拟输入节点选择性地连接到节点nin1。
96.此处，最终选择开关sf连接在节点nin1和节点nx之间(节点nx进而连接到输出节点out)，并且在最终通道选择信号chself的控制下操作。n沟道晶体管n3的漏极连接到节点
nx、源极连接到接地并且栅极连接到控制信号ctrl2。p沟道晶体管p2的源极连接到供电电压vcc、漏极连接到n沟道晶体管n2的漏极并且栅极连接到控制信号ctrl1。n沟道晶体管n2的漏极连接到p沟道晶体管p2的漏极、源极连接到节点nx并且栅极连接到节点nin1。
97.现在附加地参考图7来描述复用器10’的操作。
98.在时间t0处，响应于第一时钟clk脉冲的上升沿，adc 11的采样阶段开始于控制信号ctrl2上升到逻辑高，而控制信号ctrl1保持在逻辑高处。注意，chsel<x>(x对应于选定通道的chsel)上升至逻辑高，而chself保持在逻辑低处。从未选择的通道的chsel保持低。
99.响应于chsel<x>上升到逻辑高，对应开关s闭合，从而将节点nin1充电到vin。由于控制信号ctrl1保持在逻辑高处，因此p沟道晶体管p2保持关断，从而允许采样电容器c0放电。由于控制信号ctrl2为逻辑高，因此n沟道晶体管n3将导通，从而在时段t0和t1之间使得采样电容器c0放电。
100.在时间t1处，响应于第二时钟clk脉冲的上升，控制信号ctrl1和ctrl2均下降到逻辑低。注意，chsel<x>保持在逻辑高处，而chself保持在逻辑低处。由于ctrl2为逻辑低，因此n沟道晶体管n3关断，并且由于ctrl1为低，p沟道晶体管p2导通。结果是，在时间t1和t2之间，n沟道晶体管n2向采样电容器c0提供足够的电流，以将采样电容器c0充电至接近vin(vin减去n沟道晶体管n2的阈值电压)。从数学上讲，这可以表示为：
101.vout＝vin
‑
th
n2
102.在时间t2处，响应于第三时钟clk脉冲的上升，控制信号ctrl1上升到逻辑高，而控制信号ctrl2保持在逻辑低处。注意，此处的chself上升到逻辑高，而chsel<x>保持在逻辑高处。由于开关sf响应chself变为高而闭合，因此选定的模拟输入analoginput将向输出节点out提供足够的电流，以将vout充电至等于vin。从模拟输入analoginput流向输出节点out的电流将很低，其幅度远小于现有技术设计中通常从模拟输入节点流向输出节点的电流。
103.在时间t3处，adc 11的采样阶段结束。因为在添加了开关sf的情况下，对于完整的复用器10’，只需要这种较小的逻辑，因此这是面积有效的逻辑。此处，模拟输入analoginput始终提供与n2的阈值电压相对应的电荷。
104.现在参考图8来描述复用器10”的一个变型。复用器10”是八通道复用器10，八通道复用器10在其八个模拟输入节点analoginput<0>
‑
analoginput<7>处接收八个模拟输入。八个通道选择开关s0
‑
s7分别连接在模拟输入节点analoginput<0>
‑
analoginput<7>和节点nin1之间，并且分别由八个通道选择信号chsel<0>
‑
chsel<7>来控制。在通道选择信号chsel<0>
‑
chsel<7>的控制下，通道选择开关s0
‑
s7根据将在下面描述的定时，一次将模拟输入节点analoginput<0>
‑
analoginput<7>中的选定模拟输入节点选择性地连接到节点nin1。
105.此处，最终选择开关sf连接在节点nin1和节点nx之间(节点nx进而连接到输出节点out)，并在最终通道选择信号chself的控制下操作。p沟道晶体管p3的漏极连接到节点nx、源极连接到供电电压vcc并且栅极连接到控制信号ctrl2。p沟道晶体管p2的源极连接到节点nx、漏极连接到n沟道晶体管n2的漏极并且栅极连接到节点nin1。n沟道晶体管n2的漏极连接到p沟道晶体管p2的漏极、源极连接到接地并且栅极连接到控制信号ctrl1。
106.附加地参考图9，现在描述复用器10”的操作。在时间t0处，响应于第一时钟clk脉
冲的上升，adc 11的采样阶段开始于控制信号ctrl2下降到逻辑低，而控制信号ctrl1保持在逻辑低处。注意，chsel<x>上升到逻辑高，而chself保持在逻辑低处。
107.响应于chsel<x>(对应于复用器10”的通道之一的chsel)上升到逻辑高，对应开关sx闭合，从而将节点nin1充电至vin。由于控制信号ctrl1保持在逻辑低处，所以n沟道晶体管n2保持关断，从而允许采样电容器c0充电。由于控制信号ctrl2处于逻辑低，因此p沟道晶体管p3将导通，从而在时段t0和t1之间将采样电容器c0充电至vcc。
108.在时间t1处，响应于第二时钟clk脉冲上升，控制信号ctrl1和ctrl2上升到逻辑高。注意，chsel<x>保持在逻辑高处，而chself保持在逻辑低处。由于ctrl2为逻辑高，所以p沟道晶体管p3关断，并且由于ctrl1也处于逻辑高，n沟道晶体管n2导通。结果是，在时间t1和t2之间，p沟道晶体管p2从采样电容器c0汇集足够的电流，以使得采样电容器几乎放电至vin(vin加上p沟道晶体管p2的阈值电压的幅度)。从数学上讲，这可以表示为：
109.vout＝vin |th
p2
|
110.在时间t2处，响应于第三时钟clk脉冲上升，控制信号ctrl1下降到逻辑低，而控制信号ctrl2保持在逻辑高处。注意，此处的chself上升到逻辑高，而chsel<x>保持在逻辑高处。由于开关sf响应于chself变为高而闭合，因此选定模拟输入analoginput将汇集来自输出节点out的足够电流，以使得vout放电至等于vin。从输出节点out流向模拟输入analoginput的电流将很低，其幅度远小于现有技术设计中通常从输出节点流向模拟输入节点的电流。
111.在时间t3处，adc 11的采样阶段结束。因为在添加开关sf的情况下，完整的复用器10”只需这样的小逻辑，所以这是非常面积有效的逻辑。在此，模拟输入节点analoginput汇集与p2的阈值电压相对应的电荷。
112.在图10中示出了复用器10
”’
的另一变型。复用器10
”’
是八通道复用器10，八通道复用器10在其八个模拟输入节点analoginput<0>
‑
analoginput<7>处接收八个模拟输入。八个通道选择开关s0
‑
s7分别连接在模拟输入节点analoginput<0>
‑
analoginput<7>和节点nin1之间，并且分别由八个通道选择信号chsel<0>
‑
chsel<7>来控制。在通道选择信号chsel<0>
‑
chsel<7>的控制下，通道选择开关s0
‑
s7根据将在下面描述的定时，一次将模拟输入节点analoginput<0>
‑
analoginput<7>中的选定模拟输入节点选择性地连接到节点nin1。
113.此处，最终选择开关sf连接在节点nin1和节点nx之间(节点nx进而连接到输出节点out)并在最终通道选择信号chself的控制下操作。
114.复用器10
”’
包括n沟道晶体管n3，n沟道晶体管n3的漏极连接到节点nx、源极连接到接地并且栅极连接到控制信号ctrl2。p沟道晶体管p0的源极连接到节点a、漏极连接到接地并且栅极连接到节点nin1。p沟道晶体管p3的源极连接到供电电压vcc、漏极借助电阻器r0连接到p沟道晶体管p0的源极并且栅极连接到nor门13的输出。nor门13接收控制信号ctrl2和控制信号ctrl1的补码(简写为ctrl1b)作为输入，并将其输出提供给p沟道晶体管p3的栅极。
115.n沟道晶体管n1的漏极连接到节点b、源极连接到接地并且栅极连接到控制信号ctrl1。n沟道晶体管n2的漏极连接到p沟道晶体管p2的漏极、源极连接到节点nx并且栅极连接到节点b。p沟道晶体管p2的源极连接到供电电压vcc、漏极连接到n沟道晶体管n2的漏极
并且栅极连接到控制信号ctrl1。
116.由p沟道晶体管p1和n沟道晶体管n0形成的传输门连接在节点a和b之间。具体地，p沟道晶体管p1的源极连接到节点a、漏极连接到节点b并且栅极连接到控制信号ctrl1，而n沟道晶体管n0的漏极连接到节点a、源极连接到节点b并且栅极连接到第一控制信号ctrl1b的补码。
117.现在附加地参考图11来描述复用器10
”’
的操作。在时间t0处，响应于第一时钟clk脉冲的上升，adc 11的采样阶段开始于控制信号ctrl2上升到逻辑高，而控制信号ctrl1保持在逻辑高处。注意，chsel<x>上升到逻辑高，而chself保持在逻辑低处。
118.由于ctrl2为高，n沟道晶体管n3导通，从而使得采样电容器c0放电。由于ctrl1为高，由p沟道晶体管p1和n沟道晶体管n0形成的传输门被关断，p沟道晶体管p2被关断，并且n沟道晶体管n1导通来从节点b汇集电流，以将n沟道晶体管n2维持在关断状态。
119.由于ctrl2为高而ctrl1b为低(由于ctrl1为高)，所以nor门13的输出为逻辑低，从而将p沟道晶体管p3导通。由于p沟道晶体管p0与电阻器r0组合形成源极跟随器放大器，因此节点a处的电压将上升到vin加上p沟道晶体管p0的阈值电压vth的幅度。因此，节点a处的电压可以用数学表示为：
120.va＝vin |th
p0
|
121.在时间t1处，控制信号ctrl2和ctrl1下降为低，并再次注意chsel<x>保持高。这使得p沟道晶体管p1和n沟道晶体管n0导通，并且由于这也使得n沟道晶体管n1关断，因此这允许节点b处的电压等于节点a处的电压。因此，节点b处的电压可以用数学表示为：
122.vb＝va＝vin |th
p0
|
123.由于ctrl1为低，p沟道晶体管p2导通，并且由于n沟道晶体管n2是源极跟随器，因此n沟道晶体管n2向输出节点n2提供电流来对采样电容器c0充电，直到输出电压节点out处的电压变为等于节点b处的电压减去n沟道晶体管n2的阈值电压。从数学上讲，输出节点out处的电压等于：
124.vout＝vb
‑
th
n2
＝vin |th
p0
|
‑
th
n2
125.由于工艺变化以及晶体管p0和n2不理想的事实，这意味着p0和n2的阈值电压不相等。在n2的阈值电压大于p0的阈值电压的幅度的情况下，vout将小于vin。在相反的情况下，vout可以略高于vin。
126.在时间t2处，ctrl2保持低，而ctrl1上升为电平。注意，此时，chself上升为高，从而将开关sf闭合。开关sf闭合将导致电流从节点nin1流向采样电容器c0，以将采样电容器c0充电至vin。但是，由于采样电容器c0将在时间t1和t2之间充电至接近vin(vin减去p0阈值电压与n2的阈值电压的幅度之间的差)，因此从节点nin1流向输出节点out的电流将较低，其幅度远小于现有技术设计中通常流向输出节点的电流。
127.采样阶段在时间t3处结束。因为这消除了对来自模拟输入节点的、与n2的阈值电压相对应的输入电荷的要求，所以这是对图6的实施例的改进。附加地，完整的复用器仅需要该单个电路，因此这是非常面积有效的设计。
128.在图12中示出了复用器10
””
的一个变型。此处，p沟道晶体管p3的源极连接到供电电压vcc、漏极连接到节点nx(进而连接到输出节点out)并且栅极连接到控制信号ctrl2。附加地，n沟道晶体管n0的漏极连接到vcc、源极连接到节点a并且栅极连接到节点nin1。n沟道
晶体管n3的漏极借助电阻器r0连接到节点a、源极连接到接地并且栅极连接到nand门13’的输出。nand门13’接收控制信号ctrl1和ctrl2作为输入，并将其输出提供给n沟道晶体管n3的栅极。
129.p沟道晶体管p1的源极连接到vcc、漏极连接到节点b并且栅极连接到第一控制信号ctrl1b的补码。p沟道晶体管p2的源极连接到节点nx、漏极连接到n沟道晶体管n2的漏极并且栅极连接到节点b。n沟道晶体管n2的漏极连接到p沟道晶体管p1的漏极、源极连接到接地并且栅极连接到第一控制信号ctrl1b的补码。
130.传输门由p沟道晶体管p0和n沟道晶体管n1形成。具体地，p沟道晶体管p0的源极连接到节点b、漏极连接到节点a并且栅极连接到控制信号ctrl1，而n沟道晶体管n1的漏极连接到节点b、源极连接到节点a并且栅极连接到第一控制信号ctrl1b的补码。
131.现在附加地参考图13来描述复用器10
””
的操作。在时间t0处，响应于第一时钟clk脉冲的上升，adc 11的采样阶段开始于控制信号ctrl2下降到逻辑低，而控制信号ctrl1保持在逻辑高处。注意，chsel<x>上升到逻辑高，而chself保持在逻辑低处。
132.由于ctrl2为低，p沟道晶体管p3导通，从而将采样电容器c0充电至供电电压vcc。由于ctrl1为高，由p沟道晶体管p0和n沟道晶体管n1形成的传输门被关断，n沟道晶体管n2被关断，并且p沟道晶体管p1导通来向节点b提供电流，以将p沟道晶体管p2保持在关断状态。
133.由于ctrl2为低而ctrl1为高，nand门13’的输出为逻辑高，从而使得n沟道晶体管n3导通。由于n沟道晶体管n0与电阻器r0组合形成源极跟随器，所以节点a处的电压将上升到analoginput<x>处的电压减去n沟道晶体管n0的阈值电压vth的幅度。因此，节点a处的电压可以用数学表示为：
134.va＝vin
‑
th
n0
135.在时间t1处，控制信号ctrl1下降为低，而控制信号ctrl2上升为高，并且再次注意，chsel<x>保持高，而chself保持低。这将p沟道晶体管p0和n沟道晶体管n1导通，并且由于这也使得p沟道晶体管p1关断，因此这允许节点b处的电压等于节点a处的电压。因此，节点b处的电压可以用数学表示为：
136.vb＝va＝vin
‑
thn0137.由于ctrl1为低，n沟道晶体管n2导通，并且由于p沟道晶体管p2是源极跟随器，因此p沟道晶体管p2从输出节点out汇集电流，以使得采样电容器c0放电，直到输出节点out处的电压变为等于节点b处的电压加上p沟道晶体管p2的阈值电压的幅度。从数学上讲，输出节点out处的电压等于：
138.vout＝vb thp2＝vin |th
p2
|
‑
th
n0
139.由于工艺变化以及晶体管p2和n0不理想的事实，这意味着p2和n0的阈值电压不相等。在n0的阈值电压大于p2的阈值电压的幅度的情况下，vout将小于vin。在相反的情况下，vout可以略高于vin。
140.在时间t2处，ctrl2保持高，而ctr1上升为高。请注意，此时，chsel<x>保持高，而chself上升为高，从而将开关sx闭合。开关sx闭合将导致电流从节点nin1流向采样电容器c0，以将采样电容器c0充电至vin。但是，由于采样电容器c0将在时间t1和t2之间充电至接近vin，因此从节点nx流向输出节点out的电流将很低，其幅度远小于现有技术设计中通常
流向输出节点out的电流的幅度。
141.采样阶段在时间t3处结束。
142.如图14所示，任何所讨论的实施例的开关s0
‑
s7可以被实现为包括p沟道晶体管t1和n沟道晶体管t2的传输门。
143.上述各种设计的使用极大地降低了从选定通道的模拟输入节点流向采样电容器的电流幅度。图15
‑
图16中所示的曲线图示出了针对不同的输入电压以及针对各种设计，从选定通道的模拟输入节点到采样电容器的电荷幅度。例如，如图15所示，在没有上述设计的情况下，在2.5伏的输入电压下，来自模拟输入节点的电荷幅度将为12.4pc，但是在图2、图6和图10的设计的情况下，来自模拟输入节点的电荷幅度分别为553.6fc、3.43pc和975.6fc。作为另一示例，如图1所示，在没有上述设计的情况下，在2.5v的输入电压下，来自模拟输入节点的电荷幅度将为12.4pc，但是在图4、图8和图12的设计的情况下，来自模拟输入节点的电荷幅度分别为370.7fc、1.109pc和1.5pc。
144.尽管已关于有限数量的实施例描述了本公开，但是受益于本公开的本领域技术人员将理解，可以设想不脱离如本文所公开的本公开的范围的其他实施例。因此，本公开的范围应仅由所附权利要求书限制。