显示装置的制作方法

显示装置
1.相关申请的交叉引用
2.本技术要求于2020年6月11日在韩国知识产权局提交的第10
‑
2020
‑
0070970号韩国专利申请的优先权和权益，上述韩国专利申请的公开内容通过引用全部并入本文。
技术领域
3.一个或多个实施例涉及显示装置，并且更具体地，涉及显示面板和包括该显示面板的显示装置，该显示面板包括扩展的显示区域，从而即使在其中布置组件(即，电子元件)的区域中仍显示图像。


背景技术：

4.最近，显示装置的用途已经多样化。此外，随着显示装置变得更薄且更轻，它们的使用范围已经逐渐扩展。
5.随着各种各样地使用显示装置，在设计显示装置的形状方面可以有多种方法，并且可以与显示装置组合或关联的功能的数量已经增加。


技术实现要素：

6.一个或多个实施例包括显示面板和包括该显示面板的显示装置，该显示面板包括扩展的显示区域，从而即使在其中布置组件(即，电子元件)的区域中仍显示图像。然而，应当理解，本文描述的实施例应仅在描述性意义上考虑，而不是为了限制本公开。
7.附加方面将部分地在下面的描述中进行阐述，并部分地根据该描述将是明显的，或者可以由本公开的给出实施例的实施来获知。
8.根据一个或多个实施例，显示装置包括显示面板，所述显示面板包括：主显示区域，主显示元件位于所述主显示区域中；组件区域，辅助显示元件和透射区域位于所述组件区域中；以及外围区域，位于所述主显示区域的外部；其中，所述显示面板还包括：基板；初始化电压线，位于所述主显示区域中并且在第一方向上延伸；底金属层，位于所述组件区域中并在所述基板和所述辅助显示元件之间；以及偏置线(bias line)，位于所述主显示区域中并且在所述第一方向上延伸，所述偏置线连接到所述底金属层并且与所述初始化电压线位于同一层处，其中，在所述主显示区域的围绕所述组件区域的第一区域中，所述偏置线和所述初始化电压线沿着与所述第一方向交叉的第二方向交替地布置。
9.所述初始化电压线可以包括第一初始化电压线和第二初始化电压线，其中，在所述主显示区域的所述第一区域中，所述偏置线、所述第一初始化电压线和所述第二初始化电压线可以沿着与所述第一方向交叉的所述第二方向交替地布置。
10.在所述主显示区域的除了所述第一区域之外的区域中，所述第一初始化电压线和所述第二初始化电压线可以沿着所述第二方向交替地布置。
11.所述显示面板还可以包括布置在所述外围区域中的偏置电压供应线，其中，所述偏置线可以连接到所述偏置电压供应线。
12.施加到所述偏置线的偏置电压可以不同于施加到所述初始化电压线的初始化电压。
13.所述显示面板还可以包括：主像素电路，分别连接到所述主显示元件并且对应于所述主显示区域；以及辅助像素电路，分别连接到所述辅助显示元件并且对应于所述组件区域，其中，所述底金属层可以位于所述基板和包括所述辅助像素电路的电路层之间。
14.所述主像素电路可以包括可以相对于所述偏置线对称的左主像素电路和右主像素电路。
15.所述主像素电路可以包括：成对的第一主像素电路，相对于所述偏置线是对称的；以及成对的第二主像素电路，相对于所述初始化电压线是对称的，所述成对的第二主像素电路在所述第二方向上与所述成对的第一主像素电路邻近。
16.所述显示面板还可以包括：第一水平电压线，在所述第二方向上延伸并且连接到所述第一初始化电压线；以及第二水平电压线，在所述第二方向上延伸并且连接到所述第二初始化电压线。
17.所述显示面板还可以包括布置在所述主显示区域的第二区域中并且在所述第一方向上延伸的虚设线，其中，所述虚设线、所述第一初始化电压线和所述第二初始化电压线可以在所述第二区域中沿着所述第二方向交替地布置。
18.所述虚设线可以与所述偏置线位于同一层处。
19.所述显示面板还可以包括位于所述偏置线上并且在所述第一方向上延伸的驱动电压线。
20.所述显示面板还可以包括位于所述偏置线上并且在所述第一方向上延伸的数据线。
21.所述底金属层可以包括与所述透射区域对应的底孔。
22.所述第一初始化电压线和所述第二初始化电压线可以位于不同的层处。
23.所述虚设线可以电连接到所述第一初始化电压线或所述第二初始化电压线。
24.所述第一区域中的所述第一初始化电压线和所述第二区域中的所述第一初始化电压线可以一体地形成，并且所述第一区域中的所述第二初始化电压线和所述第二区域中的所述第二初始化电压线可以一体地形成。
25.根据一个或多个实施例，一种显示装置包括显示面板，所述显示面板包括主显示区域和组件区域，主显示元件位于所述主显示区域中，并且辅助显示元件和透射区域位于所述组件区域中；其中，所述显示面板还包括：基板；第一初始化电压线，位于所述主显示区域中并且包括第一垂直电压线和第一水平电压线，所述第一垂直电压线在第一方向上延伸，并且所述第一水平电压线在与所述第一方向交叉的第二方向上延伸并且连接到所述第一垂直电压线；第二初始化电压线，位于所述主显示区域中并且包括第二垂直电压线和第二水平电压线，所述第二垂直电压线在所述第一方向上延伸，并且所述第二水平电压线在所述第二方向上延伸并且连接到所述第二垂直电压线；底金属层，位于所述组件区域中并在所述基板和所述辅助显示元件之间，所述底金属层被配置为驱动所述辅助显示元件；以及偏置线，沿着所述主显示区域，所述偏置线连接到所述底金属层，并且在所述第一方向上延伸，其中，所述偏置线、所述第一垂直电压线和所述第二垂直电压线在所述主显示区域的围绕所述组件区域的第一区域中沿着所述第二方向交替地布置。
26.施加到所述偏置线的偏置电压可以不同于施加到所述第一初始化电压线和所述第二初始化电压线的电压。
27.所述第一垂直电压线和所述第二垂直电压线可以在所述主显示区域的第二区域中沿着所述第二方向交替地布置。
28.所述显示面板还可以包括位于所述主显示区域的第二区域中并且沿着所述第一方向延伸的虚设线，其中，所述虚设线、所述第一垂直电压线和所述第二垂直电压线可以在所述第二区域中沿着所述第二方向交替地布置。
29.所述偏置线、所述第一垂直电压线和所述第二垂直电压线可以位于同一层处。
30.所述显示面板还可以包括位于所述主显示区域中并且被配置为驱动所述主显示元件的主像素电路，其中，所述主像素电路可以包括可以相对于所述偏置线对称的左主像素电路和右主像素电路。
附图说明
31.根据下面结合附图的描述，本公开的某些实施例的以上以及其他方面、特征和特性将更加明显，在附图中：
32.图1是根据一个或多个示例实施例的显示装置的透视图；
33.图2是根据一个或多个示例实施例的显示装置的一部分的截面图；
34.图3是根据一个或多个示例实施例的显示面板的平面图；
35.图4是根据一个或多个示例实施例的显示面板的一部分的平面图；
36.图5是根据一个或多个示例实施例的主显示区域中的像素布置结构的视图；
37.图6a和图6b是根据一个或多个示例实施例的组件区域中的像素布置结构的视图；
38.图7是根据一个或多个示例实施例的显示面板的一部分(主显示区域和组件区域)的截面图；
39.图8是根据一个或多个示例实施例的被配置为驱动子像素的像素电路的等效电路图；
40.图9是根据一个或多个示例实施例的显示面板的子像素、一些布线和底金属层的布置关系的平面图；
41.图10是布置在图9的区域a中的像素电路的放大平面图；
42.图11是沿着图10的线i
‑
i'截取的像素电路的截面图；
43.图12是沿着图10的线ii
‑
ii'截取的像素电路的截面图；
44.图13是布置在图9的区域b中的像素电路的放大平面图；
45.图14是沿着图13的线iii
‑
iii'截取的像素电路的截面图；
46.图15是布置在图9的区域d中的像素电路的放大平面图；
47.图16是沿着图15的线iv
‑
iv'截取的像素电路的截面图；
48.图17是布置在图9的区域e中的垂直布线的放大平面图；
49.图18是布置在图9的区域f中的垂直布线的放大平面图；
50.图19是根据一个或多个示例实施例的显示面板的一部分的平面图；以及
51.图20是布置在图19的区域g中的垂直布线的放大平面图。
具体实施方式
52.现在将详细地参考实施例，在附图中示出了实施例的示例，其中，同样的附图标记始终指代同样的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面仅通过参考附图描述实施例，以解释本描述的各方面。如本文使用的，术语“和/或”包括一个或多个相关所列项的任何组合和所有组合。贯穿本公开，表述“a、b和c中的至少一个(种)”指示只有a，只有b，只有c，a和b两者，a和c两者，b和c两者，全部a、b和c或其变型。
53.因为本公开可以具有各种各样的修改的实施例，所以示例实施例在附图中示出并且在详细描述中进行描述。当参考参照附图描述的实施例时，本公开的效果和特性以及实现它们的方法将是明显的。然而，本公开可以以许多不同的形式实施，并且不应解释为局限于本文阐述的实施例。
54.下面将参考附图更详细地描述本公开的一个或多个实施例。彼此相同或对应的那些元件被赋予相同的附图标记而与附图编号无关，并且省略了冗余的说明。
55.将理解的是，当层、区域或元件被称作“形成在”另一层、区域或元件“上”时，该层、区域或元件可以直接或间接形成在另一层、区域或元件上。举例而言，可以存在中间层、区域或组件。为了便于说明，附图中的元件的尺寸可能被放大或缩小。换言之，因为为了便于说明而任意地示出了附图中的元件的尺寸和厚度，所以以下实施例不限于此。
56.如本文使用的，“在平面图上”是指从上方观察物体部分，并且“在截面图上”是指从侧面观察垂直截取的物体部分的截面。如本文使用的，当提到第一元件与第二元件“交叠”时，第一元件布置在第二元件上方或下方。
57.如本文使用的，与元件状态关联使用的“导通(on)”可以表示元件的激活状态，而“截止(off)”可以表示元件的未激活状态。与元件所接收的信号关联使用的“接通(on)”可以表示激活该元件的信号，而“断开(off)”可以表示使该元件去激活的信号。可以通过高电平电压或低电平电压来激活元件。例如，p沟道晶体管被低电平电压激活，而n沟道晶体管被高电平电压激活。因此，应当理解，用于p沟道晶体管和n沟道晶体管的“导通”电压是相反的电压电平(低与高)。
58.在下面的示例中，x方向、y方向和z方向不限于直角坐标系的三个轴，并且可以以更宽泛的意思来解释。例如，x方向、y方向和z方向可以彼此垂直，或者可以表示彼此不垂直的不同方向。
59.图1是根据一个或多个示例实施例的显示装置1的透视图。
60.参照图1，显示装置1包括显示区域da和位于显示区域da外部的外围区域dpa。显示区域da包括组件区域ca和至少部分地包围组件区域ca的主显示区域mda。例如，组件区域ca和主显示区域mda可以单独地显示图像，或者可以相互协作显示图像。外围区域dpa可以包括其中未布置显示元件的一种非显示区域。显示区域da可以沿着显示区域da的边缘或外围完全地被外围区域dpa包围。
61.在图1中示出了一个组件区域ca布置在主显示区域mda内部。在另一实施例中，显示装置1可以包括两个或更多个组件区域ca。多个组件区域ca的形状和尺寸可以彼此不同。在大致垂直于显示装置1的顶表面的方向上看，组件区域ca可以具有各种形状，例如圆形、椭圆形以及包括四边形、六边形、八边形、星形或者菱形形状的多边形。另外，尽管在图1中
示出了，在大致垂直于显示装置1的顶表面的方向上看，组件区域ca布置在具有大约四边形形状的主显示区域mda的顶(正( )y方向)中心处，但是组件区域ca可以布置在具有大约四边形形状的主显示区域mda的一侧，例如在右上侧或左上侧。
62.显示装置1可以通过使用多个主子像素pm和多个辅助子像素pa来显示图像，主子像素pm布置在主显示区域mda中，并且辅助子像素pa布置在组件区域ca中。
63.如下面参照图2描述的，作为电子元件的组件40可以在显示面板10下方布置在组件区域ca中，组件40被布置为对应于组件区域ca。组件40可以包括使用红外线或可见光等的相机，并且可以包括成像元件。在一些实施例中，组件40可以包括太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器。在一些其他实施例中，组件40可以具有接收声音的功能。为了防止组件40的功能受到限制，组件区域ca可以包括透射区域ta，光和/或声音可以穿过透射区域ta，光和/或声音从组件40输出到外部或从外部朝向组件40前进。在根据一个或多个示例实施例的显示面板10和包括显示面板10的显示装置1中，当光穿过组件区域ca时，透光率可以为10％或更大，更优选地，40％或更大，25％或更大，50％或更大，85％或更大或者90％或更大。
64.多个辅助子像素pa可以布置在组件区域ca中。多个辅助子像素pa可以通过发光来显示图像。显示在组件区域ca中的图像可以包括辅助图像，并且可以具有比显示在主显示区域mda中的图像的分辨率低的分辨率。例如，组件区域ca包括光和声音可以穿过的透射区域ta。在辅助子像素pa未布置在透射区域ta中的情况下，在组件区域ca中每单位面积可以布置的辅助子像素pa的数目可以小于在主显示区域mda中每单位面积可以布置的主子像素pm的数目。
65.图2是根据一个或多个示例实施例的显示装置1的一部分的截面图。
66.参照图2，显示装置1可以包括显示面板10和与显示面板10交叠的组件40。盖窗(未示出)可以进一步布置在显示面板10上，盖窗(未示出)可以保护显示面板10。
67.显示面板10包括组件区域ca和主显示区域mda，组件区域ca与组件40交叠，并且主显示区域mda显示主图像。显示面板10可以包括基板100、位于基板100上的显示层disl、触摸屏幕层tsl、光学功能层ofl以及面板保护构件pb，面板保护构件pb布置在基板100下方。
68.显示层disl可以包括电路层pcl、显示元件层edl和诸如薄膜封装层tfel或密封基板(未示出)的密封构件encm。电路层pcl包括薄膜晶体管，例如主薄膜晶体管tft和辅助薄膜晶体管tft'，并且显示元件层edl包括作为显示元件的发光二极管，例如主发光二极管ed和辅助发光二极管ed'。绝缘层il可以布置在显示层disl内部，并且绝缘层il'可以布置在基板100和显示层disl之间。例如，绝缘层il'可以位于基板100和电路层pcl之间，并且绝缘层il和电路层pcl可以在绝缘层il'上位于基本上相同的水平处。
69.基板100可以包括绝缘材料，例如玻璃、石英和聚合物树脂。基板100可以是刚性基板、或者可弯曲、可折叠或可卷曲的柔性基板。
70.主子像素pm和主薄膜晶体管tft可以布置在显示面板10的主显示区域mda中。主子像素pm包括连接到主子像素pm的主发光二极管ed和主薄膜晶体管tft。辅助子像素pa和辅助薄膜晶体管tft'可以布置在组件区域ca中。辅助子像素pa包括连接到辅助子像素pa的辅助发光二极管ed'和辅助薄膜晶体管tft'。组件区域ca的其中布置有辅助子像素pa的区域可以是辅助显示区域ada。
71.在组件区域ca中，可以布置其中未布置有显示元件的透射区域ta。透射区域ta可以包括从组件40发射的光和/或信号或者入射到组件40的光和/或信号可以穿过的区域。组件40被布置为对应于组件区域ca。辅助显示区域ada和透射区域ta可以交替地布置在组件区域ca中。
72.底金属层bml可以布置在组件区域ca中。底金属层bml可以布置为对应于包括辅助薄膜晶体管tft'的电路层pcl下方。例如，底金属层bml可以布置在辅助薄膜晶体管tft'和基板100之间。底金属层bml可以阻挡外部光到达辅助薄膜晶体管tft'。在一些实施例中，可以将恒定电压或信号施加到底金属层bml。
73.显示元件层edl可以被薄膜封装层tfel或密封基板(未示出)覆盖。在一些实施例中，薄膜封装层tfel可以包括至少一个无机封装层和至少一个有机封装层。在一些实施例中，薄膜封装层tfel可以包括第一无机封装层131和第二无机封装层133以及位于它们之间的有机封装层132。
74.第一无机封装层131和第二无机封装层133可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和氮氧化硅中的至少一种无机绝缘材料。有机封装层132可以包括聚合物类材料。聚合物类材料的示例可以包括丙烯酸树脂、环氧树脂、聚酰亚胺和/或聚乙烯。
75.在显示元件层edl被密封基板(未示出)密封的情况下，密封基板(未示出)可以面对基板100，同时显示元件层edl位于它们之间。密封基板(未示出)和显示元件层edl之间可能存在间隙。密封基板(未示出)可以包括玻璃。密封剂可以布置在基板100和密封基板(未示出)之间，密封剂包括玻璃料并且布置在外围区域dpa中。布置在外围区域dpa中的密封剂在包围显示区域da的同时可以防止湿气通过显示区域da的侧表面渗透到显示区域da中。
76.触摸屏幕层tsl可以获得与外部输入(例如，触摸事件)对应的坐标信息。触摸屏幕层tsl可以包括触摸电极和触摸布线，触摸布线连接到触摸电极。触摸屏幕层tsl可以根据自电容方法或互电容方法来感测外部输入。
77.触摸屏幕层tsl可以位于薄膜封装层tfel上。在一些实施例中，触摸屏幕层tsl可以单独地形成在触摸屏幕上，然后通过诸如光学透明粘合剂(oca)的粘合层结合到薄膜封装层tfel。在一些实施例中，触摸屏幕层tsl可以直接形成在薄膜封装层tfel上。在这种情况下，粘合层可以不布置在触摸屏幕层tsl和薄膜封装层tfel之间。
78.光学功能层ofl可以包括防反射层。防反射层可以减少从外部朝向显示装置1入射的光(例如，外部光)。
79.在一些实施例中，光学功能层ofl可以包括偏振膜。光学功能层ofl可以包括对应于透射区域ta的开口ofl_op。因此，可以显著改善透射区域ta的透光率。诸如光学透明树脂(ocr)的透明材料可以填充开口ofl_op。
80.在一些实施例中，光学功能层ofl可以包括滤光板，滤光板包括黑色矩阵和滤色器。
81.盖窗(未示出)可以布置在显示面板10上以保护显示面板10。光学功能层ofl可以通过使用光学透明粘合剂附着在盖窗(未示出)上，或者可以通过使用光学透明粘合剂附着在触摸屏幕层tsl上。
82.面板保护构件pb可以连接到基板100的底部，以支撑并保护基板100。面板保护构
件pb可以包括与组件区域ca对应的开口pb_op。因为开口pb_op形成在面板保护构件pb中，所以组件区域ca的透射率可以改善。面板保护构件pb可以包括聚对苯二甲酸乙二酯(pet)或聚酰亚胺(pi)。
83.组件区域ca可以具有比布置组件40的面积更大的面积。因此，在面板保护构件pb中形成的开口pb_op的面积可能与组件区域ca的面积不一致。
84.在一些实施例中，可以在组件区域ca中布置多个组件40。多个组件40的功能可以彼此不同。例如，多个组件40可以包括相机(成像元件)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器中的至少两个组件40。
85.图3是根据一个或多个示例实施例的显示面板10的平面图。
86.参照图3，构成显示面板10的各种元件布置在基板100上。显示面板10包括显示区域da和沿着显示区域da的外周包围显示区域da的外围区域dpa。显示区域da包括在其中显示主图像的主显示区域mda和包括透射区域ta并且在其中显示辅助图像的组件区域ca。辅助图像可以与主图像协作形成单个完整图像，或者可以是独立于主图像的图像。
87.多个主子像素pm布置在主显示区域mda中。多个主子像素pm均可以包括诸如主有机发光二极管oled(参见图7)的显示元件。多个主子像素pm均可以发射例如红光、绿光、蓝光或白光。主显示区域mda可以被封装构件覆盖，因此可以被保护以免受到环境空气或湿气等的影响。
88.如上所述，组件区域ca可以布置在主显示区域mda的一侧，或者布置在显示区域da内部并且被主显示区域mda包围。多个辅助子像素pa布置在组件区域ca中。多个辅助子像素pa均可以包括诸如辅助有机发光二极管oled'(参见图7)的显示元件。多个辅助子像素pa均可以发射例如红光、绿光、蓝光或白光。组件区域ca可以被封装构件覆盖，因此可以被保护以免受到环境空气或湿气等的影响。
89.组件区域ca可以包括透射区域ta。透射区域ta可以布置为包围多个辅助子像素pa。然而，在一些实施例中，透射区域ta可以布置为具有多个辅助子像素pa的网格构造。
90.因为组件区域ca具有透射区域ta，所以组件区域ca的分辨率可以低于主显示区域mda的分辨率。例如，组件区域ca的分辨率可以为主显示区域mda的分辨率的大约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。例如，主显示区域mda的分辨率可以为大约400ppi或更大，并且组件区域ca的分辨率可以为大约200ppi或大约100ppi。
91.驱动主子像素pm和辅助子像素pa的像素电路可以分别电连接到布置在外围区域dpa中的外部电路。第一扫描驱动电路sdrv1、第二扫描驱动电路sdrv2、端子部分pad、驱动电压供应线11、公共电压供应线13和初始化电压供应线15可以布置在外围区域dpa中。在一些实施例中，偏置电压供应线17可以布置在外围区域dpa中，偏置电压供应线17将偏置电压施加到底金属层bml。
92.第一扫描驱动电路sdrv1可以通过扫描线sl将扫描信号施加到被配置为驱动主子像素pm和辅助子像素pa的每个像素电路。第一扫描驱动电路sdrv1可以通过发射控制线el将发射控制信号施加到每个像素电路。第二扫描驱动电路sdrv2可以在外围区域dpa中布置在第一扫描驱动电路sdrv1的相对侧，同时主显示区域mda位于它们之间，并且第二扫描驱动电路sdrv2可以大致平行于第一扫描驱动电路sdrv1。主显示区域mda中的主子像素pm的一些像素电路可以电连接到第一扫描驱动电路sdrv1，并且其余像素电路可以电连接到第
二扫描驱动电路sdrv2。组件区域ca中的辅助子像素pa的一些像素电路可以电连接到第一扫描驱动电路sdrv1，并且其余像素电路可以电连接到第二扫描驱动电路sdrv2。在一些实施例中，可以省略第二扫描驱动电路sdrv2。
93.端子部分pad可以布置在基板100的一侧。端子部分pad可以由于不被绝缘层覆盖而暴露，并且可以连接到显示电路板30。显示驱动器32可以布置在显示电路板30上。
94.显示驱动器32可以生成传送到第一扫描驱动电路sdrv1和第二扫描驱动电路sdrv2的控制信号。显示驱动器32生成数据信号。所生成的数据信号可以通过扇出线fw和连接到扇出线fw的数据线dl传送到主子像素pm和辅助子像素pa的像素电路。
95.显示驱动器32可以将驱动电压elvdd(参见图8)供应到驱动电压供应线11，并且将公共电压elvss(参见图8)供应到公共电压供应线13。驱动电压elvdd(参见图8)可以通过连接到驱动电压供应线11的驱动电压线pl施加到主子像素pm和辅助子像素pa的像素电路，并且公共电压elvss(参见图8)可以通过公共电压供应线13施加到显示元件的相对电极。
96.显示驱动器32可以将初始化电压供应到初始化电压供应线15。初始化电压可以通过初始化电压线vl施加到主子像素pm和辅助子像素pa的像素电路。
97.显示驱动器32可以将偏置电压供应到偏置电压供应线17。偏置电压可以通过从偏置电压供应线17分支的偏置线bw施加到底金属层bml(参见图2)。偏置线bw可以与偏置电压供应线17形成在同一层处，并且可以被提供为一个主体(即，彼此一体地形成)，或者可以与偏置电压供应线17形成在不同的层上并且可以经由接触孔通过偏置电压供应线17连接。在一些实施例中，偏置线bw可以在负(
‑
)y方向上延伸。
98.外围区域dpa中的偏置电压供应线17可以邻近组件区域ca。作为示例，在组件区域ca布置在显示区域da的顶侧的情况下，偏置电压供应线17可以在邻近显示区域da的顶侧的外围区域dpa中在x方向上延伸。偏置电压供应线17可以通过布置在外围区域dpa中的连接线17a连接到端子部分pad，并且可以接收由显示驱动器32供应的偏置电压。
99.驱动电压供应线11可以在主显示区域mda的底侧连接到端子部分pad并且可以在x方向上延伸。公共电压供应线13可以连接到端子部分pad，并且可以为具有一个开口侧的环形状，以沿着主显示区域mda的外周部分地包围主显示区域mda。初始化电压供应线15可以在主显示区域mda的底侧连接到端子部分pad并且可以在x方向上延伸。
100.图4是根据一个或多个示例实施例的显示面板10的一部分的平面图。
101.参照图4，组件区域ca可以设置为多个。组件区域ca可以包括在x方向上彼此平行的第一组件区域ca1和第二组件区域ca2。在这种情况下，第一组件区域ca1可以与第二组件区域ca2分开。第一组件区域ca1和第二组件区域ca2均可以被主显示区域mda包围。
102.第一组件区域ca1的尺寸可以不同于第二组件区域ca2的尺寸。在一些实施例中，第一组件区域ca1的形状可以不同于第二组件区域ca2的形状。
103.偏置电压供应线17可以布置在邻近第一组件区域ca1和第二组件区域ca2的外围区域dpa中。偏置线bw可以将偏置电压供应线17连接到布置在第一组件区域ca1和第二组件区域ca2中的底金属层bml(参见图2)。
104.图5是根据一个或多个示例实施例的主显示区域mda中的像素布置结构的视图。
105.参照图5，多个主子像素pm可以布置在主显示区域mda中。在本说明书中，子像素是显示图像的最小单元，并且可以包括发射区域。在采用有机发光二极管作为显示元件的情
况下，子像素的发射区域可以由发射层或像素限定层的开口限定。下面稍后将对此进行描述。
106.在图5的主显示区域mda中，由实线划分的区域包括其中布置有像素电路的像素电路区域pca。主像素电路pc(参见图7)可以连接到主子像素pm。
107.主子像素pm可以包括红色子像素pr、绿色子像素pg和蓝色子像素pb。红色子像素pr、绿色子像素pg和蓝色子像素pb可以分别显示红色、绿色和蓝色。
108.红色子像素pr和蓝色子像素pb交替地布置在每一行n的第一子行1sn上，并且绿色子像素pg在邻近第一子行1sn的第二子行2sn上以预设间隔彼此分开。这样的像素布置可以重复至第n行。在这种情况下，蓝色子像素pb和红色子像素pr可以大于绿色子像素pg。第一子行1sn上的红色子像素pr和蓝色子像素pb以及第二子行2sn上的绿色子像素pg可以交替地布置。因此，红色子像素pr和蓝色子像素pb在第一列1m上交替地布置，并且绿色子像素pg在邻近第一列1m的第二列2m上以预设间隔彼此分开。蓝色子像素pb和红色子像素pr在邻近包含绿色子像素pg的第二列2m的第三列3m上交替地布置，绿色子像素pg在邻近第三列3m的第四列4m上以间隔(例如，预设间隔)彼此分开。这样的像素布置可以重复至第m列。
109.可以表示这样的像素布置结构，其中，红色子像素pr分别布置在虚拟四边形vs的顶点中的第一顶点和第三顶点上，其中绿色子像素pg居中于虚拟四边形vs的中心处，并且蓝色子像素pb分别布置在虚拟四边形vs的作为其余顶点的第二顶点和第四顶点上。在这种情况下，虚拟四边形vs可以不同地修改为矩形、菱形、正方形等。
110.该像素布置结构可以称为rgbg矩阵结构(例如，矩阵结构)或rgbg结构(例如，结构)。是韩国三星显示器有限公司的注册商标。通过应用其中像素的颜色通过共享其相邻像素的颜色来表示的渲染，可以通过少量像素获得高分辨率。
111.尽管在图5中示出了多个主子像素pm以结构布置，但是示例实施例不限于此。在一个或多个示例实施例中，可以以诸如条带结构、镶嵌布置结构和三角形布置结构的各种构造来布置多个主子像素pm。
112.图6a和图6b是根据一个或多个示例实施例的组件区域ca中的像素布置结构的视图。
113.参照图6a，多个辅助子像素pa可以布置在组件区域ca中。每个辅助子像素pa可以发射红色、绿色、蓝色和白色中的任何一种颜色的光。
114.组件区域ca可以包括辅助显示区域ada和透射区域ta，像素组pg包括布置在辅助显示区域ada中的至少一个辅助子像素pa。辅助显示区域ada和透射区域ta可以在x方向和y方向上交替地布置，并且例如以网格构造布置。在这种情况下，组件区域ca可以包括多个辅助显示区域ada和多个透射区域ta。
115.在图6a的辅助显示区域ada中，由实线划分的区域包括像素电路区域pca，其中，连接到辅助子像素pa的辅助像素电路pc'(参见图7)布置在像素电路区域pca中。
116.像素组pg可以被定义为以预设单元限定的多个辅助子像素pa的子像素集合。例如，如图6a中所示，一个像素组pg可以包括以结构布置的八个辅助子像素pa。例如，一个像素组pg可以包括两个红色子像素pr、四个绿色子像素pg和两个蓝色子像素pb。
117.在组件区域ca中，基本单元u可以在x方向和y方向上重复地布置，在基本单元u中
限定了预设数目的像素组pg和预设数目的透射区域ta。在图6a中，基本单元u可以具有在四边形中限定了两个像素组pg和两个透射区域ta的形状。基本单元u包括重复的形状，这些形状是分开的，并且不意味着构造断开。
118.如图5中所示，对应单元u'可以设置在主显示区域mda中。对应单元u'可以具有与基本单元u的面积相同的面积。在这种情况下，包括在对应单元u'中的主子像素pm的数目可以大于包括在基本单元u中的辅助子像素pa的数目。例如，包括在基本单元u中的辅助子像素pa的数目为16个，并且包括在对应单元u'中的主子像素pm的数目为32个。每相同面积(例如，u或u')的辅助子像素pa的数目和主子像素pm的数目可以以1:2的比例来提供。
119.类似于主显示区域mda中的主子像素pm的布置，四个辅助子像素pa可以分别布置在虚拟四边形vs'的顶点处。组件区域ca的分辨率是主显示区域mda的分辨率的1/2。组件区域ca的像素布置结构被称为1/2结构。包括在像素组pg中的辅助子像素pa的数目和辅助子像素pa的布置可以根据组件区域ca的分辨率进行修改。
120.参照图6b，组件区域ca的像素布置结构可以包括1/4结构。在本实施例中，尽管8个辅助子像素pa在像素组pg中以结构布置，但是基本单元u可以仅包括一个像素组pg。基本单元u的其余区域可以被提供为透射区域ta。因此，每相同面积(例如，u和u')的辅助子像素pa的数目和主子像素pm的数目可以以1:4的比例来提供。在这种情况下，一个像素组pg可以被透射区域ta包围。
121.尽管在图6a和图6b中示出了多个辅助子像素pa以结构布置，但是实施例不限于此。作为示例，多个辅助子像素pa可以以诸如条带结构、镶嵌布置结构和三角形布置结构的各种构造来布置。
122.另外，尽管在图6a和图6b中示出了辅助子像素pa的尺寸与图5的主子像素pm的尺寸相同，但是本公开不限于此。辅助子像素pa的尺寸可以大于发射相同颜色的主子像素pm的尺寸。例如，作为辅助子像素pa的蓝色子像素pb的尺寸可以大于作为主子像素pm的蓝色子像素pb的尺寸。可以通过考虑组件区域ca与主显示区域mda之间的亮度和/或分辨率的差异来设计尺寸的差异。
123.图7是根据一个或多个示例实施例的显示面板10的一部分(主显示区域mda和组件区域ca)的截面图。
124.参照图7，显示面板10包括主显示区域mda和组件区域ca。主子像素pm布置在主显示区域mda中，并且辅助子像素pa和透射区域ta布置在组件区域ca中。主像素电路pc和作为显示元件的主有机发光二极管oled可以布置在主显示区域mda中，主像素电路pc包括主薄膜晶体管tft和主电容器cst，并且主有机发光二极管oled连接到主像素电路pc。辅助像素电路pc'和作为显示元件的辅助有机发光二极管oled'可以布置在组件区域ca中，辅助像素电路pc'包括辅助薄膜晶体管tft'和辅助电容器cst'，并且辅助有机发光二极管oled'连接到辅助像素电路pc'。
125.尽管在本实施例中以采用有机发光二极管作为显示元件为例，但是在另一实施例中，可以采用无机发光二极管或量子点发光二极管作为显示元件。
126.下面描述显示面板10的元件堆叠的结构。显示面板10可以包括基板100、缓冲层111、电路层pcl和显示元件层edl。如图2中所示，密封构件encm和光学功能层ofl可以进一步堆叠在显示元件层edl上。
127.基板100可以包括绝缘材料，例如玻璃、石英和聚合物树脂。基板100可以是刚性基板或可弯曲、可折叠或可卷曲的柔性基板。
128.缓冲层111可以位于基板100上并可以减少或防止异物、湿气或环境空气从基板100下方渗入到显示面板10中，并且可以在基板100上提供平坦的表面(例如，使基板100的顶表面平坦化)。缓冲层111可以包括诸如氧化物或氮化物的无机材料，或有机材料，或有机
‑
无机复合材料，并且可以具有包括无机材料或有机材料的单层结构或多层结构。基板100和缓冲层111之间可以进一步包括阻挡层(未示出)，以阻止外部空气的渗透。在一些实施例中，缓冲层111可以包括氧化硅(sio
x
)或氮化硅(sin
x
)。缓冲层111可以具有其中第一缓冲层111a和第二缓冲层111b堆叠的结构。
129.在组件区域ca中，底金属层bml可以位于第一缓冲层111a和第二缓冲层111b之间。在另一实施例中，底金属层bml可以位于基板100和第一缓冲层111a之间。底金属层bml可以布置在辅助像素电路pc'下方，并且可以防止辅助薄膜晶体管tft'的特性由于从例如组件40(参见图2)发射的光而劣化。底金属层bml可以防止(或基本上防止)从组件40(参见图2)等发射或朝向组件40(参见图2)行进的光通过连接到辅助像素电路pc'的布线之间的窄间隙而衍射。在透射区域ta中不存在底金属层bml。
130.在一些实施例中，底金属层bml可以通过接触孔bcnt连接到布置在不同的层上的偏置线bw。底金属层bml可以从偏置线bw接收恒定电压或信号。例如，底金属层bml可以接收偏置电压。可以通过调整偏置电压来调整根据工艺分配的组件区域ca与主显示区域mda之间的亮度差异。
131.在一些实施例中，因为将偏置电压施加到底金属层bml，所以辅助薄膜晶体管tft'可以被实现为包括彼此面对的两个栅电极且半导体层位于它们之间的双栅极晶体管，因此，可以调整辅助薄膜晶体管tft'的特性。
132.偏置电压可以根据显示装置1的驱动模式而改变。例如，施加到偏置供应线17(参见图3)的偏置电压可以根据显示装置1的诸如高亮度模式、低亮度模式(例如，显示时钟、日期等的低电显示模式)和正常模式之类的驱动模式而不同。因此，可以对于每个驱动模式调整组件区域ca的亮度。
133.底金属层bml可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)。底金属层bml可以是包括上述材料的单层或多层。
134.电路层pcl可以布置在缓冲层111上，并且可以包括像素电路(例如，主像素电路pc和辅助像素电路pc')、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层114和平坦化层117。
135.主薄膜晶体管tft和/或辅助薄膜晶体管tft'可以位于缓冲层111上方。主薄膜晶体管tft包括第一半导体层a1、第一栅电极g1、第一源电极s1和第一漏电极d1。辅助薄膜晶体管tft'可以包括第二半导体层a2、第二栅电极g2、第二源电极s2和第二漏电极d2。主薄膜晶体管tft可以连接到主有机发光二极管oled，以驱动主有机发光二极管oled。辅助薄膜晶体管tft'可以连接到辅助有机发光二极管oled'，以驱动辅助有机发光二极管oled'。
136.第一半导体层a1和第二半导体层a2可以布置在缓冲层111上，并且可以包括多晶硅。在另一实施例中，第一半导体层a1和第二半导体层a2可以包括非晶硅。根据另一实施
例，第一半导体层a1和第二半导体层a2可以包括从由铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)和锌(zn)组成的组中选择的至少一种元素的氧化物。第一半导体层a1和第二半导体层a2可以包括沟道区、源极区和漏极区，源极区和漏极区掺杂有杂质。
137.第二半导体层a2可以与底金属层bml交叠，同时第二缓冲层111b位于它们之间。在一些实施例中，第二半导体层a2的宽度可以小于底金属层bml的宽度，因此，当在垂直于基板100的方向上投影时，第二半导体层a2可以完全地与底金属层bml交叠。
138.第一栅极绝缘层112可以覆盖第一半导体层a1和第二半导体层a2。第一栅极绝缘层112可以包括诸如氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、二氧化钛(tio2)、五氧化钽(ta2o5)、二氧化铪(hfo2)或过氧化锌(zno2)的无机绝缘材料。第一栅极绝缘层112可以是包括上述无机绝缘材料的单层或多层。
139.第一栅电极g1和第二栅电极g2布置在第一栅极绝缘层112上，以分别与第一半导体层a1和第二半导体层a2交叠。第一栅电极g1和第二栅电极g2可以包括钼(mo)、铝(al)、铜(cu)和钛(ti)中的至少一种，并且包括单层或多层。例如，第一栅电极g1和第二栅电极g2可以包括单个mo层。
140.第二栅极绝缘层113可以覆盖第一栅电极g1和第二栅电极g2。第二栅极绝缘层113可以包括诸如氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)的无机绝缘材料。第二栅极绝缘层113可以为包括上述无机绝缘材料的单层或多层。
141.主电容器cst的第一顶电极ce2和辅助电容器cst'的第二顶电极ce2'可以布置在第二栅极绝缘层113上。
142.第一顶电极ce2可以与主显示区域mda中的位于其下方的第一栅电极g1交叠。彼此交叠的第一栅电极g1和第一顶电极ce2可以构成主电容器cst，第二栅极绝缘层113位于第一栅电极g1和第一顶电极ce2之间。第一栅电极g1可以用作主电容器cst的第一底电极ce1。
143.第二顶电极ce2'可以与组件区域ca中的位于其下方的第二栅电极g2交叠。彼此交叠的第二栅电极g2和第二顶电极ce2'可以构成辅助电容器cst'，第二栅极绝缘层113位于第二栅电极g2和第二顶电极ce2'之间。第二栅电极g2可以用作辅助电容器cst'的第二底电极ce1'。
144.第一顶电极ce2和第二顶电极ce2'可以包括铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)中的一种或多种，并且可以包括包含以上材料中的一种或多种材料的单层或多层。
145.层间绝缘层114可以覆盖第一顶电极ce2和第二顶电极ce2'。层间绝缘层114可以包括氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。层间绝缘层114可以包括包含以上无机绝缘材料的单层或多层。
146.假设第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层114统称为无机绝缘层iil，无机绝缘层iil可以包括与透射区域ta对应的第一孔h1。第一孔h1可以暴露缓冲层111或基板100的顶表面的一部分。第一孔h1可以包括均与透射区域ta对应并且彼此交叠的第一栅极绝缘层112的开口、第二栅极绝缘层113的开口和层间绝缘层114的开口。这些开口
可以通过单独的工艺单独形成，或者可以通过同一工艺同时形成。当通过分开的工艺形成这些开口时，第一孔h1的内表面可能是不光滑的，并且可以具有诸如阶梯形状的台阶。
147.在一些实施例中，无机绝缘层iil可以包括凹槽，而不是暴露缓冲层111的第一孔h1。在一些其他实施例中，无机绝缘层iil可以不具有与透射区域ta对应的第一孔h1或凹槽。因为无机绝缘层iil包括具有优异的透光率的无机绝缘材料，所以即使无机绝缘层iil不包括与透射区域ta对应的第一孔h1或凹槽，组件40(参见图2)仍可以发送/接收足够量的光。
148.第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2可以布置在层间绝缘层114上。第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2可以包括包含钼(mo)、铝(al)、铜(cu)和钛(ti)的导电材料，并且包括包含以上材料的单层或多层。在一些实施例中，第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2可以具有ti/al/ti的多层结构。
149.平坦化层117可以布置为覆盖第一源电极s1和第二源电极s2以及第一漏电极d1和第二漏电极d2。平坦化层117可以具有平坦的顶表面，从而位于其上的第一像素电极121和第二像素电极121'被形成为平坦的。
150.平坦化层117可以包括有机材料或无机材料，并且可以具有单层结构或多层结构。平坦化层117可以包括第一平坦化层117a和第二平坦化层117b。因此，诸如布线的导电图案可以设置在第一平坦化层117a和第二平坦化层117b之间，因此，可以有利于高度集成。
151.平坦化层117可以包括诸如苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)的商业聚合物、具有酚基的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟基聚合物、对二甲苯类聚合物或乙烯醇类聚合物等。平坦化层117可以包括诸如氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)的无机绝缘材料。当形成平坦化层117时，可以形成层，然后可以对层的顶表面执行化学和机械抛光，以提供平坦的顶表面。
152.如图7中所示，偏置线bw可以布置在无机绝缘层iil上。在另一实施例中，偏置线bw可以布置在第一平坦化层117a和第二平坦化层117b之间。偏置线bw可以通过接触孔bcnt电连接到底金属层bml，底金属层bml布置在组件区域ca中。
153.第一平坦化层117a可以覆盖主像素电路pc和辅助像素电路pc'。第二平坦化层117b可以布置在第一平坦化层117a上，并且可以具有平坦的顶表面，从而第一像素电极121和第二像素电极121'被形成为平坦的。
154.主有机发光二极管oled和辅助有机发光二极管oled'布置在第二平坦化层117b上。主有机发光二极管oled的第一像素电极121和辅助有机发光二极管oled'的第二像素电极121'可以分别通过位于平坦化层117上的连接电极cm和cm'连接到像素电路，即，主像素电路pc和辅助像素电路pc'。
155.连接电极cm和cm'可以布置在第一平坦化层117a和第二平坦化层117b之间。连接电极cm和cm'可以包括包含钼(mo)、铝(al)、铜(cu)和钛(ti)的导电材料，并且包括包含以上材料的单层或多层。例如，连接电极cm和cm'可以具有ti/al/ti的多层结构。
156.平坦化层117可以具有与透射区域ta对应的第二孔h2。第二孔h2可以与第一孔h1
交叠。在图7中示出了第二孔h2大于第一孔h1。在另一实施例中，平坦化层117可以覆盖无机绝缘层iil的第一孔h1的边缘，因此，第二孔h2的面积可以小于第一孔h1的面积。
157.平坦化层117可以具有通孔，主薄膜晶体管tft的第一源电极s1和第一漏电极d1之一经由通孔而被暴露，并且第一像素电极121可以经由通孔接触第一源电极s1或第一漏电极d1并且可以电连接到主薄膜晶体管tft。平坦化层117可以包括另一通孔，辅助薄膜晶体管tft'的第二源电极s2和第二漏电极d2之一经由另一通孔而被暴露，并且第二像素电极121'可以经由另一通孔接触第二源电极s2或第二漏电极d2并且可以电连接到辅助薄膜晶体管tft'。
158.第一像素电极121和第二像素电极121'可以包括诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)或氧化铝锌(azo)的导电氧化物。第一像素电极121和第二像素电极121'可以包括反射层，反射层包括银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)或它们的组合。例如，第一像素电极121和第二像素电极121'均可以具有包括位于上述反射层上方/下方的包含ito、izo、zno或in2o3的层的结构。在这种情况下，第一像素电极121和第二像素电极121'均可以具有ito/ag/ito的堆叠结构。
159.像素限定层119覆盖位于平坦化层117上的第一像素电极121和第二像素电极121'的边缘，并且可以包括分别暴露第一像素电极121的中心部分和第二像素电极121'的中心部分的第一开口op1和第二开口op2。主有机发光二极管oled和辅助有机发光二极管oled'的发射区域的尺寸和形状(即，主子像素pm和辅助子像素pa的尺寸和形状)由第一开口op1和第二开口op2限定。
160.像素限定层119可以通过增加第一像素电极121和第二像素电极121'的边缘与位于第一像素电极121和第二像素电极121'上方的相对电极123之间的距离来防止在第一像素电极121和第二像素电极121'的边缘处发生电弧等。像素限定层119可以包括诸如pi、聚酰胺、丙烯酸树脂、bcb、hmdso和酚树脂的有机绝缘材料，并且可以通过旋涂来形成。
161.像素限定层119可以包括布置在透射区域ta中的第三孔h3。第三孔h3可以与第一孔h1和第二孔h2交叠。由于第一孔h1至第三孔h3，透射区域ta中的透光率可以改善。尽管在图7中示出了缓冲层111连续地布置为对应于透射区域ta，但是缓冲层111可以包括位于透射区域ta中的第一孔h1、第二孔h2和第三孔h3。下面描述的相对电极123的一部分可以布置在第一孔h1、第二孔h2和第三孔h3的内表面上。
162.第一发射层122b和第二发射层122b'布置在像素限定层119的第一开口op1和第二开口op2的内部，第一发射层122b和第二发射层122b'分别对应于第一像素电极121和第二像素电极121'。第一发射层122b和第二发射层122b'可以包括高分子量材料或低分子量材料，并且可以发射红光、绿光、蓝光或白光。
163.有机功能层122e可以布置在第一发射层122b和第二发射层122b'上和/或下方。有机功能层122e可以包括第一功能层122a和/或第二功能层122c。在一些其他实施例中，可以省略第一功能层122a和/或第二功能层122c。
164.第一功能层122a可以布置在第一发射层122b和第二发射层122b'下方。第一功能层122a可以包括包含有机材料的单层或多层。第一功能层122a可以是作为单层的空穴传输层(htl)。在一些其他实施例中，第一功能层122a可以包括空穴注入层(hil)和htl。第一功
能层122a可以一体地提供，以对应于包括在主显示区域mda和组件区域ca中的主有机发光二极管oled和辅助有机发光二极管oled'。
165.第二功能层122c可以布置在第一发射层122b和第二发射层122b'上。第二功能层122c可以包括包含有机材料的单层或多层。第二功能层122c可以包括电子传输层(etl)和/或电子注入层(eil)。第二功能层122c可以一体地提供，以对应于包括在主显示区域mda和组件区域ca中的主有机发光二极管oled和辅助有机发光二极管oled'。
166.相对电极123位于第二功能层122c上方。相对电极123可以包括具有低功函数的导电材料。例如，相对电极123可以包括(半)透明层，(半)透明层包括例如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)或这些材料的合金。在一些其他实施例中，相对电极123还可以包括位于包括上述材料中的任何材料的(半)透明层上的诸如ito、izo、zno或in2o3的层。相对电极123可以形成为一个主体，以对应于主显示区域mda中的主有机发光二极管oled和组件区域ca中的辅助有机发光二极管oled'。
167.形成在主显示区域mda中的从第一像素电极121到相对电极123的层可以构成主有机发光二极管oled。形成在组件区域ca中的从第一像素电极121'到相对电极123的层可以构成辅助有机发光二极管oled'。
168.顶层150可以形成在相对电极123上。顶层150可以包括有机材料。可以提供顶层150来保护相对电极123并提高光提取效率。与相对电极123相比，顶层150可以包括具有更高的折射率的有机材料。在一些其他实施例中，顶层150可以包括具有不同的折射率的层的堆叠件。例如，顶层150可以包括高折射率层和/或低折射率层和/或高折射率层的堆叠件。在这种情况下，高折射率层的折射率可以为大约1.7或更大，并且低折射率层的折射率可以为大约1.3或更小。
169.顶层150可以另外包括氟化锂(lif)。在一些其他实施例中，顶层150可以另外包括诸如氧化硅(sio2)和氮化硅(sin
x
)的无机绝缘材料。
170.第一功能层122a、第二功能层122c、相对电极123和顶层150可以均包括与透射区域ta对应的透射孔tah。即，第一功能层122a、第二功能层122c、相对电极123和顶层150均可以具有与透射区域ta对应的开口。这些开口可以具有基本上相同的面积。例如，相对电极123的开口的面积可以与透射孔tah的面积基本上相同。
171.当透射孔tah对应于透射区域ta时，可以理解的是透射孔tah与透射区域ta交叠。在这种情况下，透射孔tah的面积可以小于形成在无机绝缘层iil中的第一孔h1的面积。为此，在图7中示出了透射孔tah的宽度wt小于第一孔h1的宽度。这里，透射孔tah的面积可以被定义为构成透射孔tah的开口之中的具有最小面积的开口的面积。第一孔h1的面积可以被定义为构成第一孔h1的开口之中的具有最小面积的开口的面积。
172.由于透射孔tah，所以从透射区域ta去除相对电极123的一部分。通过这种构造，可以改善(例如，显著地改善)透射区域ta的透光率。可以通过各种方法形成包括透射孔tah的相对电极123。根据一些实施例，在将用于形成相对电极123的材料沉积在基板100的整个表面上之后，经由激光剥离去除沉积材料的与透射区域ta对应的部分，因此，可以形成具有透射孔tah的相对电极123。根据另一实施例，具有透射孔tah的相对电极123可以通过金属自图案化(msp)来形成。在另一实施例中，具有透射孔tah的相对电极123可以通过使用精细金
属掩模(fmm)沉积相对电极123的方法来形成。
173.组件区域ca的底金属层bml可以对应于整个组件区域ca。在这种情况下，底金属层bml可以包括与透射区域ta交叠的底孔bmlh。在一些实施例中，透射区域ta的形状和尺寸可以由底孔bmlh的形状和尺寸来限定。
174.在一些实施例中，底金属层bml可以不布置在主显示区域mda中。在底金属层bml设置在基板100的整个表面或基板100的相当一部分上方的情况下，在通过使用激光使主薄膜晶体管tft的第一半导体层a1结晶化的工艺期间可能发生缺陷。
175.在本实施例中，因为底金属层bml布置为仅对应于组件区域ca，所以可以减小工艺中的缺陷率。
176.图8是根据一个或多个示例实施例的被配置为驱动子像素的像素电路的等效电路图。
177.在图8中示出的像素电路示出了主子像素pm的主像素电路pc。
178.主像素电路pc可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7以及主电容器cst和第二电容器cbt。主像素电路pc可以连接到数据线dl、第一扫描线sl1、第二扫描线sl2、第三扫描线sl3、第四扫描线sl4和发射控制线el。在一些实施例中，主像素电路pc可以连接到第一初始化电压线vl1和第二初始化电压线vl2以及驱动电压线pl。主像素电路pc可以连接到作为显示元件的主有机发光二极管oled。
179.驱动电压线pl可以将驱动电压elvdd传送到第一晶体管t1。第一初始化电压线vl1可以传送使第一晶体管t1初始化的第一初始化电压vint1。第二初始化电压线vl2可以传送使主有机发光二极管oled初始化的第二初始化电压vint2。
180.在图8中示出了第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7之中的第三晶体管t3和第四晶体管t4被实现为n沟道金属氧化物半导体场效应晶体管(nmos)，并且其余晶体管被实现为p沟道金属氧化物半导体场效应晶体管(pmos)。
181.第一晶体管t1连接在第一节点n1和第三节点n3之间。第一晶体管t1通过第一节点n1和第五晶体管t5连接到驱动电压线pl，并且可以通过第三节点n3和第六晶体管t6电连接到主有机发光二极管oled。第一晶体管t1的栅电极连接到第二节点n2。第一晶体管t1用作驱动晶体管，根据第二晶体管t2的开关操作经由第二晶体管t2和第一节点n1从数据线dl接收数据信号data，并且经由第三节点n3和第六晶体管t6将驱动电流i
oled
供应到主有机发光二极管oled。第一晶体管t1的栅电极可以连接到第二节点n2。
182.第二晶体管t2(例如，开关晶体管)连接在数据线dl和第一节点n1之间。第二晶体管t2通过第一节点n1和第五晶体管t5连接到电源电压线pl。第二晶体管t2的栅电极连接到第一扫描线sl1。第二晶体管t2响应于通过第一扫描线sl1传送到第二晶体管t2的栅电极的具有栅极导通电压(例如，低电平电压)的第一扫描信号ss1而导通，并且执行将通过数据线dl传送的数据信号data传送到第一节点n1的开关操作。
183.第三晶体管t3(例如，补偿晶体管)连接在第二节点n2和第三节点n3之间。第三晶体管t3通过第三节点n3和第六晶体管t6连接到主有机发光二极管oled。第三晶体管t3的栅电极连接到第二扫描线sl2。第三晶体管t3根据通过第二扫描线sl2传送到第三晶体管t3的
栅电极的具有栅极导通电压(例如，高电平电压)的第二扫描信号ss2而导通，并且以二极管方式连接第一晶体管t1。第三晶体管t3补偿第一晶体管t1的阈值电压。第二扫描信号ss2可以包括第一扫描信号ss1的反相信号。可以在与第一扫描信号ss1相同的定时施加第二扫描信号ss2。
184.第四晶体管t4(例如，第一初始化晶体管)连接在第二节点n2和第一初始化电压线vl1之间。第四晶体管t4的栅电极连接到第三扫描线sl3。第四晶体管t4响应于通过第三扫描线sl3传送到第四晶体管t4的栅电极的具有栅极导通电压(例如，高电平电压)的第三扫描信号ss3而导通，并且通过将第一初始化电压vint1传送到第一晶体管t1的栅电极来使第一晶体管t1的栅电极的电压初始化。第一初始化电压vint1来自第一初始化电压线vl1。可以在第一扫描信号ss1之前的定时施加第三扫描信号ss3。
185.第五晶体管t5(例如，第一发射控制晶体管)连接在驱动电压线pl和第一节点n1之间。第六晶体管t6(例如，第二发射控制晶体管)连接在第三节点n3和主有机发光二极管oled之间。第五晶体管t5和第六晶体管t6中的每一者的栅电极连接到发射控制线el，并且第五晶体管t5和第六晶体管t6响应于具有栅极导通电压(例如，低电平电压)的发射控制信号en而并发地(例如，同时)导通，并且形成电流路径，使得驱动电流i
oled
从驱动电压线pl流到主有机发光二极管oled。
186.第七晶体管t7(例如，第二初始化晶体管)连接在主有机发光二极管oled和第二初始化电压线vl2之间。第七晶体管t7的栅电极连接到第四扫描线sl4。第七晶体管t7响应于通过第四扫描线sl4传送到第七晶体管t7的栅电极的具有栅极导通电压(例如，低电平电压)的第四扫描信号ss4而导通，并且通过将第二初始化电压vint2传送到主有机发光二极管oled来使主有机发光二极管oled初始化。第二初始化电压vint2来自第二初始化电压线vl2。可以在第一扫描信号ss1之前的定时施加第四扫描信号ss4，或者可以在比第一扫描信号ss1晚的定时施加第四扫描信号ss4。可以省略第七晶体管t7。
187.主电容器cst包括第一底电极ce1和第一顶电极ce2。第一底电极ce1经由第二节点n2连接到第一晶体管t1的栅电极，并且第一顶电极ce2连接到驱动电压线pl。主电容器cst用作存储电容器，并且可以通过存储并保持与驱动电压线pl和第一晶体管t1的栅电极的两个相对端之间的电压差对应的电压来保持施加到第一晶体管t1的栅电极的电压。
188.第二电容器cbt包括第三电极ce3和第四电极ce4。第三电极ce3连接到第一扫描线sl1和第二晶体管t2的栅电极。第四电极ce4经由第二节点n2连接到第一晶体管t1的栅电极以及主电容器cst的第一底电极ce1。第二电容器cbt用作升压电容器。在第一扫描线sl1的第一扫描信号ss1是使第二晶体管t2截止的电压的情况下(例如，当第一扫描信号ss1具有高电平电压时)，第二电容器cbt可以通过升高第二节点n2的电压来减小用于显示黑色的电压(例如，黑电压)。
189.主有机发光二极管oled包括第一像素电极121和相对电极123(参见图7)。相对电极123(参见图7)可以接收公共电压elvss。主有机发光二极管oled通过从第一晶体管t1接收驱动电流i
oled
并且发射与驱动电流i
oled
对应的光来显示图像。
190.主像素电路pc不受限于参照图8描述的晶体管的数目、电容器的数目和电路设计，并且可以进行各种修改。被配置为驱动辅助子像素pa的辅助像素电路pc'可以与主子像素pm的主像素电路pc相同或不同。
191.图9是根据一个或多个示例实施例的显示面板10的子像素pm和pa、一些布线和底金属层bml的布置关系的平面图。图9示出了组件区域ca的一部分和位于组件区域ca外部的主显示区域mda的一部分。尽管图9仅示出了描述所需的布线，但是可能省略了更多布线。
192.参照图9，扫描线sl可以在x方向上延伸并且将扫描信号传送到主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'。数据线dl可以在与扫描线sl交叉的y方向上延伸，并且可以将数据信号传送到主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'。
193.第一初始化电压线vl1可以包括布置在不同的层处的第一垂直电压线和第一水平电压线，第一垂直电压线和第一水平电压线分别在y方向和x方向上延伸。第二初始化电压线vl2可以包括布置在不同的层处的第二垂直电压线和第二水平电压线，第二垂直电压线和第二水平电压线分别在y方向和x方向(参见例如图17)上延伸。第一垂直电压线和第一水平电压线可以在交叉区域中或围绕交叉区域周围彼此电连接。第二垂直电压线和第二水平电压线可以在交叉区域中或在交叉区域周围彼此电连接。在图9中示出的第一初始化电压线vl1和第二初始化电压线vl2可以分别为第一垂直电压线和第二垂直电压线。
194.第一初始化电压线vl1可以将第一初始化电压(例如，vint1)传送到主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'。第二初始化电压线vl2可以将第二初始化电压(例如，vint2)传送到主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'。第一初始化电压线vl1和第二初始化电压线vl2可以在x方向上交替地布置。
195.第一初始化电压线vl1和第二初始化电压线vl2中的一些(例如，初始化电压线41)可以在组件区域ca周围断开，并且可以不穿过组件区域ca。第一初始化电压线vl1和第二初始化电压线vl2中的一些(例如，初始化电压线43)可以电连接到在布置在组件区域ca下方的主显示区域mda的内部布置在同一列中的主子像素pm的主像素电路pc，并且可以跨过透射区域ta电连接到在布置在组件区域ca上方的主显示区域mda的内部布置在同一列中的主子像素pm的主像素电路pc。第一初始化电压线vl1和第二初始化电压线vl2中的一些(例如，初始化电压线45)可以电连接到在主显示区域mda和组件区域ca的内部布置在同一列中的主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'。第一初始化电压线vl1和第二初始化电压线vl2中的一些(例如，初始化电压线47)可以电连接到在主显示区域mda和组件区域ca的内部布置在同一列中的主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'，并且可以不连接到在顶侧的主显示区域mda的内部布置在同一列中的主子像素pm的主像素电路pc。
196.扫描线sl可以包括扫描线sla和扫描线slb。扫描线sla可以在x方向上延伸并且可以电连接到在主显示区域mda的内部布置在同一行中的主子像素pm的主像素电路pc，并且可以布置为跨过透射区域ta而不连接到辅助子像素pa的辅助像素电路pc'。扫描线slb可以在x方向上延伸，并且可以电连接到在主显示区域mda和组件区域ca的内部布置在同一行中的主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'。扫描线sla和slb均包括第一扫描线sl1、第二扫描线sl2、第三扫描线sl3和第四扫描线sl4，并且为了便于描述，被示出为一条扫描线。
197.数据线dl可以包括数据线dla和数据线dlb。数据线dla可以在大致y方向上延伸，并且可以电连接到在布置在组件区域ca下方的主显示区域mda的内部布置在同一列中的主
子像素pm的主像素电路pc，并且可以跨过组件区域ca的透射区域ta电连接到在布置在组件区域ca上方的主显示区域mda的内部布置在同一列中的主子像素pm的主像素电路pc。数据线dlb可以在y方向上延伸并且电连接到在主显示区域mda和组件区域ca的内部布置在同一列中的主子像素pm的主像素电路pc和辅助子像素pa的辅助像素电路pc'。数据线dl可以与扫描线sl布置在不同的层上。
198.尽管在图9中示出了扫描线sl和数据线dl连续地设置在主显示区域mda和组件区域ca中，但是扫描线sl和数据线dl可以在部分区域中连接到布置在不同的层上的桥接线。
199.如图9中所示，为了提高透光率，布置在组件区域ca中的第一初始化电压线vl1和第二初始化电压线vl2、扫描线sl以及数据线dl可以不布置在透射区域ta的中心部分中，而是布置为在一侧偏置。为此，布置在组件区域ca中的扫描线sl和数据线dl可以是大致弯曲的。因此，在彼此分开的像素组pg之间穿过的扫描线sl的间隔可以小于穿过像素组pg内部的子像素的扫描线sl的间隔。另外，在彼此分开的像素组pg之间穿过的数据线dl的间隔可以小于穿过像素组pg内部的子像素的数据线dl的间隔。
200.在一些实施例中，布置在彼此分开的像素组pg之间的数据线dla可以在左侧偏置，并且数据线dlb可以在右侧偏置。在一些实施例中，布置在彼此分开的像素组pg之间的扫描线sla可以在底侧偏置，并且扫描线slb可以在顶侧偏置。在一些实施例中，布置在彼此分开的像素组pg之间的第一初始化电压线vl1和第二初始化电压线vl2中的一些可以在左侧偏置，并且第一初始化电压线vl1和第二初始化电压线vl2中的一些可以在右侧偏置。
201.根据布线布置结构，透射区域ta的透光率和整个组件区域ca的透光率可以改善。当布置在组件区域ca中的布线的间隔窄时，可能发生光的衍射。因此，底金属层bml可以布置为与布置在组件区域ca中的布线交叠。
202.底金属层bml可以布置为与整个组件区域ca对应，并且可以包括与透射区域ta对应的底孔bmlh。底金属层bml可以不布置在主显示区域mda中。
203.底金属层bml可以通过偏置线bw连接到布置在外围区域dpa中的偏置电压供应线17。偏置线bw可以通过接触孔bcnt(例如，如图7中所示)连接到底金属层bml的边缘部分。
204.根据是否布置了偏置线bw，主显示区域mda可以划分为第一区域bwa和除了第一区域bwa之外的第二区域。第一区域bwa包括位于偏置电压供应线17和组件区域ca之间的区域，该区域包括主显示区域mda的其中布置了偏置线bw的部分区域。第二区域包括主显示区域mda的其中未布置偏置线bw的部分区域。
205.布置在第一区域bwa中的第一初始化电压线vl1和第二初始化电压线vl2可以分别连接到布置在第二区域中的第一初始化电压线vl1和第二初始化电压线vl2。例如，布置在第一区域bwa中的第一初始化电压线vl1通过组件区域ca延伸到第二区域，因此，布置在第一区域bwa中的第一初始化电压线vl1和布置在第二区域中的第一初始化电压线vl1可以是一体化的布线。同样，布置在第一区域bwa中的第二初始化电压线vl2通过组件区域ca延伸到第二区域，因此，布置在第一区域bwa中的第二初始化电压线vl2和布置在第二区域中的第二初始化电压线vl2可以是一体化的布线。
206.图10是布置在图9的区域a中的像素电路的放大平面图。图11是沿着图10的线i
‑
i'截取的像素电路的截面图。图12是沿着图10的线ii
‑
ii'截取的像素电路的截面图。在下文中，省略了与图7的元件相同的元件的详细描述。
207.图10示出了在主显示区域mda中布置在邻近列的同一行中的成对的主像素电路pca和pcb(即下文描述的左主像素电路pca和右主像素电路pcb)。图10示出了布置在主显示区域mda的第二区域的一部分中的主像素电路pca和pcb。在图10中示出的左主像素电路pca和右主像素电路pcb具有垂直对称的结构(例如，垂直线对称)。
208.主像素电路pca和pcb可以连接到均在x方向上延伸的第一扫描线sl1、第二扫描线sl2、第三扫描线sl3、第四扫描线sl4、发射控制线el、第一初始化电压线vl1的第一水平电压线vl1b和第二初始化电压线vl2的第二水平电压线vl2b。在一些实施例中，主像素电路pca和pcb可以连接到数据线dl、驱动电压线pl和第一初始化电压线vl1的第一垂直电压线vl1a。
209.主像素电路pca和pcb可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、主电容器cst和第二电容器cbt。
210.在一些实施例中，第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以包括包含硅半导体的薄膜晶体管。第三晶体管t3和第四晶体管t4可以包括包含氧化物半导体的薄膜晶体管。在下文中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7可以由第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第六薄膜晶体管t6和第七薄膜晶体管t7表示。
211.同时参考图7，第一半导体层a1可以布置在基板100上方。第一半导体层a1可以包括硅半导体。作为另一示例，缓冲层111可以形成在基板100上，并且第一半导体层a1可以形成在缓冲层111上。如图7中所示，缓冲层111可以具有第一缓冲层111a和第二缓冲层111b堆叠的结构。第一半导体层a1可以包括多晶硅。
212.基板100可以包括玻璃、陶瓷材料、金属材料或者柔性或可弯曲材料。在基板100为柔性或可弯曲的情况下，基板100可以包括诸如聚醚砜(pes)、聚丙烯酸酯、聚醚酰亚胺(pei)、聚萘二甲酸乙二酯(pen)、聚对苯二甲酸乙二酯(pet)、聚苯硫醚(pps)、多芳基化合物、聚酰亚胺(pi)、聚碳酸酯(pc)和醋酸丙酸纤维素(cap)的聚合物树脂。
213.基板100可以具有多层结构。例如，基板100可以具有第一基体层101、第一阻挡层103、第二基体层105和第二阻挡层107顺序地堆叠的结构。第一基体层101和第二基体层105可以包括聚合物树脂。第一阻挡层103和第二阻挡层107可以防止外部异物的渗透，并且可以包括包含诸如氮化硅(sin
x
)和氧化硅(sio
x
)的无机材料的单层或多层。
214.第一半导体层a1的一些区域可以构成第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7中的每一者的半导体层。
215.第一晶体管t1(例如图7的主薄膜晶体管tft)、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7的半导体层可以分别包括沟道区、源极区s1、s2、s5、s6和s7以及漏极区d1、d2、d5、d6和d7。源极区s1、s2、s5、s6和s7以及漏极区d1、d2、d5、d6和d7可以分别位于沟道区的两个相对侧。例如，源极区和漏极区可以掺杂有杂质，并且可以包括p型杂质。源极区和漏极区可以分别对应于晶体管(例如，晶体管t1至t7中的适当的一个晶体管)的源电极和漏电极。源极区和漏极区可以根据晶体管的特性彼此互换。在下文中，使用术语“源极区”和“漏极区”而不是源电极和漏电极。图11和图12中示出了第一薄膜晶体管t1的沟道区c1、第六薄膜晶体管t6的沟道区c6和第七薄膜晶体管t7的沟道区c7。
216.第一栅极绝缘层112可以布置在第一半导体层a1上。第一薄膜晶体管t1的第一栅电极g1、第一扫描线sl1、第四扫描线sl4和发射控制线el可以布置在第一栅极绝缘层112上。第一扫描线sl1、第四扫描线sl4和发射控制线el可以在x方向上延伸，并且彼此分开。
217.第一薄膜晶体管t1的第一栅电极g1具有孤立图案并且与沟道区c1交叠，同时第一栅极绝缘层112位于第一栅电极g1和沟道区c1之间。
218.第一扫描线sl1与第二薄膜晶体管t2的沟道区交叠的区域可以包括第二薄膜晶体管t2的第二栅电极g2。第四扫描线sl4与第七薄膜晶体管t7的沟道区c7交叠的区域可以包括第七薄膜晶体管t7的栅电极g7。发射控制线el与第五薄膜晶体管t5和第六薄膜晶体管t6交叠的区域可以分别包括第五薄膜晶体管t5的栅电极g5和第六薄膜晶体管t6的栅电极g6。
219.第二栅极绝缘层113可以布置在第一薄膜晶体管t1的第一栅电极g1、第一扫描线sl1、第四扫描线sl4和发射控制线el上。
220.电极电压线hl、第一初始化电压线vl1的第一水平电压线vl1b、第二扫描线sl2的底扫描线143和第三扫描线sl3的底扫描线165可以均在x方向上延伸，并且可以彼此分开。
221.电极电压线hl可以覆盖第一薄膜晶体管t1的第一栅电极g1的至少一部分，并且可以用作主电容器cst的第一顶电极ce2。电极电压线hl可以包括开口sop(参见图11)。主电容器cst包括第一底电极ce1和第一顶电极ce2，并且可以与第一薄膜晶体管t1交叠。第一薄膜晶体管t1的第一栅电极g1也可以用作主电容器cst的第一底电极ce1。例如，第一薄膜晶体管t1的第一栅电极g1以及第一底电极ce1可以被形成为一个主体。
222.层间绝缘层114可以布置在第二栅极绝缘层113上。第二半导体层a2可以布置在层间绝缘层114上。第二半导体层a2可以包括第三薄膜晶体管t3和第四薄膜晶体管t4中的每一者的半导体层。第二半导体层a2可以包括氧化锌(zn)基材料，例如氧化锌(zn)、氧化铟(in)锌(zn)和氧化镓(ga)铟(in)锌(zn)。在实施例中，第二半导体层a2可以包括在zno中包含诸如铟(in)、镓(ga)和锡(sn)的金属的in
‑
ga
‑
zn
‑
o(igzo)、in
‑
sn
‑
zn
‑
o(itzo)或in
‑
ga
‑
sn
‑
zn
‑
o(igtzo)半导体。
223.第三薄膜晶体管t3和第四薄膜晶体管t4的半导体层可以分别包括沟道区c3和c4、源极区s3和s4以及漏极区d3和d4。源极区s3和s4以及漏极区d3和d4分别位于沟道区c3和c4的两个相对侧。第三薄膜晶体管t3的源极区s3和漏极区d3以及第四薄膜晶体管t4的源极区s4和漏极区d4可以通过调整氧化物半导体的载流子浓度并且使源极区和漏极区导电来形成。第三薄膜晶体管t3的源极区s3和漏极区d3以及第四薄膜晶体管t4的源极区s4和漏极区d4可以通过经由对氧化物半导体执行的等离子体处理增加载流子浓度来形成，该等离子体处理使用氢(h)基气体、氟(f)基气体或它们的组合。
224.第二半导体层a2可以包括第二电容器cbt的第四电极ce4。第二电容器cbt的第四电极ce4可以布置在第三薄膜晶体管t3的半导体层和第四薄膜晶体管t4的半导体层之间。第四电极ce4可以从第三薄膜晶体管t3的半导体层或第四薄膜晶体管t4的半导体层延伸。第一扫描线sl1与第二电容器cbt的第四电极ce4交叠的部分可以包括第二电容器cbt的第三电极ce3。
225.第三栅极绝缘层115可以布置在第二半导体层a2上。第二初始化电压线vl2的第二水平电压线vl2b、第二扫描线sl2的顶扫描线163和第三扫描线sl3的顶扫描线145可以在第三栅极绝缘层115上在x方向上延伸。即，第二扫描线sl2和第三扫描线sl3可以均包括布置
在不同的层上的两个导电层。
226.第二扫描线sl2的顶扫描线163可以与底扫描线143的至少一部分交叠。第三扫描线sl3的顶扫描线145可以与底扫描线165的至少一部分交叠。
227.第二扫描线sl2的底扫描线143与第二半导体层a2交叠的部分可以包括第三薄膜晶体管t3的栅电极g3的底栅电极g3a(参见图12)，并且顶扫描线163与第二半导体层a2交叠的部分可以包括第三薄膜晶体管t3的栅电极g3的顶栅电极g3b(参见图12)。
228.第三扫描线sl3的底扫描线165与第二半导体层a2交叠的部分可以包括第四薄膜晶体管t4的栅电极g4的底栅电极g4a(参见图11)，并且顶扫描线145与第二半导体层a2交叠的部分可以包括第四薄膜晶体管t4的栅电极g4的顶栅电极g4b(参见图11)。例如，第三薄膜晶体管t3和第四薄膜晶体管t4可以均具有双栅极结构，在双栅极结构中，控制电极分别设置在半导体层上和下方。
229.在一些实施例中，第三栅极绝缘层115可以图案化为与第二扫描线sl2的顶扫描线163和第三扫描线sl3的顶扫描线145对应的形状。
230.第二层间绝缘层116可以覆盖位于第三栅极绝缘层115上的第三薄膜晶体管t3和第四薄膜晶体管t4。第一初始化电压线vl1的第一垂直电压线vl1a、节点电极171以及连接电极172、173、174、175和176可以布置在第二层间绝缘层116上。
231.第一初始化电压线vl1的第一垂直电压线vl1a、节点电极171以及连接电极172、173、174、175和176可以包括诸如导电氧化物的具有高导电率的材料。例如，第一初始化电压线vl1的第一垂直电压线vl1a、节点电极171以及连接电极172、173、174、175和176可以均包括包含铝(al)、铜(cu)和钛(ti)中的至少一种的单层或多层。在一些实施例中，第一初始化电压线vl1的第一垂直电压线vl1a、节点电极171以及连接电极172、173、174、175和176可以均包括顺序地布置的ti/al/ti的三层。
232.第二层间绝缘层116可以包括无机材料，无机材料包括氧化物或氮化物。例如，第二层间绝缘层116可以包括氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)或氧化锌(zno2)。
233.第三栅极绝缘层115和第二层间绝缘层116可以与第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层114协作构成在图7中示出的无机绝缘层iil。
234.第一初始化电压线vl1的第一垂直电压线vl1a可以在y方向上延伸并且布置在左主像素电路pca和右主像素电路pcb之间。例如，左主像素电路pca和右主像素电路pcb可以相对于第一初始化电压线vl1的第一垂直电压线vl1a对称。
235.第一初始化电压线vl1的第一垂直电压线vl1a可以通过接触孔(例如，接触孔37)接触第一初始化电压线vl1的第一水平电压线vl1b并可以连接到第一初始化电压线vl1的第一水平电压线vl1b。因此，被配置为施加第一初始化电压vint1的布线可以具有网格结构。
236.第一垂直电压线vl1a可以包括在x方向上突出并且与第一水平电压线vl1b交叠的突出vl1ap。第一垂直电压线vl1a的突出vl1ap可以分别通过接触孔36和37接触第四薄膜晶体管t4的源极区s4和第一水平电压线vl1b并电连接到第四薄膜晶体管t4的源极区s4和第一水平电压线vl1b。
237.节点电极171可以分别通过接触孔接触第一薄膜晶体管t1的第一栅电极g1和第二
半导体层a2并可以电连接到第一薄膜晶体管t1的第一栅电极g1和第二半导体层a2。节点电极171的一端可以通过主电容器cst的第一顶电极ce2的开口sop(参见图11)连接到第一薄膜晶体管t1的第一栅电极g1。节点电极171的另一端可以连接到第二电容器cbt的第四电极ce4。
238.连接电极172的一端可以通过接触孔电连接到第一薄膜晶体管t1的漏极区d1和第六薄膜晶体管t6的源极区s6。连接电极172的另一端可以通过接触孔电连接到第三薄膜晶体管t3的漏极区d3。
239.连接电极173可以通过接触孔电连接到第二薄膜晶体管t2的源极区s2。
240.连接电极174可以分别通过接触孔电连接到第五薄膜晶体管t5的源极区s5和电极电压线hl。
241.连接电极175的一端可以通过接触孔电连接到第七薄膜晶体管t7的漏极区d7。连接电极175的另一端可以通过接触孔电连接到第二初始化电压线vl2的第二水平电压线vl2b。
242.连接电极176可以通过接触孔电连接到第六薄膜晶体管t6的漏极区d6。
243.第一平坦化层117a和第二平坦化层117b可以堆叠在第二层间绝缘层116上。数据线dl、驱动电压线pl和连接金属cm(即图7的主连接电极)可以布置在第一平坦化层117a和第二平坦化层117b之间。
244.数据线dl、驱动电压线pl和连接金属cm可以包括包含钼(mo)、铝(al)、铜(cu)和钛(ti)的导电材料，并且包括单层或多层。例如，数据线dl、驱动电压线pl和连接金属cm可以包括ti/al/ti的多层结构。
245.数据线dl可以通过经由接触孔连接到连接电极173而电连接到第二薄膜晶体管t2的源极区s2。
246.驱动电压线pl可以通过经由接触孔连接到连接电极174而电连接到电极电压线hl(例如，主电容器cst的第一顶电极ce2)。因此，被配置为施加驱动电压elvdd的布线可以具有网格结构。
247.连接金属cm可以通过接触孔连接到连接电极176，并且第一像素电极121(参见图7)可以通过通孔via连接到连接金属cm，因此，第一像素电极121(参见图7)可以电连接到主像素电路pc(参见图7)。
248.第一像素电极121(参见图7)布置在第二平坦化层117b上，并且像素限定层119布置在第二平坦化层117b上并覆盖第一像素电极121(参见图7)的边缘。尽管图11和图12仅示出了第一发射层122b，但是可以在第一发射层122b上和/或下方进一步布置各种功能层，如在图7中描述的。
249.包括与在图10中示出的像素电路pca和pcb相同的像素电路的多个主子像素pm可以在x方向和y方向上布置。在这种情况下，第一扫描线sl1和第四扫描线sl4可以由在y方向上彼此邻近的两个像素电路共享。
250.例如，第四扫描线sl4可以电连接到在附图中在正( )y方向上布置在图10中示出的像素电路pca和pcb上方的其他像素电路pca和pcb的第二薄膜晶体管t2。因此，施加到第四扫描线sl4的第四扫描信号ss4可以作为第二扫描信号传送到其他像素电路pca和pcb的第二薄膜晶体管t2。同样，第一扫描线sl1可以电连接到在附图中在负(
‑
)y方向上布置在图
10中示出的像素电路pca和pcb下方的其他像素电路pca和pcb的第七薄膜晶体管t7。因此，施加到第一扫描线sl1的第一扫描信号ss1可以作为第四扫描信号传送到其他像素电路pca和pcb的第七薄膜晶体管t7。
251.图13是布置在图9的区域b中的像素电路的放大平面图。图14是沿着图13的线iii
‑
iii'截取的像素电路的截面图。在下文中，省略了与图10至图12的元件相同的元件的详细描述，并且主要描述区别。
252.图13示出了在主显示区域mda中布置在邻近列的同一行中的成对的主像素电路pcd和pce(即下文描述的左主像素电路pcd和右主像素电路pce)。图13示出了布置在主显示区域mda的第二区域的一部分中的主像素电路pcd和pce。
253.参照图13，第二初始化电压线vl2的第二垂直电压线vl2a可以在y方向上延伸并且布置在左主像素电路pcd和右主像素电路pce之间。例如，左主像素电路pcd和右主像素电路pce可以相对于第二初始化电压线vl2的第二垂直电压线vl2a是对称的。
254.参照图14以及图13，第二初始化电压线vl2的第二垂直电压线vl2a可以通过接触孔43接触第二初始化电压线vl2的第二水平电压线vl2b并电连接到第二初始化电压线vl2的第二水平电压线vl2b。因此，被配置为施加第二初始化电压vint2的布线可以具有网格结构。
255.第二垂直电压线vl2a可以与第一初始化电压线vl1的第一垂直电压线vl1a(参见图10)布置在同一层上。第二垂直电压线vl2a可以布置在第二层间绝缘层116上。
256.第二垂直电压线vl2a还可以包括在x方向上突出并且与第二水平电压线vl2b交叠的第一突出部分vl2ap。第二垂直电压线vl2a还可以包括从第一突出部分vl2ap在正( )y方向上突出的第二突出部分175'。第二垂直电压线vl2a、第一突出部分vl2ap和第二突出部分175'可以形成为一个主体。第二垂直电压线vl2a可以在第一突出部分vl2ap与第二突出部分175'相交的区域中通过接触孔43电连接到第二水平电压线vl2b。第二突出部分175'的一端可以通过接触孔42电连接到第七薄膜晶体管t7的漏极区d7。第二突出部分175'可以具有与图10中示出的连接电极175对应的形状，并且可以将第七薄膜晶体管t7连接到第二水平电压线vl2b。
257.连接电极177可以进一步布置在第二层间绝缘层116上方。连接电极177可以分别通过接触孔36和37(参见图10)接触第四薄膜晶体管t4的源极区s4和第一水平电压线vl1b并可以电连接到第四薄膜晶体管t4的源极区s4和第一水平电压线vl1b。
258.第二垂直电压线vl2a和连接电极177可以均包括包含铝(al)、铜(cu)和钛(ti)中的至少一种的单层或多层。在一些实施例中，第二垂直电压线vl2a和连接电极177可以均包括顺序地布置的ti/al/ti的三层。
259.图15是布置在图9的区域d中的像素电路的放大平面图。图16是沿着图15的线iv
‑
iv'截取的像素电路的截面图。图15示出了布置在主显示区域mda的第一区域bwa的一部分中的像素电路。在下文中，省略了与图10至图12的元件相同的元件的详细描述，并且主要描述区别。
260.图15示出了在主显示区域mda的第一区域bwa中布置在邻近列的同一行中的成对的主像素电路pc。
261.参照图15，偏置线bw可以在y方向上延伸，并且可以布置在左主像素电路pcf和右
主像素电路pcg之间。例如，左主像素电路pcf和右主像素电路pcg可以相对于偏置线bw是对称的。
262.偏置线bw可以与第一初始化电压线vl1的第一水平电压线vl1b和第二初始化电压线vl2的第二水平电压线vl2b交叉，并且可以在y方向上延伸。一起参照图16，偏置线bw可以布置在第二层间绝缘层116上，并且可以与第一初始化电压线vl1的第一垂直电压线vl1a(参见图10)和第二初始化电压线vl2的第二垂直电压线vl2a(参见图14)布置在同一层处。
263.连接电极177可以进一步布置在第二层间绝缘层116上方。连接电极177可以分别通过接触孔36和37(参见图10)接触第四薄膜晶体管t4的源极区s4和第一水平电压线vl1b并可以电连接到第四薄膜晶体管t4的源极区s4和第一水平电压线vl1b。
264.偏置线bw和连接电极177可以均包括单层或多层，该单层或多层包括铝(al)、铜(cu)和钛(ti)中的至少一种。在一些实施例中，偏置线bw和连接电极177可以均包括顺序地布置的ti/al/ti的三层。
265.偏置线bw可以连接到布置为对应于组件区域ca的底金属层bml。偏置线bw可以通过穿过无机绝缘层iil和第二缓冲层111b的接触孔bcnt连接到底金属层bml。在一些实施例中，与附图不同，可以进一步提供中间中介电极层，以将偏置线bw连接到底金属层bml。
266.图17是布置在图9的区域e中的垂直布线的放大平面图。
267.参照图17，垂直布线可以包括均在y方向上延伸的偏置线bw、第一初始化电压线vl1的第一垂直电压线vl1a和第二初始化电压线vl2的第二垂直电压线vl2a。
268.在主显示区域mda的第一区域bwa中，偏置线bw可以在x方向上以间隔(例如，预设间隔)布置。第一初始化电压线vl1的第一垂直电压线vl1a和第二初始化电压线vl2的第二垂直电压线vl2a可以在成对的偏置线bw之间交替地布置。例如，偏置线bw、第一垂直电压线vl1a、第二垂直电压线vl2a可以在第一区域bwa中沿着x方向交替地布置。在第一区域bwa中，偏置线bw、第一垂直电压线vl1a和第二垂直电压线vl2a之一可以在成对的邻近列之间在y方向上延伸。在第一区域bwa中，偏置线bw、第一垂直电压线vl1a和第二垂直电压线vl2a可以以两列的间隔交替地布置。假设像素电路区域pca在x方向上所占的宽度是电路间隙sg，偏置线bw可以沿着x方向以六个电路间隙sg布置，例如，沿着x方向在两条最接近的偏置线bw之间可以存在六个电路间隙sg。
269.第一初始化电压线vl1的第一垂直电压线vl1a可以电连接到布置在不同的层上的第一水平电压线vl1b。例如，第一垂直电压线vl1a可以包括与第一水平电压线vl1b交叠的突出部分vl1ap，并且突出部分vl1ap可以通过接触孔37接触第一水平电压线vl1b并且可以连接到第一水平电压线vl1b。第一垂直电压线vl1a可以布置在像素电路之间，这些像素电路布置在成对的左/右像素电路区域pca中。
270.第二初始化电压线vl2的第二垂直电压线vl2a可以接触并电连接到布置在不同的层上的第二水平电压线vl2b。例如，第二垂直电压线vl2a可以包括与第二水平电压线vl2b交叠的第一突出部分vl2ap，并且第一突出部分vl2ap可以通过接触孔43接触第二水平电压线vl2b并可以电连接到第二水平电压线vl2b。第二垂直电压线vl2a还可以包括从第一突出部分vl2ap突出的第二突出部分175'。第二突出部分175'还可以用作连接电极。第二垂直电压线vl2a可以布置在像素电路之间，这些像素电极布置在成对的左/右像素电路区域pca中。
271.偏置线bw可以穿过第一区域bwa，并且可以通过接触孔bcnt连接到底金属层bml的边缘部分。偏置线bw可以布置在像素电路之间，这些像素电路布置在成对的左/右像素电路区域pca中。偏置线bw可以与第一初始化电压线vl1的第一水平电压线vl1b和第二初始化电压线vl2的第二水平电压线vl2b交叉(或交叠)。
272.图18是布置在图9的区域f中的垂直布线的放大平面图。
273.参照图18，垂直布线可以包括均在y方向上延伸的第一初始化电压线vl1的第一垂直电压线vl1a和第二初始化电压线vl2的第二垂直电压线vl2a。
274.参照图18，在主显示区域mda的除了第一区域bwa之外的第二区域中，第一初始化电压线vl1的第一垂直电压线vl1a和第二初始化电压线vl2的第二垂直电压线vl2a可以在x方向上交替地布置。在第二区域中，第一垂直电压线vl1a和第二垂直电压线vl2a可以以两列的间隔交替地布置。即，第一垂直电压线vl1a和第二垂直电压线vl2a之一可以在第二区域中在成对的邻近列之间在y方向上延伸。第一初始化电压线vl1的第一垂直电压线vl1a和第二初始化电压线vl2的第二垂直电压线vl2a可以在x方向上以四个电路间隙sg布置，例如，沿着x方向，在任意两条第一垂直电压线vl1a或任意两条第二垂直电压线vl2a之间可以存在四个电路间隙sg。
275.图19是根据一个或多个示例实施例的显示面板10的一部分的平面图。图20是布置在图19的区域g中的垂直布线的放大平面图。图19示出了组件区域ca的一部分和位于组件区域ca外部的主显示区域mda的一部分。尽管图19仅示出了描述所需的布线，但是可能省略了更多布线。
276.参照图19和图20，在主显示区域mda的第一区域bwa中，偏置线bw在x方向上以间隔(例如，预设间隔)布置，并且第一初始化电压线vl1和第二初始化电压线vl2可以布置在成对的偏置线bw之间。第一初始化电压线vl1的第一垂直电压vl1a和第二初始化电压线vl2的第二垂直电压线vl2a可以交替地布置在成对的偏置线bw之间。例如，在第一区域bwa中，偏置线bw、第一垂直电压线vl1a和第二垂直电压线vl2a之一可以在成对的邻近列之间在y方向上延伸。
277.在一些实施例中，在主显示区域mda的除了第一区域bwa之外的第二区域中，虚设线dbw可以与第一区域bwa中的偏置线bw以相同的间隔布置。第一初始化电压线vl1和第二初始化电压线vl2可以布置在成对的虚设线dbw之间。例如，第一初始化电压线vl1的第一垂直电压线vl1a和第二初始化电压线vl2的第二垂直电压线vl2a可以在成对的虚设线dbw之间交替地布置(例如，参见图19)。
278.虚设线dbw可以与偏置线bw布置在同一层处。虚设线dbw可以布置在第二层间绝缘层116上方。虚设线dbw可以包括单层或多层，该单层或多层包括铝(al)、铜(cu)和钛(ti)中的至少一种。在一些实施例中，虚设线dbw可以包括顺序地布置的ti/al/ti的三层。
279.虚设线dbw可以包括不连接到偏置电压供应线17并且不被施加电压和/或信号的浮置电极。因为虚设线dbw布置在主显示区域mda的除了第一区域bwa之外的区域中，所以整个主显示区域mda中的图案可以统一。虚设线dbw可以在组件区域ca周围断开，因此可以不布置在组件区域ca中。
280.在另一实施例中，虚设线dbw可以电连接到第一初始化电压线vl1或第二初始化电压线vl2。
281.在一些实施例中，因为横跨面板垂直地延伸的布线的一部分被用作向组件区域ca的底金属层bml施加偏置电压的连接布线(例如，偏置线)，所以可以不使用在其中布置连接布线的单独的空间。
282.尽管上述实施例包括包含n沟道金属氧化物半导体(nmos)场效应晶体管(fet)和p沟道金属氧化物半导体(pmos)场效应晶体管(fet)的像素电路，但是示例实施例不限于此。例如，一个或多个实施例类似地可应用于包括连接到仅包含nmosfet的像素电路或仅包含pmosfet的像素电路并且包括诸如初始化电压线的垂直布线的子像素的显示面板。
283.尽管上述实施例描述了其中两种初始化电压线在水平方向上重复地布置为垂直布线的显示面板，但是示例实施例不限于此。例如，实施例类似地可应用于其中一种初始化电压线在水平方向上重复地布置为垂直布线的显示面板。例如，偏置线和初始化电压线可以在主显示区域mda的第一区域bwa中在水平方向上交替地布置，并且初始化电压线可以在其余区域中在水平方向上重复地布置，或者虚设线和初始化电压线可以在水平方向上重复地布置。
284.尽管第一初始化电压线vl1和第二初始化电压线vl2在上述实施例中布置在同一层处，但是实施例不限于此。例如，第一初始化电压线vl1和第二初始化电压线vl2可以布置在不同的层上，并且偏置线bw可以与第一初始化电压线vl1或第二初始化电压线vl2布置在同一层处。
285.如上所述，根据本实施例的显示面板和显示装置包括与诸如初始化电压线的垂直布线布置在同一层处的偏置线，其中，偏置线连接到组件区域的底金属层。因此，通过利用经由偏置线施加到底金属层的电压来调整亮度，可以防止显示面板的特性发生改变。然而，本公开的范围不受此效果限制。
286.应当理解，本文描述的实施例应仅在描述性意义上考虑，而不是出于限制的目的。每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以进行形式和细节上的各种改变。