半导体元件的制作方法

1.本发明涉及一种半导体制造技术，且特别是涉及半导体元件的结构及其制造方法。


背景技术：

2.集成电路一般都会涉及大量的元件，例如晶体管元件以及其间连接的线路结构。集成电路例如包含用于控制或是操作的电路，或是用于存储数据的存储元件。因应提升集成电路的功能且缩小集成电路的尺寸。大量的各种元件以及其内联机结构需要更密集的制造。
3.基于半导体制造的技术，晶体管元件以及内联机结构要使用内层介电层来制造。当密集度增加时，线路之间的距离会缩小。寄生电容的效应就更为明显。如一般所知，寄生电容的增加会加大电阻电容(resistance-capacitance,rc)效应，而降低操作速率。
4.在维持内联机结构的条件下，要降低寄生电容的方式可以调整介电材料的使用，例如使用介电常数较低的材料可以降低寄生电容。
5.就一般所知，空气的介电常数接近于1，其几乎是具有最低介电常数的材料。如此，在制造半导体元件时，实体的介电层结构的一部分可以用空气间隙来取代，以降低整体平均的介电常数。
6.空气间隙是非实体的空间，在制造上是需要改变介电层结构的设计，来形成空气间隙在介电层结构中。如何增加空气间隙的含量也是设计研发所需要考虑。空气间隙的空间愈大，就能减少更多的寄生电容。


技术实现要素：

7.本发明提出半导体元件及其制造方法，至少可以增加在内层介电层中的空气间隙。
8.在一实施例，本发明提出一种半导体元件包括基板，有硅层在顶部。元件结构设置在所述基板上。介电层设置在基板上，且覆盖过元件结构。所述介电层有第一空气间隙在所述元件结构上方，所述第一空气间隙是由构成所述介电层的一部分的介电质壁所围绕，并且所述介电质壁是设置在所述元件结构上。所述介电层有第二空气间隙，暴露所述元件结构的顶部且相邻所述介电质壁。
9.在一实施例，所述半导体元件还包括第一插塞，设置在所述介电层中位于所述元件结构的第一侧，以接触到所述硅层。第二插塞设置在所述介电层中位于所述元件结构的第二侧，以接触到所述硅层。内联机结构层设置在所述介电层中，与所述第一插塞与第二插塞连接。
10.在一实施例，如所述半导体元件中，所述介电层包括第一内层介电层，设置在所述基板上且围绕所述元件结构，提供所述介电质壁的第一部分，而该第一部分的底部构成第一空气间隙的底部的一部分，且所述介电质壁的所述底部的外侧是被所述第二空气间隙暴
露。第二内层介电层设置在所述第一内层介电层上，提供所述介电质壁的第二部分，围绕所述第一空气间隙的上部。第三内层介电层设置在所述第二内层介电层上，从所述第一空气间隙的顶端封闭所述第一空气间隙。
11.在一实施例，如所述半导体元件中，其还包括第一插塞与第二插塞，在所述第一内层介电层中，且接触到所述硅层。
12.在一实施例，如所述半导体元件中，其还包括内联机结构层在第二内层介电层中，连接到所述第一插塞与所述第二插塞。
13.在一实施例，如所述半导体元件中，所述第一空气间隙的所述上部沿伸进入到所述第三内层介电层。
14.在一实施例，如所述半导体元件中，所述第一内层介电层包括第一衬层以及在所述第一衬层上的氧化层。所述第二内层介电层包括:第二衬层在所述第一内层介电层上；第一低介电常数介电层，在所述第二衬层上；以及第三衬层在所述第一低介电常数介电层上。
15.在一实施例，如所述半导体元件中，所述介电质壁的所述第二部分是较宽于所述介电质壁的所述第一部分，其中在所述介电质壁的所述第一部分与所述第二部分的交接处，在横截面上是似阶梯状结构。
16.在一实施例，如所述半导体元件中，所述第一空气间隙，在与所述第二内层介电层邻近的范围包含外扩区域，侧向外扩到所述第二内层介电层中，或是所述第一空气间隙构成似十字状结构。
17.在一实施例，如所述半导体元件中，所述第二空气间隙的外侧壁的形状，在横截面上是直线壁或是平滑外扩曲线壁。
18.在一实施例，如所述半导体元件中，所述介电质壁的所述第二部分是平滑连接到所述介电质壁的所述第一部分。
19.在一实施例，如所述半导体元件中，所述介电质壁的外侧壁在属于所述第一内层介电层与所述第二内层介电层的交接区域是平滑交接或似阶梯状交接。
20.所述第三内层介电层是低介电常数介电层，以覆盖且封闭所述介电值层。
21.所述第三内层介电层与所述介电质壁是来源于相同的物质。
22.所述介电质壁的所述第一部分是杯状结构，有底表面在所述元件结构上，其中所述第二空气间隙也在所述元件结构上，相邻于所述杯状结构。
23.所述第二空气间隙的周边相对于所述元件结构的上周边是共形，或是还包含延伸到外的部分。
24.在一实施例，如所述半导体元件中，第二空气间隙没有暴露包含在所述介电层中的内联机结构。
25.在一实施例，如所述半导体元件中，所述元件结构包括栅极绝缘层设置在所述硅层上；栅极层设置在所述栅极绝缘层上；及绝缘层设置在所述基板上，且覆盖在所述栅极层的侧壁与顶部。
26.在一实施例，如所述半导体元件中，所述基板是绝缘层上覆硅的基板。
27.在一实施例，本发明还提出一种半导体元件包括基板，有硅层在顶部。元件结构设置在所述基板上。第一内层介电层与第二内层介电层，依序设置在所述基板上且覆盖所述元件结构。所述第一内层介电层与所述第二内层介电层的迭层中有第一空气间隙在所述元
件结构的上方。所述第一空气间隙是由构成所述第一内层介电层与所述第二内层介电层的一部分的介电质壁所围绕。所述介电质壁是设置在所述元件结构的顶部，其中所述第一内层介电层还有第二空气间隙暴露所述元件结构的所述顶部且相邻于所述介电质壁的底部。第三内层介电层设置在所述第二内层介电层上且封闭所述第一空气间隙。所述介电质壁的所述第一部分与所述第三内层介电层是来源于相同物质。
28.在一实施例，如所述半导体元件中，所述介电质壁在所述第一内层介电层与所述第二内层介电层的交接区域在横截面上是直线状连接，或是在所述第二内层介电层外扩而构成似阶梯状的连接。所述第二空气间隙146的外侧壁的形状，在横截面上是直线壁或是平滑外扩曲线壁。
附图说明
29.包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
30.图1到图7是依据一实施例，半导体元件的制造过程的剖面结构示意图；
31.图8是依据一实施例，半导体元件的剖面结构示意图；及
32.图9是依据一实施例，半导体元件的剖面结构示意图。
33.附图标号说明
34.100:基板
35.100a:支撑基板
36.100b:绝缘层
37.100c:硅层
38.102:隔离结构
39.104:栅极绝缘层
40.106:栅极层
41.108:元件结构
42.110:绝缘层
43.112、116、118:内层介电层
44.114:牺牲层
45.120:插塞结构
46.122、126、128:衬层
47.124、130:内层介电层
48.132:开口
49.134:底部开口
50.136:扩口
51.138:内层介电层
52.140:空气间隙
53.140a:底部
54.140b:中间部
55.140c:上部
56.142:介电质壁
57.142a:第一部分
58.142b:第二部分
59.144:底部
60.148:介电层
61.150:内联机结构
具体实施方式
62.本发明是涉及半导体元件及其制造方法。半导体元件的结构是根据所要的电路，使用半导体制造技术而制造完成。在整体的半导体元件中包含大量的多种元件结构以及用于连接这些元件结构的内连接结构。元件结构一般包括晶体管的制造，晶体管的电连接，例如是由内连接结构来达成。内连接结构例如包括垂直方向延伸的插塞结构以及水平方向延伸的多层导电线路层。这些元件结构与内连接结构如一般制造方式，会由内层介电层来支撑与隔离。
63.在元件的尺寸大幅缩减的需要下趋势下，例如内连接结构的线路(routing)之间的距离会随着缩减，线路与原件之间也会缩减，因此产生不可忽略的一些寄生电容。由于寄生电容的产生，相对会造成操作延迟。
64.本发明至少在考虑减少寄生电容的效应下，提出半导体元件的结构，其中内层介电层的一部分可以以空气间隙的形式存在。在一实施例，空气间隙可以有效增加，以能有效减少寄生电容的效应。其中以晶体管为例，例如可以减少在源极与漏极之间的寄生电容，提升晶体管的开关性能。
65.以下举一些实施例来说明本发明，但是本发明不局限于所举的多个实施例，且实施例之间也允许可以适当结合。
66.图1到图7是依据一实施例，半导体元件的制造过程的剖面结构示意图。参阅图1，在一实施例，半导体元件可以在基板100上制造。基板100例如是绝缘层上覆硅(silicon-on-insulator,soi)的基板100，例如包括支撑基板100a、绝缘层100b及硅层100c，其依序堆栈在基板100上。基板100上的硅层100c，可以形成隔离结构102，而定义出有源区域(active region)。元件结构108可以形成在基板100上。元件结构108以晶体管的栅极结构为例，包括栅极绝缘层104以及栅极层106。另外依照实际需要，在一实施例，例如再形成另一层的绝缘层110，例如覆盖栅极层106的顶部以及其侧壁，以绝缘与保护栅极层106。因此，元件结构108也可以包含绝缘层110，其也提供间隙壁的效果，也可以提供蚀刻停止的效果，然而本发明的元件结构108不限于晶体管的栅极结构，其中绝缘层110也是可以依照实际需要修改，不是必要的构件。内层介电层112在元件结构108周围与绝缘层110构成一平坦面，利于后续制造其它结构。
67.本发明在一实施例，更形成牺牲层114。牺牲层114用于预留给后续要形成的空气间隙，而其宽度d可以与元件结构108的顶部是相同或是不同，其中例如可以大于元件结构108的顶表面，但是本发明不限于此。牺牲层114的厚度只要不触及后续要形成联机结构即可。也就是，牺牲层114会被后续的内层介电层116覆盖即可。
68.牺牲层114的材料相对于绝缘层110，是可以容易清除的材料，例如是al、ti、tin
等，可以在后续所使用的一般清洁工艺被清除即可。关于牺牲层114的效果在后续的制造过程中会较清楚描述。
69.参阅图2，内层介电层116再形成于内层介电层112上而覆盖牺牲层114。于此，内层介电层116与内层介电层112合并为内层介电层118。内层介电层118的材料例如是氧化硅，其介电常数例如大约是4。另外，先前形成的绝缘层110是介电材量，其在元件结构108外围的部分不需要移除而可以视为衬层，当作内层介电层118的一部分。然而本发明不限于定所举的内层介电层118的材料，可以采用其它的介电材料。
70.参阅图3，元件结构108是以栅极结构为例，对应元件结构108的硅层例如会形成源极区域与漏极区域。在内层介电层118中例如形成插塞结构120，可以电连接元件结构108。
71.完成内层介电层118的插塞结构120后，其需要再通过线路层与其它元件连接。在一实施例，另一层的内层介电层130形成在内层介电层118上。内层介电层130例如主要是低介电常数的材料。于此低介电常数相对氧化硅是指介电常数小于4的材料。在内层介电层130要形成内联机结构150，其例如是整体延伸在水平方下的线路层。由于内层介电层130例如采用低介电常数的材料，其主要例如是由内层介电层124所形成，但是在配合内联机结构150的形成的工艺，内层介电层130还会包含相对较硬的衬(liner)层122，126以及可以提供保护的衬层128等。于此，衬层122，126、128是配合内联机结构150的形成而形成，但是本发明不限于此。内层介电层130包含要形成内联机结构150的过程中，其在制造过程的不同阶段所需要的介电层。在一实施例，内层介电层130与内层介电层118在一般性上，也可以是合并在一起，视为整体内层介电层的一部分。
72.参阅图4，在衬层128上使用微光刻工艺(photolithographic and etchingprocess)，在内层介电层130与内层介电层118中形成一开口132，暴露出牺牲层114。
73.参阅图5，如图1所描述，牺牲层114的材料可以相对介材料是不性质的材料，其例如是ai、ti、tin等，可以由一般清洁工艺移除的材料，然而本发明不限于此材料。在一实施例，牺牲层114可以通过开口132而被移除，而内层介电层可以维持。如此，牺牲层114被移除后留一个底部开口134与开口132合并在一起。底部开口134的大小与牺牲层114的大小相关。底部开口134与开口132是后续要形成空气间隙。于此阶段，底部开口134与开口132是初步完成。
74.参阅图6，内层介电层124是采用低介电常数材料，其相对较容易使用氧气的处理而进一步移除而扩大开口132在内层介电层124的范围，如此有扩口(expanding part)136的结构，横向大于开口132的面积。
75.于此，由于内层介电层118也是氧化物，因此开口132在内层介电层124产生扩口136时，在一实施例，底部开口134也可能会被扩大，得到平滑的侧壁，其如虚线所示，本发明不限于底部开口134是直线的侧壁，由移除牺牲层114所留下的空间。在一实施例，在扩口136、开口132和底部开口134的侧壁用氧气的处理而产生氧化物膜，经蚀刻工艺扩口后，可能会残留氧化物薄膜于空气间隙140的侧壁。
76.参阅图7，另一个内层介电层138再形成于内层介电层130上。由于开口132的开口尺寸相对较窄，因此内层介电层138在沉积形成时，覆盖在开口132的上端而封闭(sealing)成一空气间隙140。内层介电层138封闭空气间隙140时构成空气间隙140的上部140c。内层
介电层138的材料例如也是低介电常数的材料与内层介电层124相同。内层介电层138、内层介电层130及内层介电层118在一实施例可以整体合并视为介电层148。
77.在一实施例，相对于图6，内联机结构150的位置也可以依照需而移动。空气间隙146的大小也可以依照图1关于牺牲层114的宽度d的调整而加大。
78.在一实施例，在形成内层介电层138时，一些材料也会沿着内层介电层118、130在开口132的侧壁贴附而构成介电质壁142，且进入到底部开口134而停止在元件结构108的顶部的一部分。此时，底部开口134在介电质壁142外围的部维持保留，实质上增加形成另一个空气间隙146，相邻于介电质壁142。
79.在一实施例，从剖面结构来看，第一内层介电层118设置在基板100上且围绕元件结构108，提供介电质壁142的第一部分142a，可以定义出空气间隙140的对应部分。于此，为了能较清楚示意描述的所要描述的区域，所示的点线是用来示意区分其区域的范围，点线不是实际的结构。介电质壁142一般性是指在形成内层介电层138时，在内层介电层130，118对应空气间隙140的暴露表面，也自然沉积所形成，其后定义出空气间隙140的介电质侧壁。介电质壁142的第一部分142a是下面的部分，包括底部144构成空气间隙140的底部140a的一部分，且介电质壁142的底部144的外侧是被第二空气间隙146暴露。在一实施例，介电质壁142如点线的分界，其上部区域包含第二部分142b。第二部分142b例如是指对应内层介电层124的部分，也例如是在图6所示产生扩口136的部分。就一般性而言，介电质壁142是指空气间隙140周围的侧壁。以一般性来看，介电质壁142也可以是属于内层介电层的一部分。
80.在一实施例，第二内层介电层130设置在第一内层介电层118上，提供介电质壁142的第二部分142b，其围绕空气间隙140的中间部140b。于此，空气间隙140除了包含前述的底部140a与中间部140b，其在第三内层介电层138形成后还包含上部140c。第三内层介电层138设置在第二内层介电层130上，从空气间隙140的顶端封闭此空气间隙140。也就是，空气间隙140大致上可区域为下部140a、中间部140b及上部140c，其中构成中间部140b的介电质壁在一实施例也可以例如前述使用氧气处理而产生扩口。以空气间隙140的外形来看，中间部140b较宽于下部140a及上部140c。从横截面来看，其形状是类似于十字形的形状。
81.在一实施例，介电质壁142的第二部分142b，如图6的描述，在氧气处理后产生扩口136，因此是较宽于介电质壁142的第一部分142a。在介电质壁142的第一部分142a与第二部分142b的交接处，其横截面上是似阶梯状结构。
82.在一实施例，空气间隙140在与第二内层介电层130邻近的范围包含如图6所示外扩的扩口136其如侧向外扩到第二内层介电层130中。也就是，空气间隙140在剖面结构的外型可以似十字状的结构。
83.在一实施例，空气间隙146的外侧壁的形状，在横截面上是直线壁或是如图6的虚线所描述的平滑外扩曲线壁。
84.在一实施例，介电质壁142的第二部分142b是平滑连接到所述介电质壁142的第一部分142a。
85.在一实施例，介电质壁142的外侧壁在属于第一内层介电层118与第二内层介电层130的交接区域是平滑交接或似阶梯状交接。
86.在一实施例，第三内层介电层138是低介电常数介电层，以覆盖且封闭介电值层142。
87.在一实施例，第三内层介电层138与介电质壁142是来源于相同的物质，例如在相同的沉积工艺中形成。
88.在一实施例，介电质壁142的第一部分142a是杯状结构，有底表面在元件结构108上，其中空气间隙146也在元件结构108上，相邻于杯状结构。
89.在一实施例，空气间隙146的周边相对于元件结构108的上周边是共形，或是还包含延伸到外的部分。
90.图8是依据一实施例，半导体元件的剖面结构示意图。参阅图6、7及8，根据图7所描述的空气间隙140与空气间隙146的结构，其如图6的描述，空气间隙146的外形，在一实施例可以是相对较平滑的表面。也就是说，空气间隙146的外形轮廓可以有其它的变化，本发明不限于所举的轮廓。
91.图9是依据一实施例，半导体元件的剖面结构示意图。参阅图5、7及8，根据图7所描述的空气间隙140与空气间隙146的结构，其如图5的描述，空气间隙140的外形，在一实施例可以不需要进行图6的扩口136，如此介电质壁142的第一部分142b与第二部分142b的交接处例如是没有弯折的结构。空气间隙140的中间部140b与底部140a，维持蚀刻所形成的宽度，例如大致上维持相同宽度。
92.就整体来看，在图1先形成牺牲层114。牺牲层114在后续的制造工艺中被移除后，其所留下的空间可以在底部增加空气间隙146，也就是增加整体空气间隙的总体积，其例如在晶体管元件的应用上，可以降低晶体管的开关电压，有利于开关操作。
93.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。