半导体装置和系统以及形成方法与流程

半导体装置和系统以及形成方法
1.分案申请的相关信息
2.本案是分案申请。该分案的母案是申请日为2019年10月9日、申请号为201910955875.x、发明名称为“具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和系统以及形成方法”的发明专利申请案。
3.优先权要求
4.本技术要求2018年10月11日提交的第16/157,927号美国专利申请“具有延伸穿过层堆叠的沟道开口或支柱的半导体装置和系统以及形成方法(semiconductor devices and systems with channel openings or pillars extending through a tier stack,and methods of formation)”的申请日的权益。
技术领域
5.在各种实施例中，本公开大体上涉及具有材料的竖直交替层的至少一个堆叠和延伸穿过所述至少一个堆叠的高纵横比开口的结构。更确切地说，本公开涉及用于形成具有多个堆叠层的半导体存储装置(例如，三维(3d)半导体存储器装置(例如，3d nand存储器装置))的结构及形成半导体存储装置的方法，所述半导体存储装置形成有延伸到共同沟道区(例如，单个沟道)的层中的高纵横比开口。


背景技术：

6.存储器为电子系统提供数据存储。快闪存储器是各种存储器类型之一，且在现代计算机和装置中具有许多用途。典型的快闪存储器装置可包含具有布置成行和列的大量电荷存储装置(例如，存储器单元，比如非易失性存储器单元)的存储器阵列。在nand架构类型的快闪存储器中，布置成列的存储装置串联耦合，且所述列的第一存储装置耦合到位线。在“二维nand”(其还可在本文中被称作“2d nand”)中，存储装置沿着水平表面以行和列的形式布置。在“三维nand”(其还可在本文中被称作“3d nand”)
‑
一种类型的竖直存储器中，不仅存储装置在水平阵列中以行和列的形式布置，而且水平阵列的层彼此堆叠(例如，作为存储装置的竖直串)以提供存储装置的“三维阵列”。
7.为了建立三维阵列，依次沉积多个材料层。结果可能是绝缘材料层与包含导电材料的层竖直交替的堆叠。绝缘材料与包含导电材料的层中的存储装置(例如，存储器单元)竖直地交替。
8.存储装置可各自包含控制栅极(cg)和电荷存储结构，例如浮动栅极(fg)或电荷捕集器(ct)，所述电荷存储结构被配置成存储积聚在其上的电子或电穴。信息由单元存储的电子或电穴的量表示。所述堆叠可进一步包含包括氧化物
‑
氮化物
‑
氧化物(“ono”)的复合物的栅极间电介质(igd)中的例如氮化物等阻隔材料，其中igd可在电荷存储结构和cg之间。
9.在3d nand中，还可被称为“字线”的存取线可各自可操作地连接对应于相应导电材料(包含三维阵列的行)的存储装置。存取线耦合到存储装置的cg，且在某些状况下至少
部分由存储装置的cg形成。
10.沟道开口延伸穿过竖直交替层的堆叠到达下伏材料(例如，源材料)，且沟道材料的单个连续区可形成于每一沟道开口中以接触开口的底部处的下伏材料。如此，支柱形成于沟道开口中，每一支柱具有单个沟道区，所述单个沟道区沿着电荷存储装置(例如，存储器单元)的三维阵列竖直地延伸。
11.理想地，沟道开口将形成为限定竖直壁(例如，相对于下伏材料的上表面以90度角度延伸的壁)。然而，在现实中，通过蚀刻形成沟道开口会导致侧壁从最上高程处的最宽开口宽度向最深高程处的最窄开口宽度逐渐变细。随着例如具有3d nand架构的三维半导体装置“扩大”以包含半导体芯片上每水平覆盖面更高密度的存储装置，例如随着越来越多的层彼此堆叠地构建，在开口的底部处下伏材料充分暴露的情况下穿过层形成共同沟道开口变得更具有挑战性。对应地，在更深开口内形成沟道支柱变得更具有挑战性。


技术实现要素：

12.公开一种半导体装置。半导体装置包括基底材料上方的竖直交替层的堆叠。所述竖直交替层包括竖直交替的绝缘层和字线层。堆叠的侧壁限定延伸穿过堆叠并进入基底材料的开口，从而在开口的基底处暴露基底材料的源极区。侧壁包括在竖直交替层的堆叠的至少一下部层中限定的至少一个底切部分。
13.还公开一种形成半导体装置的方法。所述方法包括在基底材料、安置于基底材料中的牺牲材料和安置于牺牲材料中的软塞材料上方形成绝缘材料和其它材料的竖直交替层的堆叠。形成延伸穿过堆叠且穿过软塞材料的开口，从而沿着开口的侧壁留下软塞材料的残余物。衬垫形成于开口中。穿过衬垫暴露牺牲材料的一部分。在不移除衬垫的情况下，移除牺牲材料和软塞材料的残余物以限定衬垫和基底材料的侧壁之间的间隙。所述间隙暴露堆叠的下部层的一部分。堆叠的下部层的所述部分经蚀刻以在堆叠的下部层中限定底切部分。移除衬垫以形成延伸穿过堆叠并进入基底材料的沟道开口。沟道开口在沟道开口的基底处暴露基底材料的源极区。沟道开口由包括底切部分的侧壁限定。
14.还公开一种形成半导体装置的方法，所述方法包括在基底材料和安置于基底材料中的牺牲材料上方形成绝缘材料和其它材料的竖直交替层的第一层面。开口形成为延伸穿过第一层面并进入牺牲材料。衬垫和填充材料形成于开口内。在第一层面、衬垫和填充材料上方形成绝缘材料和其它材料的竖直交替层的第二层面。另一开口形成为延伸穿过第二层面到达另一开口内的填充材料。另一衬垫形成于另一开口内，且填充材料的一部分穿过另一衬垫暴露。在不移除所述衬垫或另一衬垫的情况下，移除填充材料和牺牲材料以形成暴露第一层面和第二层面中的每一个的下部层的至少一部分的延伸开口。第一层面和第二层面中的每一个的下部层的所述部分经各向同性蚀刻以限定底切部分。移除所述衬垫和另一衬垫以形成由包括底切部分的侧壁限定的沟道开口。
15.还公开一种半导体装置。半导体装置包括基底材料上方和cmos电路组件上方的竖直交替层的堆叠。竖直交替层包含包括绝缘材料的层与包括字线的层竖直地交错。沟道支柱延伸穿过堆叠并进入基底材料到达沟道支柱的基底处的源极区。沟道支柱的侧壁限定横向邻近于竖直交替层的堆叠的至少一下部层的肩部部分。
16.还公开一种系统，其包括存储器装置的三维阵列，所述存储器装置的三维阵列包
括绝缘层与字线层交错的堆叠，且包括延伸穿过堆叠到达源极区的沟道支柱。沟道支柱具有沿着侧壁的至少一部分限定弯曲表面的所述侧壁。至少一个处理器耦合到存储器装置的三维阵列。至少一个外围装置与所述至少一个处理器进行可操作通信。
附图说明
17.图1是根据本公开的实施例具有3d nand架构的存储装置阵列的结构的横截面正视示意性图示。
18.图2到16是根据本公开的实施例在制造图1的结构的各个处理阶段期间的横截面正视示意性图示。
19.图17到22是根据本公开的另一实施例在制造图1的结构的各个处理阶段期间的横截面正视示意性图示，其中图17在图4中示出的阶段之后且图22在图13中示出的阶段之前。
20.图23是根据本公开的实施例包含阵列下方cmos(cmos under array，cua)组件的具有3d nand架构的存储装置阵列的结构的横截面正视示意性图示。
21.图24是根据本公开的另一实施例来自图23的框a的放大图示。
22.图25是包含具有根据本公开的一或多个实施例的结构的存储装置阵列的半导体装置的简化的框图。
23.图26是根据本公开的一或多个实施例实施的系统的简化的框图。
具体实施方式
24.根据本公开的实施例的装置、系统和结构包含布置成层的一或多个层面的竖直交替材料层的堆叠。沟道支柱形成于沟道开口中，所述沟道开口延伸穿过所述堆叠的所述一或多个层面到达下伏源材料。支柱包含横向延伸到沟道开口的“底切部分”中的“肩部部分”，所述底切部分沿着堆叠的层面中的至少一个的至少一下部层限定。在制造期间，形成底切部分有效地打开原本会成为沟道开口的变窄部分(例如，“咽喉点”或“瓶颈”)的部分。这实现较大宽度以在制造期间接近沟道开口的最低区域且暴露下伏源材料。其还适应在沟道开口中形成支柱的材料。如此，可暴露沟道开口的底部处的较大宽度，而不必增加沟道开口的顶部处的宽度。在具有单个沟道支柱连通所穿过的层的多个层面的装置、系统和结构中，每一层面可形成为沿着其下部层展现底切部分，使得所得单个沟道支柱限定多个肩部部分，每一肩部部分邻近于层面的底切下部层。在每一底切部分加宽原本会成为较窄瓶颈部分的部分的情况下，实现三维结构的竖直缩放。
25.根据本文中的实施例的结构包含各种材料的竖直交替层的堆叠。更确切地说，“堆叠”包含“绝缘层”与“字线层”交错。如本文中所使用，术语“绝缘层”意味着且指代以堆叠方式包括绝缘材料的层。如本文中所使用，术语“字线层”意味着堆叠中的层，其至少在完成的结构中包括存取线的导电材料，且该层竖直地安置在一对绝缘层之间，例如一个绝缘层在下方且一个绝缘层在上方。
26.如本文中所使用，术语“层面”意味着并包含多个竖直交替的绝缘层和字线层。
27.如本文中所使用，术语“堆叠层面”意味着相对于彼此竖直地安置的多个层面。
28.如本文中所使用，术语“高纵横比”意味着大于40:1的高度(竖直尺寸)与宽度(水平尺寸)比率。
29.如本文中所使用，术语“开口”意味着延伸穿过另一区或材料从而在该区或材料中留下间隙的体积。除非另外描述，否则“开口”不必排空材料。也就是说，“开口”不必是空隙空间。形成于区或材料中的“开口”可包括除其中形成所述开口外的区或材料的区或材料。并且，开口内“暴露”的区或材料不必接触大气或非固体环境。开口内“暴露”的区或材料可接触或邻近于安置于开口内的另一区或材料。
30.如本文中所使用，术语“牺牲材料”意味着并包含在制造过程期间形成但在完成制造过程之前移除的材料。
31.如本文中所使用，术语“衬底”意味着并包含在上面形成例如存储器单元内的组件等组件的基底材料或其它构造。衬底可以是半导体衬底、支撑结构上的基底半导体材料、金属电极，或其上形成有一或多种材料、结构或区的半导体衬底。所述衬底可为传统硅衬底或包含半导电材料的其它块状衬底。如本文中所使用，术语“块状衬底”意味着且包含不仅硅晶片，而且还有绝缘体上硅(“soi”)衬底，例如蓝宝石上硅(“sos”)衬底或玻璃上硅(“sog”)衬底、基底半导体基础上的硅的外延层，或其它半导体或光电材料，例如硅
‑
锗(si1‑
x
ge
x
，其中x是例如0.2和0.8之间的摩尔分数)、锗(ge)、砷化镓(gaas)、氮化镓(gan)或磷化铟(inp)等等。此外，当在以下描述中提及“衬底”时，可能已利用先前过程步骤来形成基底半导体结构或基础中的材料、区或接合部。
32.如本文中所使用，术语“水平”意味着并包含平行于所提及材料或结构所处的衬底的主要表面的方向。相应区或材料的宽度和长度可定义为水平面中的尺寸。
33.如本文中所使用，术语“竖直”意味着且包含垂直于所提及材料或结构所处的衬底的主要表面的方向。相应区或材料的高度可定义为垂直平面中的尺寸。
34.如本文中所使用，术语“厚度”意味着且包含垂直于不同组成的紧邻材料或区的最接近表面的直线方向上的尺寸。
35.如本文中所使用，术语“之间”是空间关系术语，其用于描述一个材料、区或子区相对于至少两个其它材料、区或子区的相对安置。术语“之间”可涵盖一个材料、区或子区紧邻其它材料、区或子区的安置，以及一个材料、区或子区间接邻近于其它材料、区或子区的安置两者。
36.如本文中所使用，术语“接近”是空间关系术语，其用于描述一个材料、区或子区安置在另一材料区或子区附近。术语“接近”包含安置成间接邻近于、紧邻以及在内部。
37.如本文中所使用，术语“约”和“近似”在参考特定参数的数值使用时包含所述数值，且所属领域的一般技术人员将理解的与所述数值的偏差程度在特定参数的可接受容差内。举例来说，关于数值的“约”或“近似”可包含额外数值，所述额外数值处于所述数值的90.0％到110.0％范围内，例如处于所述数值的95.0％到105.0％范围内，处于所述数值的97.5％到102.5％范围内，处于所述数值的99.0％到101.0％范围内，处于所述数值的99.5％到100.5％范围内，或处于所述数值的99.9％到100.1％范围内。
38.如本文中所使用，将一元件称为在另一元件“上”或“上方”意味着且包含所述元件直接在另一元件的顶部上、邻近于(例如，横向邻近于、竖直邻近于)另一元件、在另一元件下方，或与另一元件直接接触。其还包含所述元件间接在另一元件的顶部上、邻近于另一元件(例如，横向邻近于、竖直邻近于)、在另一元件下方或附近，其它元件存在于其间。相比而言，当一元件被称为“直接在另一元件上”或“紧邻另一元件”时，不存在中间元件。
39.如本文中所使用，例如“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”等其它空间关系术语可为了方便描述而使用以描述如图中所示出的一个元件或特征与另一元件或特征的关系。除非另外规定，否则除图中所描绘的定向之外，空间关系术语还既定涵盖材料的不同定向。举例来说，如果图中的材料反转，那么被描述为在其它元件或特征“下方”或“之下”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(旋转90度、反转等)，且本文所使用的空间关系描述词相应地进行解释。
40.如本文中所使用，术语“包括”和/或“包含”指定存在所陈述特征、区、阶段、操作、元件、材料、组件和/或群组，但并不妨碍存在或添加一或多个其它特征、区、阶段、操作、元件、材料、组件和/或其群组。
41.如本文中所使用，“和/或”包含相关联的所列项目中的一或多个的任何和所有组合。
42.除非上下文另外清楚地指示，否则如本文所用，单数形式“一”和“所述”既定也包含复数形式。
43.本文呈现的图示并不意图为任何特定材料、结构、特征、组件、装置、系统或制造阶段的实际视图，而是仅为用于描述本公开的实施例的理想化表示。
44.本文中参考作为示意性图示的横截面图示描述实施例。因而，将预期图示的形状因为例如制造技术和/或容差而有所变化。因此，本文中所描述的实施例不应理解为限于如所示出的特定形状或区，而是可包含例如由于制造技术而造成的形状的偏差。举例来说，示出或描述为框形的区可具有粗略和/或非线性特征。此外，所示出的尖锐角可能是磨圆的。因此，图中示出的材料、特征和区本质上为示意性的，且其形状并不希望示出材料、特征或区的精确形状，且不限制当前权利要求书的范围。
45.以下描述内容提供例如材料类型和加工条件等特定细节，以便提供所公开的装置和方法的实施例的详尽描述。然而，所属领域的一般技术人员将理解，装置和方法的实施例可在不采用这些特定细节的情况下实践。实际上，装置和方法的实施例可结合行业中采用的传统半导体制造技术来实践。
46.本文中所描述的制造过程并不形成用于处理半导体装置结构的完整过程流程。过程流程的其余部分是所属领域的一般技术人员已知的。相应地，本文中仅描述理解当前装置、结构、系统和方法的实施例所必需的方法和半导体装置结构。
47.除非上下文另有指示，否则本文中所描述的材料可通过任何合适的技术形成，所述技术包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积(“cvd”)、原子层沉积(“ald”)、等离子体增强型ald、物理气相沉积(“pvd”)(例如溅镀)，或外延生长。取决于待形成的特定材料，用于沉积或生长所述材料的技术可由所属领域的一般技术人员选择。
48.除非上下文另有指示，否则本文中所描述的材料的移除可通过任何合适的技术实现，所述技术包含(但不限于)蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子研磨、磨蚀平面化或其它已知方法。
49.现将参考图式，图式中相同编号始终指代相同组件。图式未必按比例绘制。
50.图1示出具有3d nand架构的存储装置阵列的结构100的实施例。结构100包含材料
的竖直交替层的堆叠102。堆叠102的层包含与字线层106交错的绝缘层104。
51.在一些实施例中，堆叠102的绝缘层104包括绝缘材料105(例如，氧化物(例如，氧化硅))，且字线层106包括不同材料107。字线层106的不同材料107可包括用于存取线(例如，字线(例如，钨(w)))、用于控制栅极、用于控制栅极阻隔绝缘体和用于电荷存储区的材料。在一些实施例中，堆叠102可包含氧化物和氮化物材料的堆叠、氧化物和多晶硅材料的堆叠，或氧化物和金属材料的堆叠，其中绝缘材料105包括氧化物材料(例如，氧化硅)，且字线层106的不同材料107包括氮化物、多晶硅或金属材料。
52.堆叠102的层布置于多个层面中。示出下方的第一层面108和上方的第二层面110。第一层面108和第二层面110中的每一个包含多个交替绝缘层104和字线层106。尽管示出两个层面，但所述多个层面可包含更大数目的层面。在其它实施例中，可包含仅单个层面。
53.图1将第一层面108和第二层面110中的每一个示出为具有总共八个交替层，第一层面108和第二层面110中的每一个中有四个绝缘层104和四个字线层106。然而，层面108/110中的每一个可具有多于或少于八个层104/106。并且，虽然图1将层面108/110示出为具有相同数目的层104/106，但在其它实施例中第一层面108可具有比第二层面110中的层104/106的数目少或多的层。
54.堆叠102安置于基底材料112上方，所述基底材料可包括多晶硅、主要由多晶硅组成，或由多晶硅组成。基底材料112的至少一区可经掺杂以提供源极区114。所使用的掺杂剂可包括磷或砷中的至少一个。包括掺杂剂的源极区114可以是隔离区，如图1中所示出；或者，可沿着基底材料112的更广区域包含掺杂剂以使源极区114延伸较大橫向宽度(图1未示出)。
55.沟道开口116(例如，沟槽、孔洞)竖直地延伸穿过堆叠102并进入基底材料112以暴露源极区114的部分(例如，“暴露部分”118)。沟道开口116的侧壁120由单元材料122加衬。单元材料122可包括隧道绝缘体(例如，氮化物(例如，氮化硅)、氧化物(例如，氧化硅)、氧化物和氮化物的组合(例如，氧化物
‑
氮化物
‑
氮氧化物(ono)材料)或多晶硅中的一或多个)。在后续处理中，沟道材料可形成于沟道开口116的剩余空间内接触源极区114的暴露部分118，且从源极区114竖直地延伸并朝上穿过堆叠102。
56.沟道开口116限定邻近于层面108/110中的每一个的下部层的底切部分。举例来说，第一层面108的底切部分124邻近于第一层面108的下部层(例如，最接近基底材料112的绝缘层104)；以及第二层面110的底切部分126邻近于第二层面110的下部层(例如，安置于第一层面108的顶部上的绝缘层104)。
57.底切部分124/126是由于移除相应层面108/110的至少下部层的材料的一部分而产生。如此，底切部分124/126有效地雕刻到至少下部层的边缘中，且由相应层面108/110的下部层的边缘形成的侧壁120的部分不是与不限定底切部分124/126的较高层的锥形对准而延续的锥形。事实上，由层104/106的边缘限定的侧壁120的斜率在被底切的下部层的下部表面上方的高程处从使沟道开口116变窄改变为增大沟道开口116。
58.在一些实施例中，限定底切部分124/126的侧壁120的部分可以是弯曲的。底切部分124/126的弯曲可沿着底切部分124/126的高度朝内(从较宽宽度向较窄宽度)弯曲。
59.单元材料112可符合这些底切部分124/126，使得单元材料112还展现底切部分。如此，沟道开口116的宽度沿着底切部分124/126加宽(例如，随着深度增加变得越来越宽)。因
此，侧壁120可沿着第二层面110的高度随着深度增加而宽度逐渐变细，沿着第二层面110的底切部分126扩展，沿着第一层面108的高度随着深度增加宽度再次逐渐变细，沿着第一层面108的底切部分124再次扩展，且接着沿着延伸到基底材料112中的沟道开口116的剩余部分随着深度增加宽度再次逐渐变细。
60.尽管图1示出在层面108/110中的每一个的仅下部层(例如，绝缘层104)中限定底切部分124/126，但在其它实施例中，底切部分124/126可被限定为包含例如层面108/110中的每一个的最低字线层106等上方的接下来的层的至少一部分。
61.底切部分124/126的包含提供沟道开口116中的相应高程处较宽的开口，以实现更容易的接达从而暴露源极区114的暴露部分118。举例来说，第一层面108的底切部分124可限定开口宽度w1，且第二层面110的底切部分126可限定开口宽度w2。在这些开口宽度w1/w2的情况下，沿着沟道开口116的最窄宽度比在无底切部分124、126的情况下的最窄宽度要宽。如此，即使堆叠102由大量层104/106形成，源极区114的较宽暴露部分118也可能在制造期间未被覆盖。
62.相应地，公开一种包括基底材料上方的竖直交替层的堆叠的半导体装置。所述竖直交替层包括竖直交替的绝缘层和字线层。堆叠的侧壁限定延伸穿过堆叠并进入基底材料的开口，从而在开口的基底处暴露基底材料的源极区。侧壁包括在竖直交替层的堆叠的至少一下部层中限定的至少一个底切部分。
63.参看图2到16，示出制造图1的结构100的方法中的各个阶段。图2中所示出的结构200可通过在基底材料112内在源极区114上方形成牺牲材料228的区来制造。举例来说，可移除(例如，蚀刻)基底材料112的一部分以限定暴露基底材料112的区的开口，掺杂剂可植入到所述开口中以形成源极区114。牺牲材料228可形成到所述开口中。
64.牺牲材料228可配制成充当后续蚀刻阶段的停止件。牺牲材料228可包括例如氧化物材料(例如，氧化铝)、高k电介质材料(例如，氧化镁、氧化铪、氧化铪镁)、金属材料(例如，钨(w))或其组合。
65.接着可移除(例如，蚀刻)牺牲材料228的一部分以限定凹口，软塞材料230可形成到所述凹口中以填充开口。软塞材料230也是具有与提供停止的牺牲材料228不同的组成的牺牲材料，使得牺牲材料228可稍后被移除，从而移除软塞材料230。在其中牺牲材料228包括氧化物的实施例中，软塞材料230可包括除牺牲材料228的氧化物以外的氧化物。
66.接着可以交替序列形成(例如，沉积)绝缘层104的绝缘材料105和字线层106的材料107以形成堆叠102(图1)的第一层面108。在一些实施例中，字线层106的材料107可在此阶段包括氮化物材料，所述氮化物材料稍后将被至少部分移除且用用于形成字线的导电材料替代。在其它实施例中，字线层106的材料107在制造过程中的此阶段已经包括用于至少一字线的导电材料。
67.第一层面108形成在基底材料112、软塞材料230和牺牲材料228上方。在一些实施例中，第一层面108的下部层可直接形成在基底材料112、软塞材料230和牺牲材料228的上表面上。在其它实施例中，中间区可形成于其间。
68.接着可形成(例如，通过各向异性蚀刻)开口232以延伸穿过第一层面108且穿过软塞材料230，从而停止在牺牲材料228上，使得部分234在开口232的基底处暴露。沿着牺牲材料228的侧壁236留下的是软塞材料230的残余物238。
69.参看图3，衬垫340保形地形成以为开口232(图2)加衬。衬垫340可限定约(约4nm)和约(约15nm)之间的厚度(例如，约(约10nm))。
70.衬垫340包括配制的材料，使得牺牲材料228、软塞材料230和绝缘材料105可至少部分移除，而不移除衬垫340。举例来说，衬垫340可包括多晶硅、金属、锗(ge)、硅锗(sige)或氮化物、主要由它们组成或由它们组成，这取决于稍后阶段中待选择性地蚀刻的牺牲材料228、软塞材料230和绝缘材料105的组成。举例来说，在其中牺牲材料228包括钨(w)，软塞材料230包括氧化物，且绝缘材料105包括氧化物的实施例中，衬垫340可包括多晶硅，主要由多晶硅组成，或由多晶硅组成。
71.在一些实施例中，衬垫340可直接形成在第一层面108的材料、残余物238的软塞材料230和牺牲材料228的部分234(图2)上。在其它实施例中，一或多个中间材料可在其间。举例来说，可在形成衬垫340之前形成通过原位蒸汽产生(issg)形成(例如，生长)的氧化物衬垫。
72.参看图4，可移除(例如，各向异性蚀刻)(其可在此项技术中称为“穿通”)衬垫340的一部分以在开口432的基底处暴露牺牲材料228的部分434。
73.接着可填充开口432以通过形成(例如，沉积)填充材料536(其可为另一牺牲材料)来形成图5中示出的结构500。填充材料536包括配制为在后续处理期间提供蚀刻停止的材料。其可包括上文关于牺牲材料228描述的材料中的任一个，主要由它组成或由它组成。填充材料536和牺牲材料228可具有相同或不同的组成。举例来说，在一些实施例中，牺牲材料228可包括钨(w)，主要由钨(w)组成或由钨(w)组成，且填充材料536可包括氧化物(例如，氧化铝)。
74.参看图6，可移除(例如，蚀刻)填充材料536的上部部分以形成具有深度d的凹口，另一软塞材料630可形成到所述凹口中以填充凹口。另一软塞材料630可包括上文针对软塞材料230所描述的材料中的任一个，主要由它组成或由它组成。
75.深度d的尺寸可以是第一层面108的层104/106的一个到约五个的高度。举例来说，深度d可延伸约两个层的高度(例如，最上字线层106和最上绝缘层104的高度)，如图6中所示出。深度d的尺寸可调适成提供对第二层面110(图1)的下部层的一部分的充分蚀刻剂暴露，如下文进一步描述。
76.参看图7，第二层面110可形成于第一层面108上方以形成结构700。第二层面110覆盖软塞材料630，其中第二层面110的下部层直接形成在软塞材料630的上表面、衬垫340的上表面和第一层面108的上部层的上表面上。绝缘层104的绝缘材料105和字线层106的材料107可以与上文关于形成第一层面108所描述相同的方式形成(例如，依次沉积)。
77.参看图8，穿过第二层面110的层104/106并进入软塞材料630而形成(例如，通过各向异性蚀刻)开口832。开口832可以与形成开口232(图2)基本上相同的方式形成，其中填充材料536充当蚀刻停止材料。软塞材料630的残余物838可沿着衬垫340的侧壁部分836保留，其中暴露填充材料536的部分834。
78.参看图9，另一衬垫940保形地形成以为开口832(图8)加衬。衬垫940可包括用于上文描述的衬垫340的材料中的任一个，且借助于上文描述的用于形成衬垫340的工艺中的任一个。如此，衬垫940可形成为直接邻近于第二层面110的材料、软塞材料630的残余物838和填充材料536的部分834(图8)。或者，一或多种材料(例如，通过issg生长的氧化物材料)可
安置于衬垫940和其它材料之间。在一些实施例中，第二层面110中的开口832(图8)中的衬垫940可具有与第一层面108中的开口232(图2)中的衬垫340相同的组成。在其它实施例中，所述组成可不同。衬垫940可限定约(约4nm)和约(约15nm)之间的厚度(例如，约(约10nm))。
79.以与上文对于图4所描述的方式类似的方式，可移除(例如，蚀刻(“冲压”))另一衬垫940的一部分，如图10中所示出，以在开口1032的基底处暴露填充材料536的部分1034。软塞材料630的残余物838可能归因于另一衬垫940的保护而不在开口1032中暴露。
80.通过图10的过程阶段形成的结构1000接着可暴露于选择性地针对填充材料536和牺牲材料228的蚀刻剂(相对于软塞材料230、630和衬垫340、940的材料)。举例来说，在其中填充材料536包括氧化铝的实施例中，牺牲材料228包括钨(w)，且衬垫340、940包括多晶硅，蚀刻剂可包括例如(但不限于)氢氟酸、热氢氟酸、氨
‑
过氧化物混合物(apm)，或硫酸(h2so4)和过氧化氢(h2o2)的混合物，以移除填充材料536和牺牲材料228两者，同时留下衬垫340、940。在一些实施例中，蚀刻剂化学性质可在移除期间调整以首先移除填充材料536，且接着在调整之后移除牺牲材料228。
81.如图11中所示出，形成开口1132，在其中暴露软塞材料230、630的至少一部分。在延伸到基底材料112中的开口1132的部分中，基底材料112和软塞材料230的残余物238之间的间隙1142保持在先前由牺牲材料228占据的空间中。在延伸到第一层面108中的开口1132的部分中，软塞材料630的残余物838的底部表面暴露，且残余物838沿着深度d保持。
82.接着可在由图12中的圆x和y指示的区域中在移除第一层面108和第二层面110的下部层(例如，下部绝缘层104)的部分之前或同时移除软塞材料230、630的残余物238、838。移除这些部分可包含使结构1100(图11)暴露于针对软塞材料230、630和绝缘材料105选择性地配制的蚀刻剂(相对于衬垫340、940的材料)。举例来说，在其中衬垫340、940包括多晶硅而软塞材料230、630和绝缘材料105包括氧化物的实施例中，结构1100(图11)可暴露于包括氢氟酸(hf)的蚀刻剂。
83.蚀刻剂移除软塞材料230、630(图11)的残余物238、838，从而扩展基底材料112和衬垫340之间的间隙1242，并在衬垫340和衬垫940之间在第一和第二层面108、110之间的界面附近形成间隙1244。通过间隙1242、1244，相应层面108、110的下部层的材料暴露于蚀刻剂，且蚀刻剂配制为还蚀刻(例如，各向同性地蚀刻)这些暴露区域中的下部层的材料。因此，底切部分124、126形成于至少下部层中，如圆x和y中所示出，以形成在图12中示出的开口1232。同时，衬垫340、940保持在适当位置，从而为层面108、110的其它层104、106提供保护。如此，每一层面108、110的下部层可相对于堆叠102中的其它层104、106选择性地蚀刻。
84.因为各向同性蚀刻剂可用于形成底切部分124、126，所以底切部分124、126限定沿着其深度扩展的弯曲侧壁部分。
85.间隙1242、1244的高度是由于先前处理阶段而产生。基底材料112和沿着第一层面108延伸的衬垫340之间的间隙1242具有等于(或约等于)牺牲材料228(图2)的高度的深度d
l
。如此，在图2的阶段之前形成牺牲材料228的区时所处的深度可指示蚀刻剂将芯吸以蚀刻第一层面108的下部层的材料时所处的深度d
l
。同样，沿着第二层面110延伸的衬垫940和沿着第一层面108延伸的衬垫340之间的间隙1244具有上文关于图6描述的深度d，其由填充材料536凹入且用软塞材料630填充时所处的深度d限定。如此，深度d和d
l
可鉴于蚀刻剂作
用于间隙1242、1244的顶部处的暴露材料的能力来调适。举例来说，深度d和d
l
可经调适以使蚀刻剂能够向上“芯吸”到间隙1242、1244中，且移除相应层面108、110的下部层的暴露材料(例如，绝缘材料105)以形成底切部分124、126。
86.在形成底切部分124、126之后，可移除衬垫340、940的材料以形成图13的开口1332。举例来说，在其中衬垫340、940包括多晶硅的实施例中，四甲基铵氢氧化物(tmah)可用作蚀刻剂来移除衬垫340、940。然而，可使用任何蚀刻剂，条件是其相对于由于移除衬垫340、940而暴露的绝缘层104的绝缘材料105和字线层106的材料107对于衬垫340、940的材料是选择性的。
87.开口1332延伸穿过整个堆叠102，以形成连通穿过第一层面108、第二层面110到达至少部分在开口1332的基底处暴露的源极区114的沟道开口。限定开口1332的侧壁120贯穿堆叠102的高度或贯穿层面108、110中的任一个的高度都不是恒定的锥形，因为底切部分124、126扩展从其移除材料的下部层附近的开口1332的宽度。
88.尽管图2到13以堆叠102中的两个层面(例如，第一层面108和第二层面110)示出工艺，但在其它实施例中，堆叠102可具有仅一个层面(例如，第一层面108)或两个以上层面。随着制造除第二层面110外的每一层面，可重复图7到10的阶段，然后所述多个层面的所形成结构经受图11到13的阶段(例如，然后移除牺牲材料(例如，牺牲材料228和软塞材料230、630的残余物238、838)以限定实现每一层面的下部层的材料的选择性蚀刻的间隙1242、1244。因此，可在相同阶段中蚀刻堆叠102的相应层面108、110的下部层中的每一个以在制造过程中的大致相同点处形成底切部分124、126。
89.通过所描述的方法实施例，即使随着沟道开口(例如，图13的开口1332)的深度增加，也实现竖直缩放，因为底切部分124、126提供对沟道开口中的较低深度处的区域的较宽接达。
90.虽然图12示出层面108、110中的每一个的仅下部层(例如，最低绝缘层104)暴露于且经蚀刻以形成底切部分124、126，但在其它实施例中，蚀刻可被配置成例如通过蚀刻较长时间周期和/或以不同的蚀刻剂化学反应进行蚀刻而从不止下部层移除材料。无论如何，通过移除原本将被层104、106的材料占据的材料区域x、y来限定底切部分124、126。
91.在限定底切部分124、126的开口1332中接着可形成上文关于图1所描述的单元材料122，且如图14中所示出，留下由单元材料122加衬的开口1443。单元材料122可通过此项技术中已知且因此本文未详细描述的保形沉积工艺形成。如此，单元材料122可形成为初始地覆盖源极区114。
92.如图15中所示出，衬垫1540可保形地形成于单元材料122上方，从而留下由衬垫1540加衬的开口1543。衬垫1540包括配制成在后续处理期间保护单元材料122的材料。在一些实施例中，衬垫1540可包括上文针对衬垫340和940所描述的材料中的任一个。衬垫1540可具有与衬垫340、940中的任一个或两个的组成和厚度相同的组成和厚度，或不同的组成和/或厚度。
93.参看图16，可移除(例如，各向异性地蚀刻)衬垫1540和单元材料122中的每一个的一部分以在开口1640的基底中暴露源极区114的部分118。归因于较早地形成底切部分124、126，与通过不包含形成底切部分124、126的传统沟道开口工艺可实现的宽度相比，对于开口1640的高度来说，可暴露源极区114的更大宽度。随后可或可不移除衬垫1540，然后完成
制造半导体装置以在沟道开口1640内包含沟道材料。
94.相应地，公开一种形成半导体装置的方法。所述方法包括在基底材料、安置于基底材料中的牺牲材料和安置于牺牲材料中的软塞材料上方形成绝缘材料和其它材料的竖直交替层的堆叠。形成延伸穿过堆叠且穿过软塞材料的开口，从而沿着开口的侧壁留下软塞材料的残余物。衬垫形成于开口中。穿过衬垫暴露牺牲材料的一部分。在不移除衬垫的情况下，移除牺牲材料和软塞材料的残余物以限定衬垫和基底材料的侧壁之间的间隙。所述间隙暴露堆叠的下部层的一部分。堆叠的下部层的所述部分经蚀刻以在堆叠的下部层中限定底切部分。移除衬垫以形成延伸穿过堆叠并进入基底材料的沟道开口。沟道开口在沟道开口的基底处暴露基底材料的源极区。沟道开口由包括底切部分的侧壁限定。
95.参考图17到22，示出形成图1的结构100的另一实施例。图17中示出的形成结构1700的阶段在上文所描述方法的图4中示出的过程阶段之后。根据此实施例，形成为填充图4的开口432的填充材料1736被配制成蚀刻停止材料。填充材料1736并不凹入，且不形成软塞材料(例如，软塞材料630)。
96.参看图18，第二层面110以与相对于图7所描述相同的方式形成，只是第二层面110的下部层形成于第一层面108、衬垫340和填充材料1736上方。从而形成结构1800。
97.参看图19，第二层面110接着向下蚀刻到填充材料1736的上部表面以在开口1932的基底处暴露填充材料1736的部分1934。所述蚀刻工艺可以是与上文关于图8所描述相同的工艺。
98.参看图20，接着可以与上文关于图9所描述相同的方式形成衬垫940，只是衬垫940完全覆盖第二层面110的层104、106的侧壁，且并不延伸到第一层面108的高程中。
99.参看图21，可部分移除衬垫940以按照与上文关于图10所描述相同的方式在开口2132的基底处暴露填充材料1736的部分2134，只是所暴露的填充材料1736的部分2134与第二层面110的下部层的下部表面共面。
100.接着可以与上文描述的图11的阶段中移除填充材料536和牺牲材料228类似的方式移除(例如，掘出)填充材料1736和牺牲材料228。接着可以与上文关于图11描述相同的方式移除软塞材料230的残余物238。这暴露层面108、110中的每一个的下部层的材料(例如，下部层的绝缘材料105)的至少部分(在图22的圆x
′
和y
′
中)，所述材料可接着以与图12中相同的方式各向同性地蚀刻以限定图1的底切部分124、126。
101.然而，根据图17到22的实施例，第二层面110的下部层直接暴露到开口2232中，而无中间间隙(例如，图12的间隙1244)。然而，下部层的至少一部分经蚀刻以限定图13的底切部分126。图13遵循图22的阶段，且过程可如先前描述继续以形成图1的结构100。尽管通过包含图17到22的实施例形成的底切部分126可具有与通过包含图2到16的实施例形成的底切部分126不同的大小或形状，然而底切部分126加宽了原本将成为开口1332(图13)和最终开口1640(图16)以及随后形成的沟道支柱的较窄瓶颈点的部分。
102.如同上文所描述的实施例，图17到21的阶段可重复不定的次数以形成层104、106的额外层面以竖直地增大所述结构，随后移除每一层面的填充材料1736和基底材料112中的牺牲材料228以暴露每一层面的下部层的部分。
103.在一些实施例中，还可能已经使用填充材料1736在基底材料112中在第一层面108下方形成区，例如根据上文所描述的实施例由牺牲材料228和软塞材料230占据的区。在此
类替代实施例中，图2的开口232将具有与第一层面108的下部表面共面且暴露例如填充材料1736等填充材料(如果使用以代替牺牲材料228和软塞材料230)的一部分的下部表面。穿过第一层面108的衬垫(例如衬垫340)将延伸到与第一层面108的下部表面共面的下部高程，且填充材料1736的稍后移除将因此以与关于图22所描述的第二层面110类似的方式暴露第一层面108的下部层的一部分。然而，后续各向同性蚀刻将选择性地蚀刻到每一层面108、110的下部层中，而层面108、110的其它层由衬垫340、940保护。并且，底切部分124、126将形成且实现较宽接达以在沟道开口的底部处暴露源极区114。
104.在其它实施例中，形成软塞材料230、630、残余物238、838和后续间隙1242、1244以暴露下部层材料的部分的过程可与堆叠102的一些层一起使用，而图17到22的过程可与堆叠102的一些其它层一起使用。
105.相应地，公开一种形成半导体装置的方法。所述方法包括在基底材料和安置于基底材料中的牺牲材料上方形成绝缘材料和其它材料的竖直交替层的第一层面。开口形成为延伸穿过第一层面并进入牺牲材料。衬垫和填充材料形成于开口内。在第一层面、衬垫和填充材料上方形成绝缘材料和其它材料的竖直交替层的第二层面。另一开口形成为延伸穿过第二层面到达另一开口内的填充材料。另一衬垫形成于另一开口内，且填充材料的一部分穿过另一衬垫暴露。在不移除所述衬垫或另一衬垫的情况下，移除填充材料和牺牲材料以形成暴露第一层面和第二层面中的每一个的下部层的至少一部分的延伸开口。第一层面和第二层面中的每一个的下部层的所述部分经各向同性蚀刻以限定底切部分。移除所述衬垫和另一衬垫以形成由包括底切部分的侧壁限定的沟道开口。
106.参看图23，示出半导体装置的结构2300，其中已通过在开口116(图1)的空间内形成沟道材料2350而形成沟道支柱2348。沟道支柱2348的沟道材料2350延伸穿过堆叠102的所有层面(例如，穿过第一层面108和第二层面110)，到基底材料112中以接触沟道开口116(图1)的底部处的暴露部分118。
107.因为或者可沿着基底材料112的较多区域包含提供结构100(图1)的源极区114(图1)的掺杂剂，所以可包含例如图23中示出的源极区2314，所述源极区2314水平地延伸比图1的基底材料112中的源极区114的离散区大的距离。
108.沟道支柱2348沿着底切部分124、126限定肩部。所述肩部通过用沟道材料2350填充底切部分124、126而形成。如此，根据本公开的实施例，沟道支柱2348具有沿着单元材料122的侧壁2320，且侧壁2320穿过第二层面110朝内逐渐变细，穿过底切部分126朝外扩展，穿过第一层面108再次朝内逐渐变细，穿过底切部分124再次朝外扩展，且接着朝向源极区2314再次朝内逐渐变细。因为可通过各向同性蚀刻形成底切部分124、126，所以沟道支柱2348的对应肩部部分可限定侧壁2320的弯曲部分。
109.在一些实施例中，包含沟道支柱2348的结构2300可进一步包含沟道支柱2348下方(例如，源极区2314)下方的cmos(互补型金属氧化物半导体)电路2360。此结构2300可表征为具有“阵列下方cmos”(“cua”)组件。包括cmos电路2360的区可通过一或多个中间材料与源极区2314间隔开，例如基底材料112的额外区2370。
110.在具有阵列下方cmos组件的实施例中，基底材料112可包括多晶硅。在无阵列下方cmos组件的实施例中，基底材料112可包括多晶硅或单晶硅。
111.参看图24，示出根据替代实施例的图23的框a的放大视图。在例如此实施例等实施
例中，沟道材料2350可能不完全填充沟道支柱2348(图23)的宽度，而是可形成以对沟道支柱2348的侧壁2320加衬。另一材料或空隙空间(统称为2448)可填充沟道支柱2348的中心部分。
112.图24还示出字线层106的实例材料107。此材料107可包含除存取线(字线)外的(例如，栅极(例如，控制栅极、浮动栅极)、电荷捕集器和/或存储装置的)导电材料2452；(例如，栅极间电介质区的)绝缘材料2454，以及其它材料2456。在一些实施例中，导电材料2452可在例如图2的阶段之前存在于字线层106中。在其它实施例中，可通过在形成底切部分124、126之后，例如在图13的阶段之后但在形成单元材料122之前，替换字线层106的材料107的选择性部分来形成导电材料2452。
113.相应地，公开一种半导体装置，其包括在基底材料上方和cmos电路组件上方的竖直交替层的堆叠。竖直交替层包含包括绝缘材料的层与包括字线的层竖直地交错。沟道支柱延伸穿过堆叠并进入基底材料到达沟道支柱的基底处的源极区。沟道支柱的侧壁限定横向邻近于竖直交替层的堆叠的至少一下部层的肩部部分。
114.参看图25，示出根据本文中所描述的一或多个实施例实施的半导体装置2500的简化的框图。半导体装置2500包含具有3d nand架构的存储器阵列2502和控制逻辑组件2504。存储器阵列2502可包含多个结构100(图1)、2300(图23)，其包含可能已根据上文描述的方法形成的沿着上文所论述的堆叠的每一层面的至少下部层限定底切部分124、126的竖直交替层的堆叠中的任一个。控制逻辑组件2504可被配置成与存储器阵列2502操作性地交互以便从存储器阵列2502内的任何或所有存储器单元(例如，具有结构100(图1)或2300(图23)的装置)进行读取或对其进行写入。
115.参看图26，描绘基于处理器的系统2600。基于处理器的系统2600可包含根据本公开的实施例制造的各种电子装置。基于处理器的系统2600可以是例如计算机、寻呼机、蜂窝式电话、个人助理、控制电路或其它电子装置等多种类型的任一个。基于处理器的系统2600可包含例如微处理器等一或多个处理器2602，以控制在基于处理器的系统2600中处理系统功能和请求。处理器2602和基于处理器的系统2600的其它子组件可包含根据本公开的实施例制造的半导体装置(例如，3d nand存储器装置)。
116.基于处理器的系统2600可包含与处理器2602可操作地连通的电力供应2604。举例来说，如果基于处理器的系统2600是便携式系统，那么电力供应2604可包含燃料电池、电力收集装置(power scavenging device)、永久电池、可更换电池和可再充电电池中的一或多个。举例来说，电力供应2604还可包含ac适配器；因此，基于处理器的系统2600可插入到壁式插座中。举例来说，电力供应2604还可包含dc适配器，使得基于处理器的系统2600可插入到车辆点烟器或车辆电源端口中。
117.各种其它装置可取决于基于处理器的系统2600所执行的功能而耦合到处理器2602。举例来说，用户接口2606可耦合到处理器2602。用户接口2606可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化器和触笔、触摸屏、话音辨识系统、麦克风或其组合。显示器2608还可耦合到处理器2602。显示器2608可包含lcd显示屏、sed显示器、crt显示器、dlp显示器、等离子显示器、oled显示器、led显示器、三维投影、音频显示器或其组合。此外，rf子系统/基带处理器2610还可耦合到处理器2602。rf子系统/基带处理器2610可包含耦合到rf接收器和rf发射器的天线(未图示)。通信端口2612或超过一个通信端口2612还可耦合
到处理器2602。举例来说，通信端口2612可适于耦合到一或多个外围装置2614，例如调制解调器、打印机、计算机、扫描仪或相机；或耦合到网络，例如局域网、远程区域网络、内联网或因特网。
118.处理器2602可通过实施存储于存储器中的软件程序来控制基于处理器的系统2600。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器2602以存储和促进各种程序的执行。举例来说，处理器2602可耦合到系统存储器2616，所述系统存储器可包含具有3d nand架构的存储器、动态随机存取存储器(dram)、静态随机存取存储器(sram)、赛道存储器和其它已知存储器类型。系统存储器2616可包含易失性存储器、非易失性存储器或其组合。系统存储器2616通常较大，使得其可动态地存储加载的应用和数据。在一些实施例中，系统存储器2616可包含半导体装置，例如图25的半导体装置2500、包含上文描述的结构100(图1)、2300(图23)的半导体装置，或其组合。
119.处理器2602还可耦合到非易失性存储器2618，并不建议系统存储器2616一定为易失性。非易失性存储器2618可包含nand(例如，3d nand)存储器、例如eprom等只读存储器(rom)、电阻性只读存储器(rrom)和待结合系统存储器2616使用的其它快闪存储器中的一或多个。非易失性存储器2618的大小通常选择为刚好足够大以存储任何必需的操作系统、应用程序和固定数据。此外，举例来说，非易失性存储器2618可包含例如磁盘驱动存储器等高容量存储器，例如包含电阻存储器的混合式驱动器或其它类型的非易失性固态存储器。非易失性存储器2618可包含半导体装置，例如包含上文描述的图1的结构100或图23的2300或其组合的半导体装置。
120.相应地，公开一种系统，其包括存储器装置的三维阵列，所述存储器装置的三维阵列包括绝缘层与字线层交错的堆叠，且包括延伸穿过堆叠到达源极区的沟道支柱。沟道支柱具有沿着侧壁的至少一部分限定弯曲表面的所述侧壁。至少一个处理器耦合到存储器装置的三维阵列。至少一个外围装置与所述至少一个处理器进行可操作通信。
121.虽然本公开可在其实施过程中容许各种修改和替代形式，但特定实施例已在图式中通过举例方式展示且在本文中详细描述。然而，本发明不打算限于所公开的特定形式。事实上，本公开涵盖属于由所附权利要求书及其合法等效物界定的本公开的范围内的所有修改、组合、等效物、变化和替代方案。