一种修调电路及集成电路的制作方法

技术特征：
1.一种修调电路，其特征在于，包括：带隙基准模块(10)，所述带隙基准模块(10)用于产生内部基准电压；比较器模块(20)，所述比较器模块(20)的正输入端连接所述带隙基准模块(10)的输出端，所述比较器模块(20)的负输入端输入外部标准电压；逻辑判断模块(30)，所述逻辑判断模块(30)接入测试信号，且所述比较器模块(20)的输出端连接所述逻辑判断模块(30)；所述逻辑判断模块(30)用于根据所述比较器模块(20)的输出结果判断所述带隙基准模块(10)当前输出的内部基准电压是否为目标基准电压，并根据判断结果输出逻辑控制信号；修调烧录模块(40)，所述修调烧录模块(40)分别与所述逻辑判断模块(30)的输出端和所述带隙基准模块(10)连接，所述修调烧录模块(40)用于根据所述逻辑控制信号生成修调信号，以控制所述带隙基准模块(10)自动调节当前输出的内部基准电压。2.根据权利要求1所述的修调电路，其特征在于，所述测试信号为时钟信号。3.根据权利要求2所述的修调电路，其特征在于，所述逻辑判断模块(30)包括若干个串联的移位寄存器(31)，所述时钟信号接入所述移位寄存器(31)中。4.根据权利要求3所述的修调电路，其特征在于，所述修调烧录模块(40)包括熔丝(41)，所述带隙基准模块(10)包括可变修调电阻(11)；所述修调烧录模块(40)输出的修调信号用于控制烧断所述熔丝(41)或者用于调节所述可变修调电阻(11)的阻值，以使所述带隙基准模块(10)当前输出的内部基准电压得到调节。5.根据权利要求3或4所述的修调电路，其特征在于，所述带隙基准模块(10)输出的内部基准电压的可调节档位个数与所述移位寄存器(31)的个数相等。6.根据权利要求1
‑
4任一项所述的修调电路，其特征在于，在修调过程中，所述带隙基准模块(10)输出的内部基准电压从最小值开始依次增大。7.根据权利要求6所述的修调电路，其特征在于，还包括采样分压模块(50)，所述采样分压模块(50)用于产生外部标准电压，所述采样分压模块(50)连接所述比较器模块(20)的负输入端。8.根据权利要求1所述的修调电路，其特征在于，所述逻辑判断模块(30)包括若干个串联的移位寄存器(31)以及振荡器(32)，所述振荡器(32)与所述移位寄存器(31)连接；所述测试信号接入所述振荡器(32)，所述振荡器(32)用于产生时钟信号。9.一种集成电路，其特征在于，包括如权利要求1
‑
8任一项所述的修调电路。

技术总结
本申请提供了一种修调电路及集成电路，修调电路包括：带隙基准模块，用于产生内部基准电压；比较器模块，比较器模块的正输入端连接带隙基准模块的输出端，比较器模块的负输入端输入外部标准电压；逻辑判断模块，接入测试信号，且比较器模块的输出端连接逻辑判断模块；逻辑判断模块用于根据比较器模块的输出结果判断带隙基准模块当前输出的内部基准电压是否为目标基准电压，并根据判断结果输出逻辑控制信号；修调烧录模块，分别与逻辑判断模块的输出端和带隙基准模块连接，用于根据逻辑控制信号生成修调信号，以控制带隙基准模块自动调节当前输出的内部基准电压。本申请解决了现有集成电路的修调方式会降低成品良率的问题。集成电路的修调方式会降低成品良率的问题。集成电路的修调方式会降低成品良率的问题。


技术研发人员：李国勋 刘圭 黄英杰
受保护的技术使用者：深圳市迪浦电子有限公司
技术研发日：2021.08.10
技术公布日：2021/12/13