一种16T1C多输出GIP电路及其驱动方法与流程

技术特征：
1.一种16t1c多输出gip电路，其特征在于：其包括晶体管t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11、t12、t13、t14、t15、t16和电容c1；t1的栅极连接gn
‑
4，t1的漏极连接q点，t1的源极连接vgh；t2的栅极连接q点，t2的漏极连接p点，t2的源极连接vgl；t3的栅极连接p点，t3的漏极连接q点，t3的源极连接vgl；t4的栅极连接q点，t4的漏极连接clkb，t4的源极连接t12的漏极；t5的栅极连接q点，t5的漏极连接ck9，t5的源极连接gn；t6的栅极连接q点，t6的漏极连接ck11，t6的源极连接gn 2；t7的栅极连接q点，t7的漏极连接ck13，t7的源极连接gn 4；t8的栅极连接q点，t8的漏极连接ck15，t8的源极连接gn 6；t9的栅极连接gn 10(rst)，t9的漏极连接vgl，t9的源极连接q点；t10的栅极和源极分别连接clkb，t10的漏极连接p点；t11的栅极连接clk，t11的漏极连接p点，t9的源极连接vgl；t12的栅极连接p点，t12的漏极连接t4的源极，t12的源极连接vgl；t13的栅极连接p点，t13的漏极连接gn，t13的源极连接vgl；t14的栅极连接p点，t14的漏极连接gn 2，t14的源极连接vgl；t15的栅极连接p点，t15的漏极连接gn 4，t15的源极连接vgl；t16的栅极连接p点，t16的漏极连接gn 6，t16的源极连接vgl；c1的一极板连接q点，c1的另一极板连接t4的源极。2.根据权利要求1所述的一种16t1c多输出gip电路，其特征在于：gip驱动电路阵列设置于显示面板上，且位于所述显示面板的一侧。3.根据权利要求1所述的一种16t1c多输出gip电路，其特征在于：显示面板为oled显示面板或者lcd显示面板。4.根据权利要求1所述的一种16t1c多输出gip电路，其特征在于：还包括驱动ic，gn、gn 2、gn 4、gn 6与驱动ic连接。5.根据权利要求1所述的一种16t1c多输出gip电路，其特征在于：晶体管t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11、t12、t13、t14、t15、t16均为薄膜晶体管。6.一种16t1c多输出gip电路的驱动方法，采用权利要求1至5之一所述的一种16t1c多输出gip电路，其特征在于：方法包括以下步骤：在预充期间t1，clk、stv/gn
‑
4和vgh为高电位，gn 10/rst、clkb、ck9、ck11、ck13、ck15和vgl保持低电位；在输出期间t2，具有四个输出阶段；在t2的第1阶段：clkb、ck9为高电位，并使得q点为高电位；clk、ck11、ck13、ck15和vgl维持在低电位；在t2的第2阶段：clkb、ck11为高电位，并使得q点为高电位；clk、ck9、ck13、ck15和vgl维持在低电位；在t2的第3阶段：clkb、ck13为高电位，并使得q点为高电位；clk、ck9、ck11、ck15和vgl维持在低电位；在t2的第4阶段：clkb、ck15为高电位，并使得q点为高电位；clk、ck9、ck11、ck13和vgl
维持在低电位；在下拉输出期间t3，clk为高电位，并使得q点为高电位；clkb、ck9、ck11、ck13、ck15和vgl为低电位；在下拉q点阶段期间t4，clk和gn 10/rst为高电位，clkb、ck9、ck11、ck13、ck15和vgl保持低电位；在下拉维持期间t5， clkb为高电位，其余信号均为低电位。

技术总结
本发明公开一种16T1C多输出GIP电路及其驱动方法，电路包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16和电容C1；为了进一步的缩减屏幕左右边框的大小，提高屏幕的屏占比，利用一级GIP电路驱动四排像素，不仅缩减左右边框的大小，提高了屏幕的屏占比，同时利用该电路能够更有效的拉低和维持Q点电位和Gout输出电位，提高GIP电路的稳定性。性。性。


技术研发人员：刘振东 刘汉龙 郑聪秀
受保护的技术使用者：福建华佳彩有限公司
技术研发日：2021.10.14
技术公布日：2021/12/7