非易失性存储器的温度计采样和保持设计的制作方法

1.本描述总体上涉及诸如nand闪存之类的非易失性存储介质。


背景技术：

2.诸如nand闪存之类的快闪存储装置是一种非易失性存储介质。非易失性存储装置是指即使设备的电源中断也具有确定状态的存储装置。三维(3d)nand闪存是指其中nand串(nand string)可以垂直构建使得该串的场效应晶体管(fet)彼此堆叠的nand闪存。3d nand和其他3d架构之所以具有吸引力，部分原因是相对于二维(2d)架构而言，可以实现明显更高的位密度。因此，快闪存储装置正在越来越多地被用于移动、客户端和企业部门单元。除了高的位密度之外，存储技术还需要其他指标，例如低延迟。
附图说明
3.下面的描述包括对具有通过本发明实施例的实现方式的示例给出的图示的图的讨论。应当以示例的方式而不是以限制的方式来理解附图。如本文所使用的，对一个或多个“实施例”或“示例”的引用应当理解为描述包括在本发明的至少一种实现方式中的具体特征、结构和/或特性。因此，本文出现的诸如“在一个实施例中”或“在一个示例中”之类的短语描述了本发明的各种实施例和实现方式，并且不一定都是指同一实施例。然而，它们也不一定是相互排斥的。
4.图1描绘了nand闪存阵列的示例部分，在该nand闪存阵列中可以实现温度计采样和保持电路。
5.图2描绘了示例系统。
6.图3示出了采样和保持方案的示例。
7.图4示出了非易失性存储器管芯或设备中的温度计系统的示例。
8.图5示出了用于存储器温度计系统的采样和保持(s/h)电路的示例。
9.图6示出了s/h电路的控制顺序。
10.图7示出了采样和保持振荡器的示例。
11.图8是示出在芯片初始化期间采样和保持方案的握手的时序图。
12.图9是用于非易失性存储器设备的后台温度测量方法的示例的流程图。
13.图10提供了计算系统的示例性描述，在该计算系统中可以实现所描述的温度计采样和保持技术。
14.接下来是对某些细节和实现方式的描述，包括：对图的描述，这些图可以描绘下面描述的部分或全部实施例，以及对本文提出的发明概念的其他潜在实施例或实现方式的论述。
具体实施方式
15.描述了一种用于非易失性存储器的温度计采样和保持电路。
16.非易失性存储器管芯包括用于检测温度的管芯上温度计。检测到的温度可用于执行阵列操作的温度补偿，或响应于请求而将温度提供给控制器(例如，存储器设备中的控制器)。温度计采样和保持电路使得温度计能够在后台在短时间内感测(采样)温度并锁存温度(保持)。在一定的刷新速率下，温度计可以周期性地被启用，以刷新存储在存储器管芯上的锁存器中的温度。当存储器管芯接收到需要温度读取的请求时，然后可以从锁存器中读出温度，而不需要对温度进行重新采样，以支持接近零的读出延迟。
17.图1描述了nand闪存阵列100的示例部分，在该nand闪存阵列100中可以实现温度计采样和保持电路。nand闪存阵列100包括多个非易失性存储器单元102a至102f(缩写为102)，这些存储器单元布置成列，如串联串104a和104b(缩写为104)。在一个示例中，存储器单元102包括具有替换栅极的晶体管。具有替换栅极的单元通常具有低电阻栅极(例如，钨栅极)以及在栅极与沟道之间的电荷撷取层，在电荷撷取层中电荷被撷取或存储以代表一个或多个位值。在另一示例中，存储器单元102可以包括具有浮置栅极(例如，高电阻多晶栅极)的晶体管，该晶体管存储指示一个或多个位值的电荷。其他架构也是可能的。在串联串104中，单元102的漏极区域(除顶部单元之外)耦合到另一单元102的源极区域。
18.阵列100还包括字线106a
‑
106c。字线106a
‑
106c可以跨越多个串联串104(例如，字线可以耦合到每个串联串104的一个存储器单元)，并连接到阵列100的一行中的每个存储器单元102的控制栅极，并用于偏置该行中的存储器单元102的控制栅极。位线108a和108b(缩写为108)各自通过漏极选择栅极114和感测电路120a和120b耦合到串联串104，感测电路120a和120b通过感测特定位线108上的电压或电流来检测每个单元的状态。
19.存储器单元的多个串联串104通过源极选择栅极112a和112b(缩写为112)耦合到源极线110，并通过漏极选择栅极114a和114b(缩写为114)耦合到单个位线108。源极选择栅极112由源极选择栅极控制线116控制，并且漏极选择栅极114由漏极选择栅极控制线118控制。
20.在一些示例中，每个存储器单元102可以根据各种编码方案(例如，slc(单级单元)、mlc(多级单元)、tlc(三级单元)、qlc(四级单元)或其他编码方案)进行编程。每个单元的阈值电压(vt)表示存储在该单元中的数据。
21.在一个示例中，被设置为存储多个位的单元状态可以形成多个不同页的一部分，其中单元的每个位对应于不同的页。例如，对于要进入存储2个位的状态的单元(例如，使用mlc编码方案)，一个位可以对应于上页(upper page，up)，并且另一个位可以对应于下页(lower page，lp)。对于要进入存储3个位的状态的单元(即，使用tlc编码方案)，一个位可以对应于lp，一个位可以对应于up，并且另一个位可以对应于额外页(extra page，xp)。对于要存储4个位的单元(即，使用qlc编码方案)，一个位可以对应于lp，另一个位可以对应于up，另一个位可以对应于xp，并且最后一个位可以对应于顶部页(top page，tp)。每个页(例如，lp、up、xp或tp)可以包括由字线的多个不同单元所存储的相应位的集合。
22.一组单元的编程序列可以包括将所有预期的页编程到该组单元中。编程序列可以包括一个或多个编程过程(programming passes)。编程过程(可以包括一个或多个编程循环)可以对一个或多个页进行编程。编程过程可以包括对要编程的单元施加一个或多个有效编程电压，然后对这些单元施加一个或多个验证电压，以便确定哪些单元已经完成编程(随后的编程过程一般不会对已经完成编程的单元施加有效编程电压和/或验证电压)。对
单元施加有效编程电压可以包括改变单元的控制栅极和沟道之间的电压差，以便改变单元的阈值电压。因此，可以设置字线(耦合到目标单元的控制栅极)和/或单元的沟道的电压，以便实现有效编程电压的施加。由于编程电压通常是指施加到字线的电压，因此有效编程电压可以是单元的控制栅极和沟道之间的电压差(在沟道被保持在0v的情况下，可以与编程电压同义)。
23.图2描绘了示例系统。该系统包括主机250和存储器设备200。主机250和存储器设备200可以是存在于计算机的封装范围内(例如，在膝上型计算机/笔记本电脑、服务器或其他计算机内)的系统的示例。在其他示例中，存储器设备200也可以经由更大的网络(例如，局域网(如以太网)或广域网(如无线蜂窝网络、互联网等))进行访问。这样的示例可以符合诸如nvme
‑
of(架构上的非易失性存储器标准(non
‑
volatile memory express over fabrics))之类的标准。主机250包括一个或多个处理器252、存储器254以及为了清晰起见而从图中省略的其他组件。
24.存储器设备包括用于存储数据的存储器介质202。存储器介质202可以是存储器或存储介质，其可以在一个或多个存储器单元的阵列209中存储一个或多个位。例如，存储器介质202可以包括非易失性和/或易失性类型的存储器。在一个示例中，存储器介质202包括一个或多个非易失性存储器管芯。在一些示例中，存储器介质202可以包括块状可寻址的存储器设备，例如nand技术。在一个示例中，存储器介质202包括nand闪存阵列，例如图1中的阵列。存储器介质202还可以包括非易失性类型的存储器，例如3d交叉点存储器(3dxp)或其他可字节寻址的非易失性存储器。其他技术(例如，一些nor闪存)可以对读取和/或写入进行字节寻址，而对擦除进行块寻址。存储器介质202可以包括使用硫属化物相变材料(例如，硫属化物玻璃)的存储器设备、多阈值级nand闪存、nor闪存、单级或多级相变存储器(pcm)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(fetram)、采用忆阻器技术的磁阻式随机存取存储器(mram)存储器或自旋转移扭矩mram(stt
‑
mram)或上述存储器中的任何存储器的组合或其他存储器类型。存储器介质202可以包括单级单元(slc)nand存储设备、多级单元(mlc)nand存储设备、三级单元(tlc)nand存储设备、四级单元(qlc)存储设备。
25.根据一些示例，包括在存储器介质202中的易失性类型的存储器可以包括但不限于随机存取存储器(ram)、动态ram(d
‑
ram)、双倍数据速率同步动态ram(ddr sdram)、静态随机存取存储器(sram)、晶闸管ram(t
‑
ram)或零电容ram(z
‑
ram)。易失性类型的存储器可以与多种存储器技术兼容，例如ddr4(ddr版本4，jedec于2012年9月发布的初始规范)、lpddr4(低功率双倍数据速率(low power double data rate，lpddr))版本4，jesd209
‑
4，最初由jedec于2014年8月发布)、wio2(wide i/o 2(wideio2)，jesd229
‑
2，最初由jedec于2014年8月发布)、hbm(高带宽存储器dram(high bandwidth memory dram)，jesd235，最初由jedec于2013年10月发布)、ddr5(ddr版本5，目前由jedec讨论)、lpddr5(lpddr版本5，目前由jedec讨论)、hbm2(hbm版本2，目前由jedec讨论)和/或其他以及基于此类规范的衍生或扩展的技术。
26.存储器设备200可以使用相应的接口220和256与主机系统250进行通信。在一个示例中，接口256是外围控制集线器(pch)的一部分。在所示的示例中，控制器204使用接口220与计算平台(例如，主机250)耦合。在一个示例中，控制器204是asic(专用集成电路)。在一个示例中，接口符合诸如pci express(pcie)、串行高级技术附件(ata)、并行ata、通用串行
总线(usb)和/或其他接口协议之类的标准。控制器204可以与计算平台的元件进行通信，以从存储器介质202读取数据或向存储器介质202写入数据。尽管在本公开中，术语“主机”是指具有处理器(或发送请求以访问存储在非易失性存储器中的数据的其他设备)和与nand进行通信的接口的系统(例如，主机250)，但一些实现方式可以将控制器204称为相对于非易失性存储器介质202的“主机”。
27.控制器204可以被配置为接收来自主机250的请求，并生成和执行与存储器介质202的使用有关的命令(例如，读取数据、写入数据或擦除数据的命令)。其他命令可以包括例如，读取状态的命令、改变配置设置的命令、复位命令等。控制器可以用硬件(例如，逻辑电路)，软件，固件或硬件、软件和固件的组合来实现。逻辑电路的示例包括专用硬接线逻辑电路(包括例如，一个或多个状态机逻辑电路)、可编程逻辑电路(例如，现场可编程门阵列(fpga)和可编程逻辑阵列(pla))。在一个示例中，逻辑电路被设计为执行某种形式的程序代码，如ssd固件(例如，嵌入式处理器、嵌入式控制器等)。存储器设备通常还包括耦合到逻辑电路211的存储器217，该存储器可用于缓存nvm数据和存储由控制器204执行的固件。术语“控制逻辑”可以用于指代逻辑电路、固件、软件或两者的组合。例如，控制逻辑可以指代控制逻辑211、固件或这两者。
28.控制器204与存储器介质202耦合，以控制或命令存储器使操作发生(例如，读取、编程、擦除、暂停、恢复和其他操作)。存储器介质202和控制器204之间的通信可以包括对特定寄存器(例如，寄存器208)的写入和/或从特定寄存器的读取。这样的寄存器可以驻留在控制器204中，驻留在存储器介质202中，或在控制器204和存储器介质202的外部。存储器介质202内的寄存器或存储器可以由控制器204通过例如存在于控制器204和存储器介质202之间的存储器设备200的内部接口(例如，开放nand闪存接口(onfi)接口、专有接口或其他接口)访问，以通信地耦合控制器204和存储器介质202。输入/输出(i/o)引脚和信号线将控制器204与存储器介质202通信地耦合，以使得能够在控制器204和存储器介质202之间传输读取和写入数据。i/o引脚也可用于传输其他数据，例如状态信息。存储器介质202还可以包括其他引脚，例如命令引脚(例如，命令锁存启用(cle)、地址锁存启用(ale)、芯片启用(ce#)、读取启用(re#)和写入启用(we#))、电源和接地引脚(例如，vcc、vss等)。在一个示例中，存储器介质包括用于指示就绪/繁忙状态的引脚。然而，在一个封装件中有许多存储器管芯的实现方式中，为每个管芯使用专门的就绪/繁忙引脚往往是不现实的。相反，在一些示例中，可以响应于读取状态的请求而在管芯的i/o引脚上输出状态。
29.控制器204可以耦合到存储器介质202的字线，以选择字线之一，施加读取电压，施加与位线电位水平相组合的编程电压或施加擦除电压。控制器204可以耦合到存储器介质202的位线，以读取存储在存储器单元中的数据，在编程操作期间确定存储器单元的状态，并控制位线的电位水平以促进或抑制编程和擦除。其他电路可用于向存储器介质202施加所选读取电压和其他信号。
30.在所示的示例中，非易失性存储器介质还包括温度计系统207。温度计系统包括热传感器，用于感测或检测存储器介质202的温度。在一个这样的示例中，每个存储器管芯包括一个传感器来检测管芯的温度。在其他示例中，一个热传感器可以用于多个管芯，或可以包括用于每个管芯的多个(例如，2个或更多个)热传感器。在一个示例中，热传感器在管芯上(例如，在管芯的内部)。温度计系统还包括控制热传感器的逻辑(电路、固件或两者)。
31.在传统的nand设备中，管芯的温度是响应于请求而被测量的。例如，nand设备测量温度以执行阵列操作(例如，编程、读取、验证和擦除操作)。nand设备也响应于来自控制器的特定请求而测量温度，以读取温度(例如，读取状态或“获取特征”命令)。
32.关于nand阵列操作，通常在执行该操作之前读取温度，因为nand单元的阈值是温度的函数。在读取或验证操作中，nand管芯用温度信息来调制字线(wl)和/或位线(bl)电压，以获得不同温度下类似的串电流。这个过程可以被称为tempco(温度系数)补偿。典型的3d nand闪存产品采用管芯上温度计来检测温度，并应用一定的算法进行温度补偿，以满足跨温度性能。当设备被激活并接收阵列操作命令(包括读取、编程和擦除)时，nand温度计系统被启用并开始感测温度。获取温度的延迟可能会大大影响阵列操作的性能。例如，根据温度计架构，在接收到阵列操作命令之后，启用和感测温度的过程可能需要几微秒(例如，4至5us或更多)。nand的管芯上固件可以在准备好后锁存温度，并使用它进行温度补偿。
33.此外，系统可以向nand闪存发送命令以读出设备温度。系统也需要在命令发出后等待这个延迟。因此，由于检测管芯温度的延迟，阵列操作和读出设备温度的命令都会出现明显的延迟。
34.相比之下，可以使用采样和保持方案来减少温度读出延迟。存储器介质202还包括：采样和保持电路203，用于控制何时进行温度读取和进行温度读取的频率；以及锁存器205，用于存储温度读数。在一个示例中，采样和保持电路203包括待机振荡器(例如，采样和保持(s/h)振荡器)，该振荡器在后台保持开启以监视时间。在某个预定的刷新速率下，温度传感器电路(例如，温度计系统207的电路)被启用，并感测温度。一旦温度被读取，温度位就被锁存在锁存器205中，并存储在存储器202上(例如，在nand管芯上)。如果系统发出温度读出命令，存储器就可以发出锁存的温度位，从而将温度读出延迟降低到几乎为零。
35.图3示出了采样和保持方案的示例。在图3所示的示例中，采样和保持(s/h)电路302生成一个或多个信号，以定期的时间间隔用温度计系统304对非易失性存储器设备的温度进行采样，并使采样的温度存储在锁存器306中。温度计系统304包括至少一个温度计，该至少一个温度计也可以称为热传感器或温度传感器。在一个示例中，热传感器在存储器管芯的内部(例如，nand管芯内部的管芯上热传感器)。
36.与仅响应于命令而读取温度的传统系统不同，图3中所示的方案在后台以某种预定的频率来定期测量温度。在后台以定期的时间间隔来测量温度能够以极小的延迟来获得可靠的温度读数。如上所述，针对nand系统，期望能尽早获得nand温度，以使得管芯上固件能够在内部设置经温度补偿的电压/电流目标。减少温度计延迟可以大大改善nand性能。如果我们能减少这种延迟，那么对系统性能也是有益的。尽管nand管芯上的传统热传感器是用来感测该特定nand管芯的温度的，但也有可能使用nand温度计来感测系统温度(例如，通过去除专用系统温度传感器并且依靠nand温度计，可以降低系统成本)。例如，如果nand存储器具有足够精确的温度传感器，那么系统级温度传感器(例如，图2的系统的专用温度传感器)可以被取消，并且主机可以从nand获得温度读数，而不是从专用系统级温度传感器获得温度读数。在这样的系统中，减少温度感测的延迟将更加重要。
37.图4示出了非易失性存储器管芯或设备中的温度计系统的示例。该温度计系统是图3的温度计系统304的一个示例。
38.图4中示出的温度计系统包括带隙基准发生器(bg)402，用于生成与温度无关的电
tper”可以调整采样/保持开启信号(termo_sh_start)的触发频率，该启用(en)用于启用分频器。
49.采样/保持开启信号被输入到脉冲发生器506，如上所述，该脉冲发生器506触发termo_sh_on信号以接通温度计电路。脉冲发生器还生成tcomp_en_sh信号，以向锁存器指示温度已经准备好进行锁存。除了termo_sh_start信号外，脉冲发生器的其他输入包括trim设置、clk_termo以及启用(en)信号。trim设置控制热采样/保持(termo_sh_on)信号停留多长时间(例如，断定为逻辑值以接通温度计电路)。在一个示例中，当termo_sh_on为高电平时，系统会消耗更多的功率，因为更多的电路块被启用。在所示的示例中，脉冲发生器也接收clk_termo信号，它是温度传感器所依赖的时钟。在一个这样的示例中，termo_sh_on信号是基于微调设置(trim设置)和clk_termo信号两者的。启用信号启用脉冲发生器506。在一个示例中，同一启用信号启用振荡器502、分频器504和脉冲发生器506。
50.图6示出了图5中所示的s/h电路的控制序列。在所示的示例中，时钟clk_sh(例如，由图5的振荡器502生成)触发脉冲termo_sh_start。例如，clk_sh的上升沿触发termo_sh_start信号。在所示的示例中，信号termo_sh_start的脉冲是clk_sh的一个时钟周期。然而，termo_sh_start的脉冲可以比clk_sh的一个时钟周期短或长(例如，clk_sh的0.75或2个时钟周期)。在一个示例中，termo_sh_on的每个脉冲在预设周期内是30至60μs，可以基于微调设置进行调整。在所示的示例中，termo_sh_on信号进入脉冲发生器(例如，图5的脉冲发生器506)以生成温度计控制信号。例如，控制信号“termo_sh_on”启用温度计系统(例如，接通温度计系统)。控制信号“tcomp_en_sh”用于锁存温度位(例如，在逐次逼近寄存器(sar)模数转换器(adc)转换之后)。在所示的示例中，termo_sh_on和tcomp_en_sh脉冲的上升沿之间存在延迟。具体来说，存在“tana”(时间模拟)延迟，该延迟代表启用温度计系统的模拟电路(例如，带隙基准发生器(bg)、数模转换器(dac)或其他模拟电路)的时间。延迟“t3conv”代表将感测到的温度从模拟值转换为可锁存的数字值的时间。在确保温度准备好被锁存的延迟之后，tcomp_en_sh脉冲导致下一个温度读数被锁存(t(n))。
51.这个过程在每个时钟周期内继续进行，以使锁存器中的温度读数在后台被定期更新。在一个示例中，随着采样和保持系统在后台工作(包括在待机期间)，温度读数在需要时就会准备好。在一个示例中，通过以下方式以某预定的速率来刷新温度：启用温度传感器电路，感测温度，然后锁存温度。一旦温度被锁存，温度计电路就可以被禁用以节省电力。如果系统发出温度读出命令(例如，由nand控制器发出)，nand只需发出锁存的温度位即可。因此，温度读出延迟几乎为零。针对nand阵列操作，管芯上固件可以在操作开始时直接获取存储的温度位，而无需等待延迟。因此，采样和保持温度方案可以减少或消除针对nand性能的温度计瓶颈。
52.使温度计电路在后台运行的一个可能的缺点是增加了待机电流(iccs)。在一个示例中，为了使待机电流的影响最小化，大部分温度计相关的电路在温度采样/保持操作完成之后被禁用。在一个这样的示例中，唯一保持启用状态的电路是采样/保持振荡器。这个方案的待机icc可以计算为：
[0053][0054]
其中，icc(有源块)代表来自支持温度计操作的块的有源电流，ttermo_on代表温
度计稳定和锁存的启用时间，tsh_cyc代表采样/保持操作的周期时间。icc(osc_sh)是采样/保持振荡器的电流。
[0055]
一些电路需要被启用以用于温度计操作。在一个示例中，有源带隙、iref发生器、dac和温度计被启用以感测温度。在一个这样的示例中，为温度计sar adc提供时钟的有源vcc调节器(avdc)和状态机振荡器也被启用以对温度进行采样。在一个这样的示例中，这些模块激活时来自这些模块的总icc约为1ma。
[0056]
采样/保持刷新速率(感测温度的速率)可以基于nand系统的温度漂移速率来确定。在nand系统中，温度漂移通常是缓慢事件(例如，典型的nand系统的温度漂移在每度温度变化数百毫秒的数量级)。温度计电路只需要在刷新窗口期间被激活。在一个示例中，温度计每x毫秒被启用一次，其中x是基于一个或多个因素(包括寄存器设置)的值。在一个这样的示例中，当温度计被启用时，它在某个预定的时间段内保持开启，以使得能够感测并锁存温度。s/h振荡器可以被精心设计，以最小化icc，使得温度计采样/保持系统对nand的总待机电流的影响非常小。
[0057]
图7示出了采样和保持振荡器的示例。图7中所示的振荡器是s/h振荡器的一个示例(例如图5的振荡器502)，该振荡器用于在温度计系统的采样和保持方案中生成时钟。
[0058]
根据以上待机电流影响分析，s/h振荡器的设计对于将待机电流保持在可接受范围内可能是至关重要的。在一个示例中，不要求温度计采样和保持系统具有高精度的振荡器，但期望具有低功率的设计。图7中的振荡器是简单和低功耗设计的一个示例。在图7所示的示例中，源极跟随器(也称为共漏极放大器)702用于创建较低的内部电源vcc_int。在一个这样的示例中，内部电压是外部电压vcc的1/2到1/5倍。在一个这样的示例中，内部电压约为1.3v，vcc为3至5v。在所示的示例中，电压vref来自nand待机带隙电路(例如，图4的bg 402)，该电路一直(例如，在操作和待机期间)被启用。在一个这样的示例中，电压vref约为1.25v。在一个这样的示例中，零vt nmos用作源极跟随器，它产生的内部电源约为1.3v。所示的振荡器设计是基于环形振荡器架构的。所示的振荡器包括nand(非and)门，后面是两个反相器706a和706b。其他振荡器设计可以包括多于两个的反相器。假设在给定的开启时间t0，启用信号(en)最初为低电平(逻辑0)，并且点710处的电压为高电平(逻辑1)则nand门712的初始输出为逻辑1，并且点708处的电压为低电平。当启用过渡到逻辑1并在操作和待机期间保持处于逻辑1时，nand门712的输出过渡到逻辑0。因此，启用信号从逻辑0过渡到逻辑1会使点708至710处的输出在与反相器706a和706b相关联的门延迟之后进行切换。当反馈信号714为逻辑0时，nand门712的输出为逻辑1，而当反馈信号714为逻辑1时，nand门712的输出为逻辑0。因为nand门712的输出取决于反馈信号714，所以点708和710处的输出的切换导致了振荡输出clk_sh。添加微调逻辑704以支持反馈，从而关闭环形振荡器的回路。例如，微调逻辑704可以用例如多路复用器使反馈电压714为点708处的电压或点710处的电压。这种多路复用器的选择信号可以是基于存储在一个或多个寄存器位的值来改变clk_sh的频率的。通过选择不同的反馈点，可以选择不同的时钟周期。来自这个振荡器的icc可以按以下公式计算：
[0059]
icc＝c*v，f
[0060]
其中c是环形振荡器的总电容，v是内部vcc(vcc_int)，f是clk_sh的目标频率。在一个示例中，来自振荡器的总icc约为0.7ua。
[0061]
图8是示出在芯片初始化期间nand温度计系统的采样和保持方案的握手的时序图。在芯片上电期间，不需要启用温度计系统的采样和保持电路(例如，图3的s/h电路302)。在芯片初始化期间，可以依靠固件(例如，nand固件)来读出温度。在初始化期间(例如，在时间t1)读取的温度可能不是很精确，因为还没有加载微调。在一个示例中，nand在芯片初始化期间读出片上微调，然后将其加载到相应的微调寄存器中。信号“reg_romfuse_en”将在芯片初始化周期后的时间t2变为高电平，以表明正确的微调已经被加载，因此可以进行精确的温度计感测操作。当温度计采样保持方案处于默认模式时，“rom_termo_sh_en”将在“reg_romfuse_en”变为高电平后变为高电平。在一个示例中，采样/保持时钟系统被设计为在此时具有一个温度计采样保持事件。经过延迟(例如，50us左右)之后，termo_sh_on信号将在时间t3变为高电平，这将触发更精确的温度以在时间t4被采样并锁存。因此，在芯片初始化完成时，nand将具有锁存在管芯上的采样/保持温度锁存器中的正确温度。然后，将以预定的刷新速率对温度进行重新采样。在所示的示例中，在一个刷新周期后，termo_sh_on在时间t5再次变为高电平，以触发下一个温度读取。
[0062]
图9是用于非易失性存储器设备的温度测量方法的示例的流程图。该方法的操作可以由硬件，固件，软件，或硬件、固件和/或软件的组合来执行。在一种实现方式中，该方法的所有操作都由硬件(例如，电路)来执行。例如，这些操作可以由s/h电路、锁存器和温度计电路来执行，如图3、图4、图5和图7所示。
[0063]
该方法在操作902处开始，以定期的预定义时间间隔对存储器设备或管芯的温度进行定期采样。例如，采样和保持系统(例如图5所示)可以生成脉冲，以使以定期的时间间隔来对温度进行感测。在一个示例中，感测温度的定期的时间间隔与传统上触发温度读取的任何命令无关。例如，无论是否接收到读取、获取特征等命令，电路都会对温度进行感测。对温度的感测不是由命令来触发的，而是在后台进行定期采样的。然后，在操作904处，存储采样的温度。例如，采样的温度被存储在锁存器或其他存储元件中，使得在接收到请求时可得到温度。
[0064]
然后，在操作906处，该方法涉及响应于接收到命令而提供所存储的温度，而不对温度进行重新采样。提供温度可以涉及例如在存储器管芯的引脚上输出温度、将温度存储在寄存器中或将温度作为输入而发送到内部控制电路。例如，如果nand管芯从nand控制器接收到读取温度的命令，则nand管芯可以在i/o引脚上输出存储在锁存器中的温度，而不需要获得新的温度读数。例如，系统(例如，nand asic控制器)可以发出“获取特征”命令来读出nand温度。由于正确的温度已经被锁存在温度计采样/保持锁存器中，因此nand在接收到温度读出命令后不需要启用温度计。相反，nand从采样/保持锁存器向系统发送最近锁存的温度。因此，大大减小了温度读出延迟。
[0065]
在另一示例中，如果接收到执行阵列操作的命令(例如，编程、读取或擦除命令)，则可以在内部电路的输入端上提供锁存的温度，以生成适当的电压来执行阵列操作。如上所述，在典型的nand阵列操作中，温度被用于进行内部温度补偿。在读取、编程或擦除序列开始时，nand控制器(例如，nand管芯内部的控制器)将从采样/保持锁存器中获取温度位，并将其提供给一组专用锁存器，并使用该温度来完成整个算法操作。由于温度计采样/保持操作被启用，因此在算法操作的中间有可能有温度计采样/保持事件。然而，在一个这样的示例中，nand控制器将不会获取这个新的温度。即使存储在锁存器中的温度位在nand操作
期间被更新，通常也不应该有问题，因为最长的nand阵列操作不需要花费很长时间(例如，只有几毫秒)。在这样的示例中，存储在锁存器中的新温度将被用在下一个操作中。
[0066]
图10提供了计算系统1000(例如，智能手机、平板电脑、笔记本电脑、台式电脑、服务器电脑等)的示例性描绘。如在图10中观察到的，系统1000可以包括一个或多个处理器或处理单元1001。(一个或多个)处理器1001可以包括一个或多个中央处理单元(cpu)，每个中央处理单元可以包括例如多个通用处理核心。(一个或多个)处理器1001还可以或可选地包括一个或多个图形处理单元(gpu)或其他处理单元。(一个或多个)处理器1001可以包括存储器管理逻辑(例如，存储器控制器)和i/o控制逻辑。(一个或多个)处理器1001可以类似于图2的处理器252或与图2的处理器252相同。
[0067]
系统1000还包括存储器1002(例如，系统存储器)、非易失性存储装置1004、通信接口1006和其他组件1008，它们也可以与图2的主机250的组件类似或相同。其他组件可以包括例如显示器(例如，触摸屏，平板)、电源(例如，电池或/或其他电源)、传感器、电源管理逻辑或其他组件。通信接口1006可以包括支持通信接口的逻辑和/或特征。针对这些示例，通信接口1006可以包括如下一个或多个通信接口：根据各种通信协议或标准进行操作，以通过直接或网络通信链路或通道进行通信的一个或多个通信接口。直接通信可以经由使用一个或多个行业标准(包括后代和变体)中描述的通信协议或标准发生，该一个或多个行业标准例如与pcie规范相关联。网络通信可以经由使用通信协议或标准(例如，由ieee颁布的一个或多个标准中所描述的那些)来发生。例如，一个这样的以太网标准可以包括ieee 802.3。网络通信也可以根据一个或多个openflow规范发生，例如openflow交换机规范。通信接口的其他示例包括例如本地有线点对点链接(例如，usb)接口、无线局域网(例如，wifi)接口、无线点对点链接(例如，蓝牙)接口、全球定位系统接口和/或其他接口。
[0068]
计算系统还包括非易失性存储装置1004，该非易失性存储装置可以是该系统的大容量存储组件。非易失性存储装置1004可以类似于上述图2的存储器设备200或与其相同。非易失性存储装置1004包括一个或多个非易失性存储器(存储)阵列。非易失性存储装置1004可以包括固态驱动器(ssd)、双列直插式存储器模块(dimm)或其他非易失性存储装置。非易失性存储装置1004可以包括具有3维(3d)交叉点存储器结构的可字节或块寻址类型的非易失性存储器，该3d交叉点存储器结构包括硫属化物相变材料(例如，硫属化物玻璃)，以下称为“3d交叉点存储器”。非易失性类型的存储器还可以包括其他类型的可字节或块寻址的非易失性存储器，例如但不限于多阈值级nand闪存(例如，3d nand闪存)、nor闪存、单级或多级相变存储器(pcm)、电阻式存储器、纳米线存储器、铁电晶体管随机存取存储器(fetram)、采用忆阻器技术的磁阻式随机存取存储器(mram)、自旋转移扭矩mram(stt
‑
mram)或上述存储器中的任何存储器的组合。在一个示例中，非易失性存储装置1004可以包括由一个或多个ssd组成的大容量存储装置。ssd可以由实现如上所述的采样和保持温度计方案的闪存芯片组成。
[0069]
上文讨论了温度计采样和保持方案以及实现技术。在一个示例中，在后台启用低功率振荡器来计数时间。温度计被定期启用，以对温度进行采样(感测)并锁存。这样，在需要时，温度总是准备好的。例如，nand控制器可以在阵列操作开始时获取温度，以进行温度补偿。nand控制器也可以获取温度，并在一收到温度读出命令时就将温度发送至系统。通过这个方案可以实现接近零的温度计延迟。
[0070]
温度计采样和保持方案以及技术的示例如下。在一个示例中，非易失性存储器设备包括：非易失性存储器阵列；热传感器，其用于检测非易失性存储器设备的温度；以及电路，该电路用于：以定期的时间间隔对非易失性存储器设备的温度进行采样，存储采样的温度，以及响应于接收到命令而输出所存储的温度。在一个示例中，电路用于以定期的时间间隔对温度进行采样和存储，而与接收到命令无关。在一个示例中，电路用于在接收到命令之前对温度进行采样和存储，并输出所存储的温度，而无需对温度进行重新采样。在一个示例中，该命令包括编程、读取、擦除、读取状态或获取特征命令。在一个示例中，用于对温度进行采样的电路包括用于生成时钟信号的振荡器，其中，要对温度进行采样的定期的时间间隔是基于时钟信号的。在一个示例中，用于对温度进行采样的电路还包括：分频器，其用于接收时钟信号并输出信号以接通温度计电路。在一个示例中，用于对温度进行采样的电路还包括：脉冲发生器，其用于接收分频器的输出并生成脉冲来触发对温度的采样。在一个示例中，用于存储采样的温度的电路包括锁存器。在一个示例中，非易失性存储器阵列包括三维(3d)nand阵列，并且热传感器包括3d nand管芯上的管芯上热传感器。在一个示例中，对温度进行采样的定期的时间间隔是基于存储在一个或多个寄存器中的值的。
[0071]
在一个示例中，三维(3d)nand管芯包括：3d nand存储器阵列；热传感器，其用于检测3d nand管芯的温度；以及电路，该电路用于：以定期的时间间隔对3d nand管芯的温度进行采样，存储采样的温度，以及响应于接收到命令而输出所存储的温度。在一个示例中，该系统包括处理器以及根据上述示例的非易失性存储器设备。
[0072]
本发明的实施例可以包括如上所述的各种过程。这些过程可以体现在机器可执行的指令中。这些指令可用于使通用或专用处理器执行某些过程。替代地，这些过程可以由特定/定制硬件组件或者由编程的计算机组件和定制硬件组件的任何组合执行，这些特定/定制硬件组件包含用于执行这些过程的硬接线逻辑电路或可编程逻辑电路(例如，fpga、pld)。
[0073]
本发明的元件也可以作为机器可读介质提供，用于存储机器可执行指令。机器可读介质可以包括但不限于软盘、光盘、cd
‑
rom和磁光盘、flash存储器、rom、ram、eprom、eeprom、磁卡或光卡、传播介质或其他类型的适合存储电子指令的介质/机器可读介质。例如，本发明可以作为计算机程序下载，该程序可以经由通信链路(例如，调制解调器或网络连接)以载波或其他传播介质中包含的数据信号的方式从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。
[0074]
本文所示的流程图提供了各种过程行动的顺序的示例。流程图可以指示由软件或固件例程执行的操作以及物理操作。在一个示例中，流程图可以示出有限状态机(fsm)的状态，该有限状态机可以用硬件、软件或组合来实现。虽然以特定的顺序或次序示出，但除非另有规定，否则动作的顺序可以修改。因此，所示的实施例应仅被理解为一个示例，该过程可以以不同的顺序执行，并且一些动作可以并行执行。此外，在各个示例中可以省略一个或多个动作；因此，并非每个实施例中都需要所有动作。其他流程也是可能的。
[0075]
在本文描述的各种操作或功能的范围内，它们可以被描述或定义为软件代码、指令、配置、数据或组合。该内容可以是直接可执行的(“对象”或“可执行”形式)、源代码或差异代码(“增量”或“补丁”代码)。本文所述实施例的软件内容可以经由具有存储在其上的内容的制造品来提供，或经由操作通信接口以经由通信接口发送数据的方法来提供。机器可
读存储介质可以使机器执行所述的功能或操作，并包括以机器(例如，计算设备、电子系统等)可访问的形式存储信息的任何机制，例如可记录/不可记录介质(例如，只读存储器(rom)、随机存取存储器(ram)、磁盘存储介质、光学存储介质、闪存设备等)。通信接口包括与硬接线、无线、光学等介质中的任何一种进行接口的任何机制，以便与另一设备进行通信，例如存储器总线接口、处理器总线接口、互联网连接、磁盘控制器等。可以通过提供配置参数或发送信号或两者来对通信接口进行配置，以准备通信接口提供描述软件内容的数据信号。可以经由向通信接口发送一个或多个命令或信号来访问通信接口。
[0076]
本文描述的各种组件可以是用于执行所描述的操作或功能的装置。本文描述的每个组件包括软件、硬件或这些项的组合。这些组件可以实现为软件模块、硬件模块、专用硬件(例如，特定应用硬件、特定应用集成电路(asic)、数字信号处理器(dsp)等)、嵌入式控制器、硬接线电路等。
[0077]
除了本文所描述的，在不偏离本发明的范围的情况下，可以对所公开的本发明的实施例和实现方式进行各种修改。因此，本文的图示和示例应以说明性而非限制性的意义来解释。本发明的范围应仅通过参考所附权利要求来衡量。