线性稳压器电路的制作方法

技术特征：
1.一种线性稳压器电路，其特征在于，其包括运算放大器、驱动pmos管、第零分压电阻、第一分压电阻、开关pmos管、第一电流源、第二电流源；所述驱动pmos管，其源端接输入电压,其漏端经串联的第零分压电阻、第一分压电阻接地，其漏端并作为线性稳压器电路的输出电压输出端；所述开关pmos管，其源端、漏端分别接所述运算放大器的输出端及驱动pmos管的栅端，其栅端接地；所述运算放大器，其输入负端接参考电压，其输入正端接第零分压电阻同第一分压电阻的串接点；所述第一电流源，接在所述运算放大器的输出端同输入电压之间；所述第二电流源，接在所述驱动pmos管的栅端同地之间；第一电流源、第二电流源的电流相等。2.根据权利要求1所述的线性稳压器电路，其特征在于，线性稳压器电路还包括环路补偿电阻和环路补偿电容；环路补偿电阻和环路补偿电容串接在驱动pmos管的栅漏之间。3.根据权利要求2所述的线性稳压器电路，其特征在于，环路补偿电阻为100kω～200kω；环路补偿电容为1ρf～10ρf。4.根据权利要求1所述的线性稳压器电路，其特征在于，所述参考电压由带隙基准电路提供。5.根据权利要求1所述的线性稳压器电路，其特征在于，所述驱动pmos管的漏端同地之间连接有负载电容。6.根据权利要求1所述的线性稳压器电路，其特征在于，所述运算放大器、第一电流源及第二电流源组成一运放电路；所述运放电路包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管及第六nmos管；第一pmos管的栅端及漏端同第二pmos管的栅端短接；第一pmos管的漏端接第一nmos管的漏端；第二pmos管的漏端接第二nmos管的漏端，并作为所述运算放大器的输出端；第一nmos管及第二nmos管的源端均同第六nmos管的漏端短接；第一nmos管的栅端作为所述运算放大器的输入正端；第二nmos管的栅端作为所述运算放大器的输入负端；第三pmos管的栅端及漏端同第四pmos管的栅端短接；第三pmos管的漏端接第四nmos管的漏端；第四pmos管的漏端作为所述第一电流源的输出端，接所述运算放大器的输出端；第一pmos管、第二pmos管、第三pmos管及第四pmos管的源端均接输入电压；第三nmos管的栅端、漏端同第四nmos管、第五nmos管及第六nmos管的栅端短接，用于接参考电流；第五nmos管的漏端，作为所述第二电流源的输入端，接所述驱动pmos管的栅端；第三nmos管、第四nmos管、第五nmos管及第六nmos管的源端接地。
7.根据权利要求1所述的线性稳压器电路，其特征在于，所述开关pmos管，其源端接所述运算放大器的输出端，其漏端接驱动pmos管的栅端。

技术总结
本发明公开了一种线性稳压器电路，增加相等的第一电流源、第二电流源以及一开关PMOS管，运算放大器的输出为开关PMOS管提供栅源电压，第一电流源、第二电流源使开关PMOS管流过恒定电流，在输入电压较低并且线性稳压器电路重负载时，由于驱动PMOS管流过大电流，其栅极电压降低，开关PMOS管导通，运算放大器的输出端被抬高到开关PMOS管的栅源电压，同时驱动PMOS管的栅极电压也不受运算放大器的输出的限制，从而在低输入电压下使运算放大器的输出不受驱动PMOS管栅电压的影响，在低输入电压并且重负载的情形下线性稳压器电路的仍能输出稳定的输出电压。稳定的输出电压。稳定的输出电压。


技术研发人员：周宁
受保护的技术使用者：普冉半导体（上海）股份有限公司
技术研发日：2021.08.30
技术公布日：2021/12/3