阵列基板、显示面板的制作方法

1.本公开涉及显示技术领域，尤其涉及一种阵列基板和显示面板。


背景技术：

2.随着ar(augmented reality)/vr(virtual reality)产品的普及，人们对于高ppi(pixels per inch，像素密度)高开口率显示器的需求越来越多。开口率指除去每一个次像素的配线部、晶体管部(通常采用黑色矩阵隐藏)后的光线通过部分的面积和每一个次像素整体的面积之间的比例。开口率越高，光线通过的效率越高。现有技术中，显示器开口率还有待进一步提高。
3.所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

4.本公开的目的在于提供一种阵列基板和显示面板，以提高显示面板的光线透光率和开口率。
5.为实现上述实用新型目的，本公开采用如下技术方案：
6.根据本公开的第一个方面，提供一种阵列基板，包括：
7.衬底基板，
8.薄膜晶体管组，设于所述衬底基板的一侧，所述薄膜晶体管组包括至少两个薄膜晶体管，所述薄膜晶体管沿垂直于所述衬底基板方向上层叠设置。
9.在本公开的一种示例性实施例中，所述薄膜晶体管组包括：
10.第一薄膜晶体管，设于所述衬底基板的一侧；
11.第二薄膜晶体管，设于所述第一薄膜晶体管远离所述衬底基板的一侧。
12.在本公开的一种示例性实施例中，所述第一薄膜晶体管包括：
13.第一栅极层，设于所述衬底基板的一侧，所述第一栅极层包括第一栅极；
14.第一栅极绝缘层，设于所述第一栅极层远离所述衬底基板的一侧，所述第一栅极绝缘层覆盖所述第一栅极层的表面；
15.第一有源层，设于所述第一栅极绝缘层远离所述衬底基板的一侧；
16.第一源漏极层，包括覆盖所述第一有源层一端的第一极和覆盖所述第一有源层另一端的第二极。
17.在本公开的一种示例性实施例中，所述第二薄膜晶体管包括：
18.第二栅极层，设于所述第一薄膜晶体管远离所述衬底基板的一侧，所述第二栅极层包括第二栅极；
19.第二栅极绝缘层，设于所述第二栅极层远离所述衬底基板的一侧，所述第二栅极绝缘层覆盖所述第二栅极层的表面；
20.第二有源层，设于所述第二栅极绝缘层远离所述衬底基板的一侧；
21.第二源漏极层，包括覆盖所述第二有源层一端的第三极和覆盖所述第二有源层另一端的第四极，所述第三极和所述第一极在所述衬底基板上的正投影至少部分重叠，所述第四极和所述第二极在所述衬底基板上的正投影至少部分重叠且所述第二极在所述衬底基板上的正投影至少部分位于所述第二薄膜晶体管在所述衬底基板上的正投影之外。
22.在本公开的一种示例性实施例中，所述第一薄膜晶体管包括：
23.遮光层，设于所述衬底基板的一侧；
24.第一有源层，设于所述遮光层远离所述衬底基板的一侧；
25.第一栅极绝缘层，设于所述第一有源层远离所述衬底基板的一侧；
26.第一栅极层，设于所述第一栅极绝缘层远离所述衬底基板的一侧，所述第一栅极层包括第一栅极；
27.第一层间绝缘层，设于所述第一栅极层远离所述衬底基板一侧，所述第一层间绝缘层覆盖所述第一栅极层远离所述衬底基板的表面且所述第一层间绝缘层覆盖所述第一栅极层和所述第一栅极绝缘层的侧表面；
28.第一源漏极层，包括第一极和第二极，所述第一极覆盖所述第一层间绝缘层远离所述衬底基板的部分表面并穿过所述第一层间绝缘层与所述第一有源层的一端连接，所述第二极覆盖所述第一层间绝缘层远离所述衬底基板的部分表面并穿过所述第一层间绝缘层与所述第一有源层的另一端连接。
29.在本公开的一种示例性实施例中，所述第二薄膜晶体管包括：
30.第二有源层，设于所述第一薄膜晶体管远离所述衬底基板的一侧；
31.第二栅极绝缘层，设于所述第二有源层远离所述衬底基板的一侧；
32.第二栅极层，设于所述第二栅极绝缘层远离所述衬底基板的一侧，所述第二栅极层包括第二栅极；
33.第二层间绝缘层，设于所述第二栅极层远离所述衬底基板一侧，所述第二层间绝缘层覆盖所述第二栅极层远离所述衬底基板的表面且所述第二层间绝缘层覆盖所述第二栅极层和所述第二栅极绝缘层的侧表面；
34.第二源漏极层，包括第三极和第四极，所述第三极覆盖所述第二层间绝缘层远离所述衬底基板的部分表面并穿过所述第二层间绝缘层与所述第二有源层的一端连接，所述第四极覆盖所述第二层间绝缘层远离所述衬底基板的部分表面并穿过所述第二层间绝缘层与所述第二有源层的另一端连接，所述第三极和所述第一极在所述衬底基板上的投影至少部分重叠且所述第二极在所述衬底基板上的正投影至少部分位于所述第二薄膜晶体管在所述衬底基板上的正投影之外。
35.在本公开的一种示例性实施例中，所述薄膜晶体管组还包括：
36.第一钝化层，设于所述第一薄膜晶体管和所述第二薄膜晶体管之间且所述第一钝化层设于所述第一源漏极层远离所述衬底基板的一侧；
37.第一平坦化层，设于所述第一钝化层远离所述衬底基板的一侧。
38.在本公开的一种示例性实施例中，所述薄膜晶体管组还包括：
39.第二钝化层，设于所述第二源漏极层远离所述衬底基板的一侧；
40.第二平坦化层，设于所述第二钝化层远离所述衬底基板的一侧。
41.在本公开的一种示例性实施例中，所述阵列基板还包括：
42.第一扫描线，与所述第一栅极层同层设置，且与所述第一栅极连接；
43.第二扫描线，与所述第二栅极层同层设置，且与所述第二栅极连接；
44.第一数据线，与所述第一源漏极层同层设置，且与所述第二极连接；
45.第二数据线，与所述第二源漏极层同层设置，且与所述第三极或第四极连接。
46.在本公开的一种示例性实施例中，所述第一扫描线和所述第二扫描线在所述衬底基板上的正投影至少部分重叠，所述第一数据线和所述第二数据线在所述衬底基板上的正投影至少部分重叠。
47.在本公开的一种示例性实施例中，所述第一扫描线、所述第二扫描线、所述第一数据线或所述第二数据线为透明金属线。
48.在本公开的一种示例性实施例中，所述第一有源层包括第一子段和第二子段，所述第一子段和所述第二子段具有第一夹角，所述第一子段与所述第一极连接，所述第二子段与所述第二极连接。
49.在本公开的一种示例性实施例中，所述第二有源层包括第三子段和第四子段，所述第三子段和所述第四子段具有第二夹角，所述第三子段与所述第三极连接，所述第四子段与所述第四极连接，所述第二有源层和所述第一有源层在所述衬底基板上的正投影至少部分重叠。
50.在本公开的一种示例性实施例中，所述第一有源层和所述第二有源层的材料包括igzo。
51.根据本公开的第二个方面，提供一种显示面板，包括：
52.第一方面所述阵列基板；
53.多个像素电极，设于所述薄膜晶体管组背离所述衬底基板的一侧，且每个所述像素电极与一所述薄膜晶体管连接；
54.液晶层，设于所述像素电极远离所述衬底基板的一侧；
55.彩膜基板，设于所述液晶层远离所述衬底基板的一侧。
56.根据本公开的第三个方面，提供一种显示面板，包括：
57.第一方面所述阵列基板：
58.发光器件层，设于薄膜晶体管组背离所述衬底基板的一侧；所述发光器件层包括多个发光器件，每个所述发光器件与一所述薄膜晶体管连接。
59.根据本公开的第四个方面，提供一种阵列基板的制造方法，包括：
60.提供衬底基板；
61.在所述衬底基板一侧形成薄膜晶体管组，所述薄膜晶体管组包括至少两个薄膜晶体管，所述薄膜晶体管沿垂直于所述衬底基板方向上层叠设置。
62.在本公开的一种示例性实施例中，在所述衬底基板一侧形成薄膜晶体管组包括：
63.在所述衬底基板的一侧形成第一薄膜晶体管；
64.在所述第一薄膜晶体管背离所述衬底基板的一侧形成第二薄膜晶体管。
65.在本公开的一种示例性实施例中，在所述衬底基板的一侧形成第一薄膜晶体管包括：
66.在所述衬底基板的一侧形成第一栅极层，所述第一栅极层包括第一栅极；
67.在所述第一栅极层远离所述衬底基板的一侧形成第一栅极绝缘层，所述第一栅极
绝缘层覆盖所述第一栅极层的表面；
68.在所述第一栅极绝缘层远离所述衬底基板的一侧形成第一有源层；
69.在所述第一有源层远离所述衬底基板的一侧形成第一源漏极层，所述第一源漏极层包括覆盖所述第一有源层一端的第一极和覆盖所述第一有源层另一端的第二极。
70.在本公开的一种示例性实施例中，在所述第一薄膜晶体管背离所述衬底基板的一侧形成第二薄膜晶体管包括：
71.在所述第一薄膜晶体管远离所述衬底基板的一侧形成第二栅极层，所述第二栅极层包括第二栅极；
72.在所述第二栅极层远离所述衬底基板的一侧形成第二栅极绝缘层，所述第二栅极绝缘层覆盖所述第二栅极层的表面；
73.在所述第二栅极绝缘层远离所述衬底基板的一侧形成第二有源层；
74.在所述第二有源层远离所述衬底基板的一侧形成第二源漏极层，所述第二源漏极层包括覆盖所述第二有源层一端的第三极和覆盖所述第二有源层另一端的第四极，所述第三极和所述第一极在所述衬底基板上的正投影至少部分重叠，所述第四极和所述第二极在所述衬底基板上的正投影至少部分重叠且所述第二极在所述衬底基板上的正投影至少部分位于所述第二薄膜晶体管在所述衬底基板上的正投影之外。
75.本公开提供的阵列基板，包括薄膜晶体管组，薄膜晶体管组包括至少两个薄膜晶体管，且该薄膜晶体管沿垂直于衬底基板方向上层叠设置，即多个薄膜晶体管在衬底基板上的正投影至少部分重叠。本公开中，将薄膜晶体管层叠设计，减小了薄膜晶体管在平面上的占用面积，从而有助于提升光线透过率和开口率。本公开提供的阵列基板，可用于液晶显示器和有机电致发光显示器等。薄膜晶体管组中层叠设置的每一个薄膜晶体管分别驱动一个液晶像素点或发光器件。相比相关技术中同层设置，本公开提供的阵列基板光线透光率和开口率更高。
附图说明
76.通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
77.图1是本公开示例性实施例中阵列基板结构示意图；
78.图2是本公开另一示例性实施例中阵列基板结构示意图；
79.图3是本公开示例性实施例中第一有源层平面结构示意图；
80.图4是本公开示例性实施例中第一有源层和第二有源层层叠平面结构示意图；
81.图5是本公开示例性实施例中第一有源层、第一扫描线和第一数据线结构示意图；
82.图6是本公开示例性实施例中第一有源层、第一扫描线、第一数据线、第二有源层、第二扫描线和第二数据线层叠结构示意图；
83.图7是本公开另一示例性实施例中第一有源层、第一扫描线、第一数据线、第二有源层、第二扫描线和第二数据线层叠结构示意图；
84.图8是本公开示例性实施例中显示面板结构示意图；
85.图9是本公开另一示例性实施例中显示面板结构示意图；
86.图10是本公开示例性实施例中显示面板形成像素电极的平面结构示意图；
87.图11是本公开另一示例性实施例中显示面板形成像素电极的平面结构示意图；
88.图12是本公开又一示例性实施例中显示面板结构示意图；
89.图13是本公开另一示例性实施例中显示面板结构示意图；
90.图14是本公开示例性实施例中阵列基板制作方法流程示意图。
91.图中主要元件附图标记说明如下：
[0092]1‑
衬底基板；2
‑
薄膜晶体管组；100
‑
第一栅极层；200
‑
第一栅极绝缘层；300
‑
第一有源层；310
‑
第一子段；320
‑
第二子段；410
‑
第一极；420
‑ꢀ
第二极；500
‑
第二栅极层；600
‑
第二栅极绝缘层；700
‑
第二有源层；710
‑ꢀ
第三子段；720
‑
第四子段；810
‑
第三极；820
‑
第四极；900
‑
遮光层；10
‑
第一钝化层；20
‑
第一平坦化层；30
‑
第二钝化层；40
‑
第二平坦化层；50
‑
第一扫描线；60
‑
第二扫描线；70
‑
第一数据线；80
‑
第二数据线；3
‑
像素电极； 4
‑
液晶层；5
‑
彩膜基板；6
‑
发光器件。
具体实施方式
[0093]
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
[0094]
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
[0095]
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
[0096]
当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
[0097]
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第二”和“第二”等仅作为标记使用，不是对其对象的数量限制。
[0098]
液晶显示器(lcd)和有机电致发光显示器(oled)是目前常用的显示器。相关技术中，液晶显示器和有机电致发光显示器均包含阵列基板，阵列基板包括多层驱动电路层，每个驱动电路层中包含多个驱动电路，每个驱动电路都对应驱动一个液晶像素点或一个发光器件。每个驱动电路中都包含驱动晶体管，用于驱动液晶像素点或发光器件。相关技术中，不同像素点或发光器件对应的驱动电路中的驱动晶体管均是同层设计，平面占用面积较大，光线阻挡率高，不利于开口率的提升。
[0099]
如图1和图2所示，本公开实施方式中提供一种阵列基板，包括衬底基板1和薄膜晶体管组2，薄膜晶体管组2设于衬底基板1的一侧，薄膜晶体管组2包括至少两个薄膜晶体管，
薄膜晶体管沿垂直于衬底基板1方向上层叠设置。
[0100]
本公开提供的阵列基板，包括薄膜晶体管组2，薄膜晶体管组2包括至少两个薄膜晶体管，且该薄膜晶体管沿垂直于衬底基板1方向上层叠设置，即多个薄膜晶体管在衬底基板1上的正投影至少部分重叠。本公开中，将薄膜晶体管层叠设计，减小了薄膜晶体管在平面上的占用面积，从而有助于提升光线透过率和开口率。
[0101]
本公开提供的阵列基板，可用于液晶显示器和有机电致发光显示器等。薄膜晶体管组2中层叠设置的每一个薄膜晶体管分别驱动不同的液晶像素点或发光器件。相比相关技术中同层设置，本公开提供的阵列基板光线透光率和开口率更高。
[0102]
下面结合附图对本公开实施方式提供的阵列基板的各部件进行详细说明：
[0103]
如图1和图2所示，阵列基板包括衬底基板1和薄膜晶体管组2。衬底基板1可以为无机材料的衬底基板1，也可以为有机材料的衬底基板1。举例而言，在本公开的一种实施方式中，衬底基板1的材料可以为钠钙玻璃(soda
‑
lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板1的材料可以为聚甲基丙烯酸甲酯(polymethyl methacrylate，pmma)、聚乙烯醇 (polyvinyl alcohol，pva)、聚乙烯基苯酚(polyvinyl phenol，pvp)、聚醚砜(polyether sulfone，pes)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(polycarbonate，pc)、聚对苯二甲酸乙二酯(polyethylene terephthalate，pet)、聚萘二甲酸乙二酯(polyethylene naphthalate，pen)或其组合。衬底基板1 也可以为柔性衬底基板1，举例而言，在本公开的一种实施方式中，衬底基板1的材料可以为聚酰亚胺(polyimide，pi)。衬底基板1还可以为多层材料的复合，举例而言，在本公开的一种实施方式中，衬底基板1可以包括依次层叠设置的底膜层(bottom film)、压敏胶层、第一聚酰亚胺层和第二聚酰亚胺层。
[0104]
薄膜晶体管组2设于衬底基板1的一侧，薄膜晶体管组2包括至少两个薄膜晶体管，薄膜晶体管沿垂直于衬底基板1方向上层叠设置。薄膜晶体管组2所包含的薄膜晶体管的数量不受限制，优选地，薄膜晶体管组2 包含两个薄膜晶体管，以在提升显示面板开口率的同时，不增大显示面板的厚度。薄膜晶体管组2用于驱动lcd显示面板的像素点或oled显示面板的发光器件6。薄膜晶体管组2中层叠设置的薄膜晶体管为驱动晶体管，每一个驱动晶体管可驱动不同的像素点或发光器件。举例而言，当薄膜晶体管组2中包含层叠设置的两个薄膜晶体管时，两个薄膜晶体管可以驱动相邻两个像素点或发光器件。
[0105]
在本公开一些示例性实施例中，薄膜晶体管组2包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管设于衬底基板1的一侧；第二薄膜晶体管设于第一薄膜晶体管远离衬底基板1的一侧。第二薄膜晶体管和第一薄膜晶体管在衬底基板1上的正投影至少部分重叠。第一薄膜晶体管和第二薄膜晶体管为阵列基板驱动电路中的驱动晶体管。第一薄膜晶体管用于驱动一个像素点或发光器件，第二薄膜晶体管用于驱动另一个像素点或发光器件。第一薄膜晶体管和第二薄膜晶体管可以为底栅结构，也可以为顶栅结构。
[0106]
如图1所示，在本公开一实施例中，第一薄膜晶体管和第二薄膜晶体管为底栅结构。第一薄膜晶体管包括第一栅极层100、第一栅极绝缘层200、第一有源层300和第一源漏极层。其中，第一栅极层100设于衬底基板1 的一侧，第一栅极层100包括第一栅极。第一栅极可采用铝、铜或钼等金属材料。第一栅极绝缘层200设于第一栅极层100远离衬底基板1的一侧，第一栅极绝缘层200覆盖第一栅极层100的表面。第一栅极绝缘层200可采用氮化硅、
氧化硅、氧化铝等单膜层或由其组合形成的多膜层。第一有源层300设于第一栅极绝缘层200远离衬底基板1的一侧。第一有源层300 可采用igzo(铟镓锌氧化物)。第一源漏极层，包括覆盖第一有源层300 一端的第一极410和覆盖第一有源层300另一端的第二极420。第一极410 和第二极420即为源极和漏极。
[0107]
第二薄膜晶体管包括第二栅极层500、第二栅极绝缘层600、第二有源层700和第二源漏极层。其中，第二栅极层500设于第一薄膜晶体管远离衬底基板1的一侧，第二栅极层500包括第二栅极。第二栅极可采用铝、铜或钼等金属材料。第二栅极绝缘层600设于第二栅极层500远离衬底基板1的一侧，第二栅极绝缘层600覆盖第二栅极层500的表面。第二栅极绝缘层600可采用氮化硅、氧化硅、氧化铝等单膜层或由其组合形成的多膜层。第二有源层700设于第二栅极绝缘层600远离衬底基板1的一侧。第二有源层700可采用igzo(铟镓锌氧化物)。第二源漏极层包括覆盖第二有源层700一端的第三极810和覆盖第二有源层700另一端的第四极 820。第三极810和第四极820即为源极和漏极。其中，第三极810可以为源极或漏极，相应地，第四极820可以为漏极或源极。第三极810和第一极410位置相对，第四极820和第二极420位置相对。第三极810和第一极410在衬底基板1上的正投影至少部分重叠，第四极820和第二极420 在衬底基板1上的正投影至少部分重叠且第二极420在衬底基板1上的正投影至少部分位于第二薄膜晶体管在衬底基板1上的正投影之外。第一薄膜晶体管的第二极420即漏极，用于连接lcd显示面板的像素电极或 oled显示面板中的阳极。在该结构中，第二极420在衬底基板1上的投影位于第二薄膜晶体管在衬底基板1上的正投影之外，以使第二极420在连接lcd显示面板的像素电极或oled显示面板的阳极时不受阻挡。
[0108]
如图2所示，在本公开另一实施例中，第一薄膜晶体管和第二薄膜晶体管为顶栅结构。第一薄膜晶体管包括遮光层900、第一有源层300、第一栅极绝缘层200、第一栅极层100、第一层间绝缘层1000和第一源漏极层。遮光层900设于衬底基板1的一侧。遮光层900可采用黑色有机物或高反射低透光金属或合金。第一有源层300设于遮光层900远离衬底基板1的一侧。第一有源层300可采用igzo(铟镓锌氧化物)。第一栅极绝缘层200设于第一有源层300远离衬底基板1的一侧。第一栅极绝缘层200 可采用氮化硅、氧化硅、氧化铝等单膜层或由其组合形成的多膜层。第一栅极层100设于第一栅极绝缘层200远离衬底基板1的一侧，第一栅极层 100包括第一栅极。第一栅极可采用铝、铜或钼等金属材料。第一层间绝缘层1000设于第一栅极层100远离衬底基板1一侧，第一层间绝缘层1000 覆盖第一栅极层100远离衬底基板1的表面且第一层间绝缘层1000覆盖第一栅极层100和第一栅极绝缘层200的侧表面。第一层间绝缘层1000 可采用氮化硅、氧化硅、氧化铝等单膜层或由其组合形成的多膜层。第一源漏极层，包括第一极410和第二极420，第一极410和第二极420即为源极和漏极。第一极410覆盖第一层间绝缘层1000远离衬底基板1的部分表面并穿过第一层间绝缘层1000与第一有源层300的一端连接，第二极420覆盖第一层间绝缘层1000远离衬底基板1的部分表面并穿过第一层间绝缘层1000与第一有源层300的另一端连接。
[0109]
第二薄膜晶体管包括第二有源层700、第二栅极绝缘层600、第二栅极层500、第二层间绝缘层1100和第二源漏极层。其中，第二有源层700 设于第一薄膜晶体管远离衬底基板1的一侧。第二有源层700可采用igzo (铟镓锌氧化物)等材料。第二栅极绝缘层600设于第二有源层700远离衬底基板1的一侧。第二栅极绝缘层600可采用氮化硅、氧化硅、氧化铝等单膜层或由其组合形成的多膜层。第二栅极层500设于第二栅极绝缘层 600远离衬底基
板1的一侧，第二栅极层500包括第二栅极。第二栅极可采用铝、铜或钼等金属材料。第二层间绝缘层1100设于第二栅极层500 远离衬底基板1一侧，第二层间绝缘层1100覆盖第二栅极层500远离衬底基板1的表面且第二层间绝缘层1100覆盖第二栅极层500和第二栅极绝缘层600的侧表面。第二层间绝缘层1100可采用氮化硅、氧化硅、氧化铝等单膜层或由其组合形成的多膜层。第二源漏极层，包括第三极810 和第四极820，第三极810和第四极820即为源极和漏极。第三极810和第一极410位置相对，第四极820和第二极420位置相对。第三极810覆盖第二层间绝缘层1100远离衬底基板1的部分表面并穿过第二层间绝缘层1100与第二有源层700的一端连接，第四极820覆盖第二层间绝缘层1100远离衬底基板1的部分表面并穿过第二层间绝缘层1100与第二有源层700的另一端连接，第三极810和第一极410在衬底基板1上的正投影至少部分重叠且第二极420在衬底基板1上的正投影至少部分位于第二薄膜晶体管在衬底基板1上的正投影之外。第一薄膜晶体管的第二极420即漏极，用于连接lcd显示面板的像素电极3或oled显示面板中的阳极。在该结构中，第二极420在衬底基板1上的投影位于第二薄膜晶体管在衬底基板1上的正投影之外，以使第二极420在连接lcd显示面板的像素电极3或oled显示面板的阳极时不受阻挡。
[0110]
如图1和图2所示，薄膜晶体管组2还包括第一钝化层10和第一平坦化层20。第一钝化层10设于第一薄膜晶体管和第二薄膜晶体管之间且第一钝化层10设于第一源漏极层远离衬底基板1的一侧。第一钝化层10 可采用氧化硅、氮氧化硅等材料。第一平坦化层20设于第一钝化层10远离衬底基板1的一侧。第一平坦化层20可采用树脂材料。
[0111]
薄膜晶体管组2还包括第二钝化层30和第二平坦化层40。第二钝化层30设于第二源漏极层远离衬底基板1的一侧。第二钝化层30可采用氧化硅、氮氧化硅等材料。第二平坦化层40设于第二钝化层30远离衬底基板1的一侧。第二平坦化层40可采用树脂材料。
[0112]
如图3所示，第一有源层300包括第一子段310和第二子段320，第一子段310和第二子段320具有第一夹角，第一子段310与第一极410连接，第二子段320与第二极420连接。第一夹角的角度大于0
°
小于180
°
，具体数值本公开不做限定。优选地，第一夹角的角度为90
°
。
[0113]
如图4所示，第二有源层700包括第三子段710和第四子段720，第三子段710和第四子段720具有第二夹角，第三子段710与第三极810连接，第四子段720与第四极820连接。第二夹角的角度大于0
°
小于180
°
，具体数值本公开不做限定。优选地，第二夹角的角度为90
°
。第二有源层 700和第一有源层300在衬底基板1上的正投影至少部分重叠，具体重叠部分本公开不做限定。
[0114]
如图5和图6所示，阵列基板还包括第一扫描线50、第二扫描线60、第一数据线70和第二数据线80。其中，第一扫描线50与第一栅极层100 同层设置，且与第一栅极连接；第二扫描线60与第二栅极层500同层设置，且与第二栅极连接；第一数据线70与第一源漏极层同层设置，且与第一极410连接；第二数据线80与第二源漏极层同层设置，且与第三极 810或第四极820连接。
[0115]
如图6和图7所示，在本公开一实施例中，第一扫描线50和第二扫描线60在衬底基板1上的正投影至少部分重叠；第一数据线70和第二数据线80在衬底基板1上的正投影至少部分重叠。在该结构中，第一扫描线50和第二扫描线60分别设置在不同层，第一数据线70和第二数据线 80分别设置在不同层，且使得第一扫描线50和第二扫描线60在衬底基板 1上的正投影至少部分重叠；第一数据线70和第二数据线80在衬底基板 1上的正投影至少部分
重叠，该结构有助于减少走线在平面上所占面积，提高显示面板的开口率。优选地，第一扫描线50、第二扫描线60、第一数据线70和第二数据线80可采用透明金属走线。
[0116]
在图6、图7所示的连接方式中，由于第二有源层和第一有源层的层叠方式不同，因此，第一扫描线50、第二扫描线60、第一数据线70和第二数据线80在位置分布上略有差异。在实际应用中，当采用该阵列基板制作显示面板时，形成显示面板的结构也有所差异，举例而言，形成的显示面板结构可如图10和图11所示。
[0117]
如图8至图11所示，本公开还提供一种显示面板，包括上述的阵列基板。
[0118]
在本公开一实施例中，显示面板包括上述阵列基板，以及像素电极3、液晶层4和彩膜基板5。其中，像素电极3数量为多个，设于薄膜晶体管组2背离衬底基板1的一侧，且每个像素电极3与一薄膜晶体管连接。举例而言，像素电极3的个数为两个，其中一个像素电极3与第二极420连接，另一个像素电极3与第三极810或第四极820连接。由此，薄膜晶体管组2中的不同薄膜晶体管即可驱动不同的像素点。液晶层4设于像素电极3远离衬底基板1的一侧。彩膜基板5设于液晶层4远离衬底基板1的一侧。由于该显示面板具有上述阵列基板实施方式所描述的任意一种阵列基板，具体地，图8为包含底栅结构薄膜晶体管的显示面板，图9为包含顶栅结构薄膜晶体管的显示面板。该显示面板具有与阵列基板相同的有益效果，本公开在此不再赘述。
[0119]
在图10、图11所示的显示面板的平面结构中，由于第二有源层和第一有源层的层叠方式不同，因此，形成的显示面板结构也略有差异。在此需说明的是，图10和图11所示的显示面板，其开口率均可得到提升。
[0120]
如图12和13所示，在本公开另一实施例中，显示面板包括上述阵列基板，以及发光器件层。其中，发光器件层设于薄膜晶体管组2背离衬底基板1的一侧；发光器件层包括多个发光器件6，每个发光器件6与一薄膜晶体管连接。由此，薄膜晶体管组2中的不同薄膜晶体管即可驱动不同的发光器件6。发光器件6可包括阳极、空穴注入层、空穴传输层、发光层、电子传输层、电子注入层和阴极等。
[0121]
本公开提供的阵列基板，可用于液晶显示器和有机电致发光显示器等。薄膜晶体管组2中层叠设置的每一个薄膜晶体管分别驱动一个液晶像素点或发光器件。相比相关技术中同层设置，本公开提供的阵列基板光线透光率和开口率更高。举例而言，以玻璃基板形成的1500ppi显示器为例，该本公开提供的阵列基板，使得开口率可以实现20％以上的提升。
[0122]
如图14所示，本公开还提供一种阵列基板的制作方法，该方法包括：
[0123]
步骤s10，提供衬底基板1；
[0124]
步骤s20，在衬底基板1一侧形成薄膜晶体管组2，薄膜晶体管组2 包括至少两个薄膜晶体管，薄膜晶体管沿垂直于衬底基板1方向上层叠设置。
[0125]
该方法中，在衬底基板1一侧形成薄膜晶体管组2包括：
[0126]
步骤s100，在衬底基板1的一侧形成第一薄膜晶体管；
[0127]
步骤s200，在第一薄膜晶体管背离衬底基板1的一侧形成第二薄膜晶体管。
[0128]
第一薄膜晶体管和第二薄膜晶体管的结构可以为上述实施方式中的任一一种结构。即第一薄膜晶体管和第二薄膜晶体管可以为底栅结构，也可以为顶栅结构。
[0129]
在本公开一些实施例中，当第一薄膜晶体管和第二薄膜晶体管为底栅结构时，步
骤在衬底基板1的一侧形成第一薄膜晶体管包括：
[0130]
步骤s110，在衬底基板1的一侧形成第一栅极层100；
[0131]
步骤s120，在第一栅极层100远离衬底基板1的一侧形成第一栅极绝缘层200，第一栅极绝缘层200覆盖第一栅极层100的表面；
[0132]
步骤s130，在第一栅极绝缘层200远离衬底基板1的一侧形成第一有源层300；
[0133]
步骤s140，在第一有源层300远离衬底基板的一侧形成第一源漏极层，第一源漏极层包括覆盖第一有源层300一端的第一极410和覆盖第一有源层300另一端的第二极420。
[0134]
步骤在第一薄膜晶体管背离衬底基板1的一侧形成第二薄膜晶体管包括：
[0135]
步骤s210，在第一薄膜晶体管远离衬底基板1的一侧形成第二栅极层 500，第二栅极层500包括第二栅极；
[0136]
步骤s220，在第二栅极层500远离衬底基板1的一侧形成第二栅极绝缘层600，第二栅极绝缘层600覆盖第二栅极层500的表面；
[0137]
步骤s230，在第二栅极绝缘层600远离衬底基板1的一侧形成第二有源层700；
[0138]
步骤s240，在第二有源层700远离衬底基板1的一侧形成第二源漏极层，第二源漏极层包括覆盖第二有源层700一端的第三极810和覆盖第二有源层700另一端的第四极820，第三极810和第一极410在衬底基板 1上的正投影至少部分重叠，第四极820和第二极420在衬底基板1上的正投影至少部分重叠且第二极420在衬底基板1上的正投影至少部分位于第二薄膜晶体管在衬底基板1上的正投影之外。
[0139]
当第一薄膜晶体管和第二薄膜晶体管为顶栅结构时，可采用与上述相似的方法和原理制备获得，本公开在此不详细赘述。
[0140]
本公开提供的阵列基板的制备方法，可以制备上述阵列基板实施方式所提供的任意一种阵列基板，该制备方法的原理、效果和细节，在上述阵列基板实施方式中进行了详细描述，或者可以根据上述阵列基板中的描述而合理地推导出来，本公开在此不再赘述。
[0141]
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
[0142]
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。