半导体器件及其制造方法与流程

1.本发明的实施例涉及半导体器件及其制造方法。


背景技术：

2.随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高的性能以及更低的成本的需求不断增长。为了满足这些需求，半导体工业继续按比例缩小半导体器件(诸如金属氧化物半导体场效应晶体管(mosfet)，包括平面mosfet和鳍式场效应晶体管(finfet))的尺寸。这种按比例缩小增大了半导体制造工艺的复杂性。


技术实现要素：

3.本发明的实施例提供了一种半导体器件，包括：衬底；第一鳍结构和第二鳍结构，设置在所述衬底上；第一栅极结构和第二栅极结构，分别设置在所述第一鳍结构和所述第二鳍结构上；第一源极/漏极(s/d)区域和第二源极/漏极区域，分别设置为与所述第一鳍结构和所述第二鳍结构上的所述第一栅极结构和所述第二栅极结构相邻；第一接触结构和第二接触结构，分别设置在所述第一源极/漏极区域和所述第二源极/漏极区域上；其中，所述第一接触结构包括设置在所述第一源极/漏极区域上的第一n型功函金属(nwfm)硅化物层和设置在所述第一n型功函金属硅化物层上的第一接触插塞，并且其中，所述第二接触结构包括设置在所述第二源极/漏极区域上的p型功函金属(pwfm)硅化物层、设置在所述p型功函金属硅化物层上的第二n型功函金属硅化物层以及设置在所述p型功函金属硅化物层上的第二接触插塞；以及偶极子层，设置在所述第一n型功函金属硅化物层和所述第一源极/漏极区域之间的界面处。
4.本发明的另一实施例提供了一种半导体器件，包括：第一栅结构和第二栅结构，分别设置在第一鳍结构和第二鳍结构上；n型源极/漏极(s/d)区域和p型源极/漏极区域，分别设置在所述第一鳍结构和所述第二鳍结构上；第一接触结构和第二接触结构，分别设置在所述n型源极/漏极区域和所述p型源极/漏极区域上；其中，所述第一接触结构包括设置在所述n型源极/漏极区域上的三元化合物层、设置在所述三元化合物层上的第一n型功函金属(nwfm)硅化物层以及设置在所述第一n型功函金属硅化物层上的第一接触插塞，并且其中，所述第二接触结构包括设置在所述p型源极/漏极区域上的p型功函金属(pwfm)硅化物层、设置在所述p型功函金属硅化物层上的第二n型功函金属硅化物层以及设置在所述p型功函金属硅化物层上的第二接触插塞；以及偶极子层，设置在所述三元化合物层和所述n型源极/漏极区域之间的界面处。
5.本发明的又一实施例提供了一种制造半导体器件的方法，包括：在衬底上形成第一鳍结构和第二鳍结构；在所述第一鳍结构和所述第二鳍结构上分别形成第一源极/漏极(s/d)区域和第二源极/漏极区域；在所述第一源极/漏极区域和所述第二源极/漏极区域上分别形成第一接触开口和第二接触开口；在所述第二源极/漏极区域上选择性地形成p型功函金属(pwfm)硅化物层；在所述p型功函金属硅化物层和所述第一源极/漏极区域上形成掺
杂的n型功函金属(nwfm)硅化物层；在所述掺杂的n型功函金属硅化物层和所述第一源极/漏极区域之间形成三元化合物层；以及在所述第一接触开口和所述第二接触开口内形成第一接触插塞和第二接触插塞。
附图说明
6.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。
7.图1示出了根据一些实施例的半导体器件的等距视图。
8.图2a至图2d、图3a至图3d、图4a至图4d和图5a至图5d示出了根据一些实施例的具有不同接触结构的半导体器件的截面图。
9.图2e至图2f和图3e示出了根据一些实施例的具有不同接触结构的半导体器件的器件特性。
10.图6是根据一些实施例的用于制造具有不同接触结构的半导体器件的方法的流程图。
11.图7a至图23d示出了根据一些实施例的具有不同接触结构的半导体器件在其制造工艺的各个阶段处的截面图。
12.现在将参考附图描述说明性实施例。在附图中，相似的附图标记通常表示相同、功能相似和/或结构相似的元件。
具体实施方式
13.以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文中使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本发明可以在各个示例中重复参考数字和/字母。该重复本身不指示讨论的各个实施例和/或配置之间的关系。
14.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
15.注意，说明书中对“一个实施例”、“实施例”、“示例实施例”、“示例性”等的引用指示所描述的实施例可以包括特定的部件、结构或特性，但不是每个实施例都包括特定的部件、结构或特性。而且，这样的短语不一定是指相同的实施例。此外，当结合实施例描述特定部件、结构或特性时，无论是否明确描述，结合其他实施例来实现这种部件、结构或特性在本领域技术人员的知识范围内。
16.应当理解，本文中的措词或术语是出于描述而非限制的目的，使得本说明书的术语或措辞将由相关领域的技术人员根据本文的教导进行解释。
17.在一些实施例中，术语“约”和“基本上”可以表示给定数量的值，该给定数量的值
在该值的5％内变化(例如，值的
±
1％、
±
2％、
±
3％、
±
4％、
±
5％)。这些值仅是示例，并不旨在进行限制。术语“约”和“基本上”可以指根据本文的教导由相关领域的技术人员解释的值的百分比。
18.可以通过任何合适的方法来图案化本文公开的鳍结构。例如，可以使用一个或多个光刻工艺来图案化鳍结构，光刻工艺包括双重图案化工艺或多重图案化工艺。双重图案化或多重图案化工艺可以将光刻和自对准工艺结合，允许创建例如节距小于使用单个直接光刻工艺可获得的节距的图案。例如，在衬底上方形成牺牲层并且使用光刻工艺图案化牺牲层。使用自对准工艺在图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用剩余的间隔件来图案化鳍结构。
19.本发明提供了具有fet(例如，finfet)的示例半导体器件，fet具有彼此不同的源极/漏极(s/d)接触结构，并且提供了在同一衬底上形成这样的fet的示例方法，其中s/d区域和s/d接触结构之间具有减小的接触电阻。示例方法在半导体器件的n型fet(nfet)和p型fet(pfet)的鳍结构上分别形成n型s/d区域和p型s/d区域的阵列。在一些实施例中，n型s/d区域上的s/d接触结构的硅化物层与s/d区域上的p型s/d接触结构的硅化物层不同。
20.s/d区域与s/d接触结构之间的接触电阻与s/d区域的材料与s/d接触结构的硅化物层之间的肖特基势垒高度(sbh)成正比。对于n型s/d区域，减小硅化物层的功函值与s/d区域的n型材料的导带能量之间的差可以减小n型s/d区域和s/d接触结构之间的sbh。相比之下，对于p型s/d区域，减小硅化物层的功函值与s/d区域的p型材料的价带能量之间的差可以减小p型s/d区域和s/d接触结构之间的sbh。在一些实施例中，由于nfet和pfet的s/d区域由相应的n型和p型材料形成，所以nfet和pfet的s/d接触结构由彼此不同的硅化物层形成以减小s/d接触结构与s/d区域的不同材料之间的接触电阻。
21.在一些实施例中，nfet s/d接触结构由n型功函金属(nwfm)硅化物层(例如，硅化钛)形成，相比于n型s/d区域的价带能量，nwfm硅化物层的功函值更接近n型s/d区域的导带能量。相比之下，pfet s/d接触结构由p型wfm(pwfm)硅化物层(例如，硅化镍或硅化钴)形成，相比于p型s/d区域的导带能量，pwfm硅化物层的功函值更接近p型s/d区域价带能量。nwfm硅化物层可以由n型s/d区域与设置在n型s/d区域上的nwfm层之间的硅化反应形成。pwfm硅化物层可以由p型s/d区域和设置在p型s/d区域上的pwfm层之间的硅化反应形成。
22.在一些实施例中，偶极子层可以形成在nfet的s/d区域和硅化物层之间的界面处，以进一步减小n型s/d区域和s/d接触结构之间的sbh。可以通过用电负性值低于硅化物层的金属的金属掺杂硅化物层来形成偶极子层。金属掺杂剂可以引起在金属掺杂剂与n型s/d区域的半导体元素之间形成偶极子。与具有类似硅化物层的nfet和pfet相比，nfet和pfet中的硅化物层的这种选择性形成可以将半导体器件的接触电阻减小约50％至约70％，并且因此提高半导体器件的性能。
23.图1示出了根据一些实施例的具有nfet 102n和pfet 102p的半导体器件100的等距视图。根据各个实施例，nfet 102n和pfet 102p可以具有不同的截面图，如图2a至图2d、图3a至图3d、图4a至图4d和图5a至图5d所示。图2a至图5a和图2c至图5c示出了沿着图1的线a
‑
a和c
‑
c的nfet 102n的截面图。图2b至图5b和图2d至图5d示出了沿着图1的线b
‑
b和d
‑
d的pfet 102p的截面图。图2a至图2d、图3a至图3d、图4a至图4d和图5a至图5d示出了具有为简化起见在图1中未示出的附加结构的半导体器件100的截面图。除非另有说明，否则对具有
相同注释的nfet 102n和pfet 102p的元件的讨论彼此适用。
24.参考图1，nfet 102n可以包括设置在鳍结构106n上的栅极结构112n的阵列，并且pfet 102p可以包括设置在鳍结构106p上的栅极结构112p的阵列。nfet 102n还可以包括设置在鳍结构106n的未被栅极结构112n覆盖的部分上的s/d区域108n(图1中可见s/d区域108n中的一个)的阵列。类似地，pfet 102p还可以包括设置在鳍结构106p的未被栅极结构112p覆盖的部分上的外延s/d区域108p(图1中可见s/d区域108p中的一个)的阵列。
25.半导体器件100还可以包括栅极间隔件114、浅沟槽隔离(sti)区域116、蚀刻停止层(esl)117和层间介电(ild)层118a
‑
118b(为简单起见，图1中未示出ild层118b)，在图2a至图2d、图3a至图3d、图4a至图4d和图5a至图5d中示出)。ild层118a可以设置在esl 117上。esl117可以配置为保护栅极结构112n和112p和/或s/d区域108n和108p。在一些实施例中，栅极间隔件114、sti区域116、esl 117和ild层118a
‑
118b可以包括绝缘材料，诸如氧化硅、氮化硅(sin)、碳氮化硅(sicn)、碳氧氮化硅(siocn)和氧化硅锗。在一些实施例中，栅极间隔件114可以具有约2nm至约9nm的厚度，以使栅极结构112n和112p与相邻结构充分电隔离。
26.半导体器件100可以形成在衬底104上，其中nfet 102n和pfet 102p形成在衬底104的不同区域上。在衬底104上的nfet 102n和pfet 102p之间可以形成其他fet和/或结构(例如，隔离结构)。衬底104可以是半导体材料，诸如硅、锗(ge)、硅锗(sige)、绝缘体上硅(soi)结构和它们的组合。此外，衬底104可以掺杂有p型掺杂剂(例如，硼、铟、铝或镓)或n型掺杂剂(例如，磷或砷)。在一些实施例中，鳍结构106n
‑
106p可以包括类似于衬底104的材料并且沿着x轴延伸。
27.参考图2a至图2d，nfet 102n、pfet 102p可以包括栅极结构112n
‑
112p、s/d区域108n
‑
108p和设置在s/d区域108n
‑
108p上的s/d接触结构120n
‑
120p。栅极结构112n
‑
112p可以是多层结构。每个栅极结构112n
‑
112p可以包括界面氧化物(io)层122、设置在io层122上的高k(hk)栅极介电层124、设置在hk栅极介电层124上的功函金属(wfm)层126、设置在wfm层126上的栅极金属填充层128以及设置在hk栅极介电层124、wfm层126和栅极金属填充层128上的栅极覆盖层130。
28.io层122可以包括氧化硅(sio2)、氧化硅锗(sigeo
x
)或氧化锗(geo
x
)。hk栅极介电层124可以包括高k介电材料，诸如氧化铪(hfo2)、氧化钛(tio2)、氧化铪锆(hfzro)、氧化钽(ta2o3)、硅酸铪(hfsio4)、氧化锆(zro2)和硅酸锆(zrsio2)。栅极结构112n的wfm层126可以包括钛铝(tial)、碳化钛铝(tialc)、钽铝(taal)、碳化钽铝(taalc)、al掺杂的ti、al掺杂的tin、al掺杂的ta、al掺杂的tan、它们的组合或其他合适的al基材料。栅极结构112p的wfm层126可以包括基本上无铝的(例如，没有al)ti基或ta基氮化物或合金，诸如氮化钛(tin)、氮化钛硅(tisin)、钛金(ti
‑
au)合金、钛铜(ti
‑
cu)合金、氮化钽(tan)、氮化钽硅(tasin)、钽金(ta
‑
au)合金、钽铜(ta
‑
cu)和它们的组合。栅极金属填充层128可以包括合适的导电材料，诸如钨(w)、钛、银(ag)、钌(ru)、钼(mo)、铜(cu)、钴(co)、al、铱(ir)、镍(ni)、金属合金和它们的组合。在一些实施例中，可以通过栅极覆盖层130(可以包括氮化物层)将栅极结构112n
‑
112p与上面的互连结构(未示出)电隔离。
29.每个s/d区域108n可以包括外延层的堆叠件
‑
外延生长在鳍结构106n上的轻掺杂(ld)n型层109n、外延生长在ld n型层109n上的重掺杂(hd)n型层110n和外延生长在hd n型层110n上的p型覆盖层111n。在一些实施例中，ld和hd n型层109n
‑
110n可以包括外延生长
的半导体材料(诸如硅)以及n型掺杂剂，诸如磷和其他合适的n型掺杂剂。ld n型层109n的掺杂浓度可以在约10
15
原子/cm3至约10
18
原子/cm3的范围内，低于hd n型层110n的掺杂浓度，hd n型层110n的掺杂浓度可以在约10
19
原子/cm3至约10
23
原子/cm3的范围内。在一些实施例中，hd n型层110n比ld n型层109n厚。
30.类似地，每个s/d区域108p可以包括外延层的堆叠件
‑
外延生长在鳍结构106p上的ld p型层109p、外延生长在ld p型层109p上的hd p型层110p以及外延生长在hd p型层110p上的n型覆盖层111p。在一些实施例中，ld和hd p型层109p
‑
110p可以包括外延生长的半导体材料(诸如sige)以及p型掺杂剂，诸如硼和其他合适的p型掺杂剂。ld p型层109p的掺杂浓度可以在约10
15
原子/cm3至约10
18
原子/cm3的范围内，低于hd p型层110p的掺杂浓度，hd p型层110p的掺杂浓度可以在约10
19
原子/cm3至约10
23
原子/cm3的范围内。在一些实施例中，ld p型层109p可以包括在约5％原子百分比至约45％原子百分比的范围内的ge浓度，ld p型层109p的ge浓度低于hd p型层110p的ge浓度，hd p型层110p的ge浓度可以在约50％原子百分比至约80％原子百分比的范围内。在一些实施例中，hd p型层110p比ld p型层109p厚。
31.p型覆盖层111n包括与hd p型层110p类似的材料和掺杂剂，并且n型覆盖层111p包括与hd n型层110n类似的材料和掺杂剂。在一些实施例中，p型覆盖层111n和n型覆盖层111p可以包括从约10
19
原子/cm3至约10
23
原子/cm3的掺杂浓度。p型覆盖层111n和n型覆盖层111p称为反向覆盖层111n
‑
111p，因为这些层分别设置在相反导电的hd n型层110n和p型层110p上。这些反向覆盖层111n
‑
111p用于在相应的s/d区域108p和108n中选择性地形成硅化物层131和132n，这将在下面详细描述。在一些实施例中，p型覆盖层111n和n型覆盖层111p沿着z轴的厚度可以在约1nm至约3nm的范围内。低于该范围的厚度可能不能形成连续的层，并且可能不足以选择性地形成硅化物层131和132n。另一方面，如果厚度大于该范围，则处理时间(例如，外延生长时间)增加，并且因此增加器件制造成本。
32.参考图2a和图2c，s/d接触结构120n设置在s/d区域108n上。在一些实施例中，s/d接触结构120n可以包括(i)设置在hd n型层110n上的nwfm硅化物层132n，(ii)设置在nwfm硅化物层132n上的接触插塞134n，(iii)设置在接触插塞134n的侧壁上的金属基衬垫的堆叠件135n，以及(iv)设置在金属基衬垫的堆叠件135n上的阻挡层142n。nfet102n还可以包括位于nwfm硅化物层132n与hd n型层110n之间的界面(“界面132n
‑
110n”)处的偶极子层144。在一些实施例中，界面132n
‑
110n可以在s/d区域108n内并且在s/d区域108n的顶面下方。
33.在一些实施例中，nwfm硅化物层132n的顶面可以在s/d区域108n的顶面之上(如图2a和图2c所示)，或者可以与s/d区域108n的顶面基本共面(未示出)。在一些实施例中，nwfm硅化物层132n可以与金属基衬垫的堆叠件135n形成角度a和b，如图2c所示。角度a和b可以彼此相似或不同，并且可以在约45度至约60度的范围内。在一些实施例中，nwfm硅化物层132n可以包括金属或金属硅化物，相比于hd n型层110n的材料的价带边缘能量，金属或金属硅化物的功函值更接近hd n型层110n的材料的导带边缘能量。例如，金属或金属硅化物可以具有小于4.5ev(例如，约3.5ev至约4.4ev)的功函值，相比于hd n型层110n的si基或sige基材料的价带能量(例如，si的5.2ev或sige的4.8ev)，可能更接近hd n型层110n的si基或sige基材料的导带能量(例如，si的4.1ev或sige的3.8ev)。在一些实施例中，nwfm硅化物层132n的金属硅化物可以包括硅化钛(ti
x
si
y
)、硅化钽(ta
x
si
y
)、硅化钼(mo
x
si
y
)、硅化锆
(zr
x
si
y
)、硅化铪(hf
x
si
y
)、硅化钪(sc
x
si
y
)、硅化钇(y
x
si
y
)、硅化铽(tb
x
si
y
)、硅化镥(lu
x
si
y
)、硅化铒(er
x
si
y
)、硅化镱(yb
x
si
y
)、硅化铕(eu
x
si
y
)、硅化钍(th
x
si
y
)或它们的组合。
34.在一些实施例中，nwfm硅化物层132n还可以包括过渡金属的掺杂剂，该掺杂剂的电负性值小于nwfm硅化物层132n中包括的金属硅化物的金属的电负性值。例如，掺杂剂可以包括过渡金属，诸如锆(zr)、铪(hf)、镱(yb)、钇(y)、铒(er)、铈(ce)、钪(sc)和它们的组合。在一些实施例中，一些掺杂剂可以扩散到hd n型层110n中。掺杂剂可以在界面132n
‑
110n处的偶极子层144中引起带电偶极子的形成。偶极子层144可以包括来自hd n型层110n的硅离子的带电偶极子和来自nwfm硅化物层132n中的掺杂剂的过渡金属离子。例如，当nwfm硅化物层132n包括zr、hf、yb、y、er、ce或sc掺杂剂时，相应地，偶极子层144可以包括zr
‑
si、hf
‑
si、yb
‑
si、y
‑
si、er
‑
si、ce
‑
si或sc
‑
si偶极子。
35.偶极子层144中的偶极子在界面132n
‑
110n处生成的电场可以减小nwfm硅化物层132n和hd n型层110n之间的sbh，并且因此减小s/d接触结构120n和s/d区域108n之间的接触电阻。基于界面132n
‑
110n处的偶极子层144中的偶极子的类型和浓度，与没有偶极子层144的nwfm硅化物层132n和hd n型层110n之间的sbh相比，nwfm硅化物层132n和hd n型层110n之间的sbh可以减小约35％至70％。界面132n
‑
110n处的偶极子浓度与nwfm硅化物层132n和/或界面132n
‑
110n中的掺杂剂的浓度成正比。nwfm硅化物层132n和/或界面132n
‑
110n中的掺杂剂的浓度可以在约1％原子百分比至约10％原子百分比的范围内。低于该范围的掺杂剂浓度可能不能引起偶极子层144中的偶极子的形成。另一方面，如果掺杂剂浓度高于该范围，则掺杂工艺的持续时间和复杂性增加，并且因此增加器件制造成本。
36.根据各个实施例，如图2e所示，掺杂剂浓度可以沿着图2a和图2c的线e
‑
e在nwfm硅化物层132n和hd n型层110n上具有轮廓246、248和/或250。当nwfm硅化物层132n在不包括高温(例如，大于500℃的温度)退火工艺(如下面详细描述的)的掺杂工艺中掺杂有过渡金属(例如zr、hf等)时，掺杂剂浓度可以具有在界面132n
‑
110n处具有峰值掺杂剂浓度c1的轮廓246。当nwfm硅化物层132n在不包括高温退火工艺的掺杂工艺中掺杂有非zr基过渡金属(例如，hf、ce、er等)时，掺杂剂浓度可以具有轮廓248。非zr基过渡掺杂剂在界面132n
‑
110n处的热力学稳定性比zr掺杂剂低，这可能导致更大量的非zr基过渡掺杂剂远离界面132n
‑
110n扩散并且进入nwfm硅化物层132n。结果，如图2e所示，轮廓248的峰值掺杂剂浓度可以与界面132n
‑
110n相距距离d1(例如，约0.1nm至约0.5nm)，并且可以在界面132n
‑
110n处具有掺杂剂浓度c2，掺杂剂浓度c2小于峰值掺杂物浓度c1。
37.在一些实施例中，当nwfm硅化物层132n的掺杂包括高温退火工艺时，非zr基掺杂剂由于在界面132n
‑
110n处的较低的热力学稳定性而可以进一步扩散到nwfm硅化物层132中，并且可以具有掺杂剂浓度轮廓250，如图2e所示。轮廓250的峰值掺杂剂浓度可以与界面132n
‑
110n相距距离d2(例如，约0.2nm至约0.8nm)，该距离d2大于距离d1，并且可以在界面132n
‑
110n处具有掺杂剂浓度c3，掺杂剂浓度c3小于掺杂剂浓度c2。由于界面132n
‑
110n处的掺杂剂浓度与界面132n
‑
110n处的偶极子的浓度成正比，因此对于轮廓246，偶极子层144中的偶极子浓度可以大于轮廓248和250，并且对于轮廓248，偶极子层144中的偶极子浓度可以大于轮廓250。结果，对于轮廓246，nwfm硅化物层132n和hd n型层110n之间的sbh可以低于轮廓248和250，并且对于轮廓248，nwfm硅化物层132n和hd n型层110n之间的sbh可以
低于轮廓250。在一些实施例中，当nwfm硅化物层132n掺杂有zr金属和一种或多种非zr基过渡金属的组合时，沿着图2a和图2c的线e
‑
e的掺杂剂浓度可以具有轮廓246和248，或者可以具有轮廓246和250。
38.再次参考图2a和图2c，接触插塞134n可以包括导电材料，诸如钴(co)、钨(w)、钌(ru)、铱(ir)、镍(ni)、锇(os)、铑(rh)、铝(al)、钼(mo)、铜(cu)、锆(zr)、锡(sn)、银(ag)、金(au)、锌(zn)、镉(cd)和它们的组合。在一些实施例中，金属基衬垫的堆叠件135n可以包括第一衬垫136n、第二衬垫138n和第三衬垫140n。第一衬垫136n可以是用于形成nwfm硅化物层132n的源层的部分，如下面详细描述的，并且可以包括nwfm硅化物层132n的金属或者可以包括nwfm硅化物层132n的金属的氧化物。第二衬垫138n可以是在nwfm硅化物层132n的掺杂中使用的源的部分，如下面详细描述的，并且可以包括nwfm硅化物层132n中的掺杂剂的过渡金属，或者可以包括掺杂剂的金属的氧化物。第三衬垫140n可以是在pwfm硅化物层132p的形成中使用的源层的部分，如下面详细描述的，并且可以包括pwfm硅化物层132p的金属或者可以包括pwfm硅化物层132p的金属的氧化物。在一些实施例中，第二衬垫138n和/或第三衬垫140n可以不存在于金属基衬垫的堆叠件135n中，或者金属基衬垫的堆叠件135n可以不存在于s/d接触结构120n中(如图23a和图23c所示)。阻挡层142n可以包括氮化物材料，并且可以减少或防止氧原子从ild层118a
‑
118b扩散到接触插塞134n中，以防止接触插塞134n的导电材料的氧化。
39.参考图2b和图2d，s/d接触结构120p设置在s/d区域108p上。在一些实施例中，s/d接触结构120p可以包括(i)设置在hd p型层110p上的pwfm硅化物层131，(ii)设置在pwfm硅化物层131上的pwfm硅化物层132p，(iii)设置在pwfm硅化物层132p上的接触插塞134p，(iv)设置在接触插塞134p的侧壁上的具有第一衬垫136p、第二衬垫138p和第三衬垫140p的金属基衬垫的堆叠件135p，以及(v)设置在金属基衬板的堆叠件135p上的阻挡层142p。除非另有说明，接触插塞134n、阻挡层142n、具有第一衬垫136n、第二衬垫138n和第三衬垫140n的金属基衬垫的堆叠件135n的讨论分别适用于接触插塞134p、具有第一衬垫136p、第二衬垫138p和第三衬垫140p的金属基衬垫的堆叠件135p和阻挡层142p。在一些实施例中，第二衬垫138p和/或第三衬垫140p可以不存在于金属基衬垫的堆叠件135p中，或者金属基衬垫的堆叠件135p可以不存在于s/d接触结构120p中(在图23b和图23d中示出)。
40.在一些实施例中，pwfm硅化物层131的顶面可以在s/d区域108p的顶面之上(如图2b和图2d所示)，或者可以与s/d区域108p的顶面基本上共面(未示出)。在一些实施例中，pwfm硅化物层132p可以与金属基衬垫的堆叠件135p形成角度c和d，如图2d所示。角度c和d可以彼此相似或不同，并且可以在约45度至约60度的范围内。在一些实施例中，pwfm硅化物层131可以包括金属或金属硅化物，相比于比hd p型层110p的材料的导带边缘能量，该金属或金属硅化物功函值更接近hd p型层110p的材料的价带边缘能量。例如，金属或金属硅化物可以具有大于4.5ev(例如，约4.5ev至约5.5ev)的功函值，相比于hd p型层110p的si基或sige基材料的导带能量(例如si的4.1ev或sige的3.8ev)，该功函值可以更接近hd p型层110p的si基或sige基材料的价带能量(例如，si的5.2ev或sige的4.8ev)。在一些实施例中，pwfm硅化物层131的金属硅化物可以包括硅化镍(ni
x
si
y
)、硅化钴(co
x
si
y
)、硅化锰(mn
x
si
y
)、硅化钨(w
x
si
y
)、硅化铁(fe
x
si
y
)、硅化铑(rh
x
si
y
)、硅化钯(pd
x
si
y
)、硅化钌(ru
x
si
y
)、硅化铂(pt
x
si
y
)、硅化铱(ir
x
si
y
)、硅化锇(os
x
si
y
)或它们的组合。
41.pwfm硅化物层132p的金属硅化物与nwfm硅化物层132n的金属硅化物不同，并且可以具有大于nwfm硅化物层132n的功函值的功函值。在一些实施例中，pwfm硅化物层132p可以与nwfm硅化物层132n同时形成，并且可以包括类似于nwfm硅化物层132n的金属硅化物和掺杂剂。一些掺杂剂可以扩散到pwfm硅化物层132p中。根据各个实施例，如图2f所示，类似于掺杂剂浓度轮廓246
‑
250，pwfm硅化物层132p和pwfm硅化物层131上的掺杂剂浓度可以具有沿着图2b和图2d的线f
‑
f的轮廓252、254和/或256。当pwfm硅化物层132p在不包括高温退火工艺的掺杂工艺中掺杂有过渡金属(例如，zr、hf等)时，掺杂剂浓度可以具有在pwfm硅化物层131和pwfm硅化物层132p之间的界面(“界面131
‑
132p”)处具有峰值掺杂物浓度c4的轮廓252。当pwfm硅化物层132p在不包括高温退火工艺的掺杂工艺中掺杂有非zr基过渡金属(例如，hf、ce、er等)时，掺杂剂浓度可以具有轮廓254。轮廓254的峰值掺杂剂浓度可以与界面131
‑
132p相距距离d3(例如，约0.1nm至约0.5nm)，并且可以在界面131
‑
132p处具有掺杂剂浓度c5，掺杂剂浓度c5小于峰值掺杂剂浓度c4。
42.当pwfm硅化物层132p在包括高温退火工艺的掺杂工艺中掺杂有非zr基过渡金属(例如，hf、ce、er等)时，掺杂剂浓度可以具有轮廓256。轮廓256的峰值掺杂剂浓度可以与界面131
‑
132p相距距离d4(例如，约0.2nm至约0.8nm)，该距离d4大于距离d3，并且可以在界面131
‑
132p处具有掺杂剂浓度c6，掺杂剂浓度c6小于掺杂剂浓度c5。在一些实施例中，当pwfm硅化物层132p掺杂有zr金属和一种或多种非zr基过渡金属的组合时，沿着图2b和图2d的线f
‑
g的掺杂剂浓度可以具有轮廓252和254，或者可以具有轮廓252和256。在一些实施例中，与nwfm硅化物层132n不同，pwfm硅化物层132p可以是未掺杂的。为了有效降低接触电阻，pwfm硅化物层131沿着z轴的厚度可以在约1nm至约3nm的范围内，并且pwfm硅化物层132p沿着z轴的厚度可以在约2nm至约6nm的范围内。
43.在一些实施例中，当在包括高温退火工艺的掺杂工艺中用zr金属掺杂nwfm硅化物层132n和pwfm硅化物层132p时，s/d接触结构120n
‑
120p可以具有如图3a至图3d所示的截面图。参考图3a和图3c，s/d接触结构120n可以包括介于nwfm硅化物层132n和hd n型层110n之间的zr基三元化合物(ztc)层133。在高温退火工艺期间，nwfm硅化物层132n的zr掺杂剂可以与hd n型层110n的si原子和nwfm硅化物层132n的金属原子相互作用以形成ztc层133。在一些实施例中，当nwfm硅化物层132n包括ti
x
si
y
时，ztc层133可以包括硅化锆钛(zr3ti2si3)。ztc层133可以在ztc层133和hd n型层110n之间的界面(“界面133
‑
110n”)处诱导偶极子层145的形成。在一些实施例中，界面133
‑
110n可以在s/d区域108n内并且在s/d区域108n的顶面下方。偶极子层145可以包括来自ztc层133的zr金属离子和来自hd n型层110n的硅离子的zr
‑
si偶极子。
44.与偶极子层144类似，偶极子层145在界面133
‑
110n处生成的电场可以将nwfm硅化物层132n和hd n型层110n之间的sbh减小约35％至约70％，并且因此减小s/d接触结构120n与s/d区域108n之间的接触电阻。ztc层133中的zr原子的浓度可以在约1％原子百分比至约10％原子百分比的范围内。在一些实施例中，如图3e所示，zr原子可以具有沿着图3a和图3c的线g
‑
g在nwfm硅化物层132n、ztc层133和hd n型层110n上的浓度轮廓358。
45.参考图3b和图3d，由于介于中间的pwfm硅化物层131可以防止zr掺杂剂与hd p型层110p的si原子相互作用，因此在高温退火工艺期间，pwfm硅化物层132p的zr掺杂剂未在s/d接触结构120p中形成ztc层。zr掺杂剂可以具有类似于图2f的轮廓252的浓度轮廓。
46.在一些实施例中，如图4a至图4d所示，s/d接触结构120n
‑
120p可以包括相应的氮化物覆盖层146n
‑
146p。可以形成氮化物覆盖层146n
‑
146p以在随后的s/d接触结构120n
‑
120p的处理期间保护下面的层(例如，硅化物层131和132n
‑
132p)。
47.在一些实施例中，代替如图2a至图4a和图2c至图4c所示的界面132n
‑
110n与p型覆盖层111n和hd n型层110n之间的界面(“界面111n
‑
110n”)基本共面，如图5a和图5c所示，界面132n
‑
110n可以与界面111n
‑
110n不共面。当在nwfm硅化物层132n的形成中不使用p型覆盖层111n的硅时，会发生非共面性。取而代之的是，在形成nwfm硅化物层132n期间消耗hd n型层110n的硅，结果，nwfm硅化物层132n延伸到hd n型层110n中。在下面详细描述形成有和没有p型覆盖层111n的nwfm硅化物层132n。如图2b至图5b和图2d至图5d所示，pwfm硅化物层131和hd p型层110p之间的界面可以与n型覆盖层111p和hd p型层110p之间的界面基本共面。
48.图6是根据一些实施例的用于制造半导体器件100的nfet 102n和pfet 102p的示例方法600的流程图。为了说明的目的，将参考用于制造如图7a至图23d所示的nfet 102n和pfet 102p的示例制造工艺来描述图6所示的操作。图7a至图23a和图7c至图23c是根据一些实施例的在制造的各个阶段处的沿着图1的线a
‑
a和c
‑
c的nfet 102n的截面图，并且图7b至图23b和图7d至图23d是根据一些实施例的在制造的各个阶段处的沿着图1的线b
‑
b和d
‑
d的pfet 102p的截面图。取决于特定的应用程序，操作可以以不同的顺序执行或不执行。应当注意，方法600可能不会产生完整的nfet 102n和pfet 102p。因此，应当理解，可以在方法600之前、期间和之后提供附加工艺，并且这里仅简要描述一些其他工艺。图中的元素。以上描述了具有与图1和图2a至图5d中的元件相同的注释的图7a至图23d中的元件。
49.在操作605中，在衬底上的鳍结构上形成多晶硅结构以及n型s/d区域和p型s/d区域。例如，如图7a和图7b所示，在形成在衬底104上的鳍结构106n
‑
106p上形成多晶硅结构712n
‑
712p和s/d区域108n
‑
108p。在随后的处理期间，可以在栅极替换工艺中替换多晶硅结构712n
‑
712p，以形成栅极结构112n
‑
112p。在一些实施例中，s/d区域108n
‑
108p的形成可以包括以下顺序的操作：(i)在不位于多晶硅结构712n
‑
712p下面的鳍结构106n
‑
106p的部分中形成s/d开口(未示出)，(ii)图案化掩模层(例如，光刻胶层；未示出)以覆盖鳍结构106p中的s/d开口，(iii)在鳍结构106n中的s/d开口内选择性地外延生长si层(未示出)，(iv)如图7a和图7c所示，用n型掺杂剂(例如，磷)选择性地掺杂si层以形成ld n型层109n和hd n型层110n，(v)在hd n型层110n上选择性地外延生长sige层(未示出)，(vi)如图7a至图7c所示，用p型掺杂剂(例如，硼)选择性地掺杂sige层以形成p型覆盖层111n，(vii)从鳍结构106p中的s/d开口去除掩模层，(viii)图案化掩模层以覆盖s/d区域108n，(ix)在鳍结构106p中的s/d开口内选择性地外延生长sige层(未示出)，(x)如图7b和图7d所示，用p型掺杂剂(例如，硼)选择性地掺杂sige层，以形成ld p型层109p和hd p型层110p，(xi)在hd p型层110p上选择性地外延生长si层(未示出)，以及(xii)如图7b和图7d所示，用n型掺杂剂(例如，磷)选择性地掺杂si层以形成n型覆盖层111p。在形成s/d区域108n
‑
108p之后，可以形成esl 117和ild层118a以形成图7a至图7d的结构。
50.参考图6，在操作610中，用栅极结构替换多晶硅结构。例如，如图8a和图8b所示，用栅极结构112n
‑
112p替换多晶硅结构712n
‑
712p。在一些实施例中，如图9a和图9b所示，可以回蚀刻栅极结构112n
‑
112p以形成栅极覆盖层130。在形成栅极覆盖层130之后，可以形成
ild层118b以形成图9a至图9d的结构。
51.参考图6，在操作615中，在n型源极s/d区域和p型源极s/d区域上形成第一接触开口和第二接触开口。例如，如图10a至图10d所示，通过蚀刻s/d区域108n
‑
108p上的esl 117和ild层118a
‑
118b的部分，在s/d区域108n
‑
108p上形成第一接触开口1020n和第二接触开口1020p。
52.参考图6，在操作620中，在第一接触开口和第二接触开口的侧壁上选择性地形成阻挡层。例如，如关于图11a至图12d所述，在第一接触开口1020n和第二接触开口1020p的侧壁上选择性地形成阻挡层142n
‑
142p。阻挡层142n
‑
142p的形成可以包括以下顺序操作(i)在图10a至图10d的结构上沉积氮化物层142(例如，sin)，以形成图11a至图11d的结构，和(ii)执行各向同性蚀刻工艺以从ild层118a以及p型覆盖层111n和n型覆盖层111p的顶面去除氮化物层142的部分以形成图12a至图12d的结构。
53.参考图6，在操作625中，在p型s/d区域上选择性地形成pwfm硅化物层。例如，如图13a至图13d所示，在s/d区108p上选择性地形成pwfm硅化物层131。pwfm硅化物层131的选择性形成可以包括在图12a至图12d的结构上沉积pwfm层140，这可以在n型覆盖层111p与沉积在n型覆盖层111n上的pwfm层140的底部(未示出)之间发生硅化反应以形成图13a至图13d的结构。在一些实施例中，pwfm层140可以包括相比于s/d区域108p的hd p型层110p的材料的导带边缘能量更接近hd p型层110p的材料的价带边缘能量的功函值。例如，pwfm层140可以包括功函值大于4.5ev(例如，约4.5ev至约5.5ev)的金属，相比于hd p型层110p的si的导带能量4.1ev或sige的导带能量3.8ev，该功函值可以更接近si的价带能量5.2ev或sige的价带能量4.8ev。在一些实施例中，pwfm层140可以包括ni、co、mn、w、fe、rh、pd、ru、pt、ir、os或它们的组合。
54.pwfm层140的沉积可以包括在温度范围为160℃至约220℃的温度范围和约5托至约10托的压力范围内通过化学气相沉积(cvd)工艺或原子层沉积(ald)工艺沉积约0.5nm至约5nm厚的pwfm层。在一些实施例中，ald工艺可以包括约300个循环至约800个循环，其中一个循环可以包括以下顺序时间段：(i)金属前体、反应物和载气混合物流，以及(ii)气体净化工艺持续约3秒到约15秒。在一些实施例中，反应物气体可以包括氨气(nh3)，载气可以包括氮气或氩气，并且净化气体可以包括惰性气体。
55.在一些实施例中，金属前体可以包括金属复合物，诸如双(1,4
‑
二叔丁基
‑
1,3
‑
二氮杂丁二烯基)m，m(tbunnchctbuo)2、m(ebunnchcipro)2和m(tbunncmecmeo)2，其中m可以是ni、co、mn、w、fe、rh、pd、ru、pt、ir或os。由于金属复合物比sige具有更高的si亲和力，因此pwfm层140沉积在包括si的n型覆盖层111p上，而不沉积在包括sige的p型覆盖层111n上。sige的应变晶格结构抑制了金属复合物在p型覆盖层111n上的粘附，结果，防止了在nfet的p型覆盖层111n上形成pwfm层140。因此，通过消除用于在pfet 102p中选择性地形成pwfm硅化物层131的光刻和蚀刻工艺的使用，使用金属复合物作为pwfm层140的金属前体减少了处理步骤的数量，因此降低了器件制造成本。
56.在一些实施例中，在沉积pwfm层140之前，可以对图12a至图12d的结构执行清洁工艺。清洁工艺可以包括基于氟的干蚀刻工艺，以从p型覆盖层111n和n型覆盖层111p的顶面去除原生氧化物。
57.在一些实施例中，在形成pwfm硅化物层131之后，pwfm层140的位于接触开口
1020n
‑
1020p的侧壁上的部分可以通过湿蚀刻工艺去除以形成图14a至图14d的结构。在一些实施例中，可以通过湿或干蚀刻工艺从图13a和图13c的nfet结构中或从图14a和图14c的nfet结构中选择性地去除接触开口1020n内的p型覆盖层111n的暴露部分，以形成图16a和图16c的nfet结构。
58.参考图6，在操作630中，在n型s/d区域和pwfm硅化物层上形成掺杂的nwfm硅化物层。例如，如图19a至图19d所示，分别在s/d区108n和pwfm硅化物层131上形成掺杂的nwfm硅化物层132n和pwfm硅化物层132p。掺杂的nwfm硅化物层132n和pwfm硅化物层132p的形成可以包括以下顺序操作：(i)对图13a至图13d的结构执行清洁工艺(例如，基于氟的干蚀刻工艺)，以从p型覆盖层111n和pwfm硅化物层131的顶面去除原生氧化物，(ii)在图13a至图13d的清洁结构上沉积掺杂剂源层138，以形成图17a至图17d的结构，以及(iii)在图17a至图17d的结构上沉积nwfm层136，以形成图19a至图19d的结构。
59.在nwfm层136的沉积期间，沉积温度可使掺杂剂源层138的底部138b(图17a至图17b中所示)热分解，并且热分解的底部138b的原子扩散至上面的nwfm层136作为掺杂剂原子。掺杂剂原子可以诱导偶极子层144的形成，并且可以具有跨线e
‑
e的浓度轮廓246或248和跨线f
‑
f的浓度轮廓252或254，如关于图2a至图2f所述。沉积温度还可以引发(i)接触开口1020n内的nwfm层136(未示出)的掺杂的底部和p型覆盖层111n之间的硅化反应，以形成nwfm硅化物层132n，如图19a和图19c所示，以及(ii)通过pwfm硅化物层131在接触开口1020p内的nwfm层136的掺杂的底部和hd p型层111p之间的硅化反应，以形成pwfm硅化物层132p，如图19b和图19d所示。在一些实施例中，在沉积掺杂剂源层138之后，如图18a至图18d所示，可以选择性地去除位于图17b和图17d的pfet结构上的掺杂剂源层138的部分，以形成未掺杂的pwfm硅化物层132p(未示出)和掺杂的nwfm硅化物层132n。
60.在一些实施例中，掺杂剂源层138的沉积可以包括在从约300℃到约500℃的温度范围内使用cvd工艺或ald工艺沉积过渡金属，该过渡金属的电负性值小于nwfm层136的金属的电负性值。在一些实施例中，掺杂剂源层138可以包括过渡金属，诸如zr、hf、yb、y、er、ce、sc和它们的组合。为了有效和完全地热分解掺杂剂源层138，可以沉积约0.05nm至约0.5nm的厚度的掺杂剂源层138。
61.在一些实施例中，nwfm层136的沉积可以包括在约300℃至约500℃的温度范围内使用cvd工艺或ald工艺沉积金属，相比于s/d区域108n的hd n型层111n的材料的价带边缘能量，该金属的功函值更接近s/d区域108n的hd n型层111n的材料的导带边缘能量。例如，nwfm层136可以包括功函值小于4.5ev(例如，约3.5ev至约4.4ev)的金属，相比于hd n型层111n的si的价带能量5.2ev或sige的价带能量4.8ev，该功函值可以更接近hd n型层111n的si的导带能量4.1ev或sige的导带能量3.8ev。在一些实施例中，nwfm层136可以包括ti、ta、mo、zr、hf、sc、y、ho、tb、gd、lu、dy、er、yb或它们的组合。
62.在一些实施例中，掺杂的nwfm硅化物层132n和pwfm硅化物层132p的形成可以包括以下顺序操作：(i)代替图13a至图13d，对图14a至图14d、图15a至图15d或图16a至图16d的结构执行清洁工艺(例如，基于氟的干蚀刻工艺)，(ii)在图14a至图14d、图15a至图15d或图16a至图16d的清洁结构上沉积掺杂剂源层138，以及(iii)在掺杂剂源层138上沉积nwfm层136。如图5a至图5d所示，(i)对图14a至图14d的结构执行这些操作可以导致没有第三衬垫140n
‑
140p的s/d接触结构120n
‑
120p(图2a至图4d所示)的形成，(ii)对图15a至图15d的结
构执行这些操作可以导致没有第三衬垫140n
‑
140p的s/d接触结构120n
‑
120p(图5a至图5d所示)的形成，以及(iii)对图16a至图16d的结构执行这些操作可以导致形成s/d接触结构120n
‑
120p的形成。
63.参考图6，在操作635中，执行高温退火工艺。例如，可以在约500℃至约800℃的温度范围内在n2环境中使用快速热退火(rta)工艺、尖峰退火工艺或激光退火工艺对图19a至图19d的结构执行热退火工艺约100纳秒至约100微秒的时间段。在热退火工艺之后，如果nwfm硅化物层132n和pwfm硅化物层132p中的掺杂剂原子包括非zr基过渡金属，如关于图2a至图2f所述的，则掺杂剂原子可以具有跨线e
‑
e(图19a和图19c)的浓度轮廓250和跨线f
‑
f(图19b和图19d)的浓度轮廓256。另一方面，如果掺杂剂原子包括zr金属，则在对图19a至图19d的结构执行热退火工艺之后，图20a至图20d的结构可以形成有跨线g
‑
g的zr浓度轮廓258，如关于图3a至图3e所述。热退火工艺可以提高nwfm硅化物层132n和pwfm硅化物层131以及界面132n
‑
110n和131
‑
110p的质量，结果，降低了nwfm硅化物层132n与s/d区域108n之间以及pwfm硅化物层132p和s/d区域108p之间的接触电阻。
64.在一些实施例中，可以在形成nwfm硅化物层132n和pwfm硅化物层132p之后并且在热退火工艺之前，在图19a至图19d的结构上形成氮化物覆盖层(未示出)。如图4a至图4d所示，氮化物覆盖层可以在随后的处理中形成氮化物覆盖层146n
‑
146p。氮化物覆盖层的形成可以包括在图19a至图19d的结构上沉积诸如ti或ta的金属层，以及使用氨(nh3)气在金属层上执行氮化工艺。
65.参考图6，在操作640中，在第一接触开口和第二接触开口内形成接触插塞。例如，如图21a至图21d所示，在接触开口1020n
‑
1020p内形成接触插塞134n
‑
134p。接触插塞134n
‑
134p的形成可以包括在图19a至图19d的结构中用导电材料填充接触开口1020n
‑
1020p，以及执行cmp工艺以形成图21a至图21d的结构。cmp工艺可以使接触结构120n
‑
120p的顶面与ild层118b的顶面基本共面。
66.在一些实施例中，代替图19a至图19d，通过填充图20a至图20d的结构中的接触开口1020n
‑
1020p，随后进行cmp工艺以形成图22a至图22b的结构来形成接触插塞134n
‑
134p。在一些实施例中，在用导电材料填充接触开口1020n
‑
1020p以及执行cmp工艺之前，可以从图19a至图19d的结构中去除pwfm层140、掺杂剂源层138和nwfm层136，以形成图23a至图23d的结构。
67.本发明提供了具有彼此不同的源极/漏极(s/d)接触结构的nfet(例如nfet 102n)和pfet(例如pfet 102p)的示例半导体器件(例如半导体器件100)，并且提供了在同一衬底上形成这种nfet和pfet的示例方法，其中在s/d区域和s/d接触结构之间具有减小的接触电阻。该示例方法在nfet和pfet的鳍结构上形成n型s/d区域和p型s/d区域的阵列。在一些实施例中，由于nfet和pfet s/d区域(例如，s/d区域108n
‑
108p)由相应的n型和p型材料形成，所以nfet和pfet s/d接触结构(例如，接触结构120n
‑
120p)由彼此不同的硅化物层形成，以减小s/d接触结构与s/d区域的不同材料之间的接触电阻。
68.在一些实施例中，nfet s/d接触结构由nwfm硅化物层(例如，nwfm硅化物层132n)形成，相比于n型s/d区域的价带能量，该nwfm硅化物层的功函值更接近n型s/d区域的导带能量。相比之下，pfet s/d接触结构由pwfm硅化物层(例如，pwfm硅化物层131)形成，相比于p型s/d区域的导带能量，pwfm硅化物层的功函值更接近p型s/d区域的价带能量。在一些实
施例中，偶极子层(例如，偶极子层144)可以选择性地形成在nfet的s/d区域与nwfm硅化物层之间的界面处，以进一步减小n型s/d区域与s/d接触结构之间的sbh。可以通过用电负性值低于nwfm硅化物层的金属的金属掺杂nwfm硅化物层来形成偶极子层。金属掺杂剂可引起在金属掺杂剂与n型s/d区域的半导体元件之间形成偶极子。与具有相同的nfet和pfet硅化物层并且没有偶极子层的半导体器件相比，在半导体器件中的硅化物层和偶极子层的这种选择性形成可以将半导体器件的接触电阻降低约50％至约70％，并且因此提高半导体器件的性能。
69.在一些实施例中，半导体器件包括：衬底；第一鳍结构和第二鳍结构，设置在衬底上；第一栅极结构和第二栅极结构，分别设置在第一鳍结构和第二鳍结构上；第一源极/漏极(s/d)区域和第二源极/漏极区域，分别设置为与第一鳍结构和第二鳍结构上的第一栅极结构和第二栅极结构相邻；第一接触结构和第二接触结构，分别设置在第一s/d区域和第二s/d区域上；以及偶极子层，设置在第一nwfm硅化物层和第一s/d区域之间的界面处。第一接触结构包括设置在第一s/d区域上的第一n型功函金属(nwfm)硅化物层和设置在第一nwfm硅化物层上的第一接触插塞。第二接触结构包括设置在第二s/d区域上的p型功函金属(pwfm)硅化物层、设置在pwfm硅化物层上的第二nwfm硅化物层以及设置在pwfm硅化物层上的第二接触插塞。
70.在上述半导体器件中，其中，所述偶极子层包括所述第一n型功函金属硅化物层的掺杂剂原子和所述第一源极/漏极区域的半导体原子。
71.在上述半导体器件中，其中，所述第一n型功函金属硅化物层包括过渡金属的掺杂剂，并且其中，所述掺杂剂的浓度轮廓在所述第一n型功函金属硅化物层和所述第一源极/漏极区域之间的界面处具有峰值浓度。
72.在上述半导体器件中，其中，所述第一n型功函金属硅化物层包括金属掺杂剂，所述金属掺杂剂的电负性值小于所述第一n型功函金属硅化物层的金属硅化物中的金属的电负性值。
73.在上述半导体器件中，其中，所述第一n型功函金属硅化物层和所述第二n型功函金属硅化物层掺杂有过渡金属。
74.在上述半导体器件中，其中，所述第一n型功函金属硅化物层掺杂有过渡金属，并且所述第二n型功函金属硅化物层是未掺杂的。
75.在上述半导体器件中，其中，所述第一接触结构和所述第二接触结构还包括分别沿着所述第一接触插塞和所述第二接触插塞的侧壁的第一衬垫和第二衬垫，并且其中，所述第一衬垫和所述第二衬垫包括所述偶极子层的金属或金属的氧化物。
76.在上述半导体器件中，其中，所述第一接触结构和所述第二接触结构还包括分别沿着所述第一接触插塞和所述第二接触插塞的侧壁的第一衬垫和第二衬垫，并且其中，所述第一衬垫和所述第二衬垫包括所述第一n型功函金属硅化物层的金属或金属的氧化物。
77.在上述半导体器件中，其中，所述第一接触结构和所述第二接触结构还包括分别沿着所述第一接触插塞和所述第二接触插塞的侧壁的第一衬垫和第二衬垫，并且其中，所述第一衬垫和所述第二衬垫包括所述p型功函金属硅化物层的金属或金属的氧化物。
78.在上述半导体器件中，其中，所述第一接触结构和所述第二接触结构还包括分别设置在所述第一n型功函金属硅化物层和所述第二n型功函金属硅化物层上的第一覆盖层
和第二覆盖层。
79.在一些实施例中，半导体器件包括：第一栅结构和第二栅结构，分别设置在第一鳍结构和第二鳍结构上；n型源极/漏极(s/d)区域和p型s/d区域，分别设置在第一鳍结构和第二鳍结构上；第一接触结构和第二接触结构，分别设置在n型s/d区域和p型s/d区域上；以及偶极子层，设置在三元化合物层和n型s/d区域之间的界面处。第一接触结构包括设置在n型s/d区域上的三元化合物层、设置在三元化合物层上的第一n型功函金属(nwfm)硅化物层以及设置在第一nwfm硅化物层上的第一接触插塞。第二接触结构包括设置在第二s/d区域上的p型功函金属(pwfm)硅化物层、设置在pwfm硅化物层上的第二nwfm硅化物层以及设置在pwfm硅化物层上的第二接触插塞。
80.在上述半导体器件中，其中，所述三元化合物层包括锆基三元化合物。
81.在上述半导体器件中，其中，所述偶极子层包括所述三元化合物层的金属原子和所述n型源极/漏极区域的半导体原子。
82.在上述半导体器件中，其中，所述第一n型功函金属硅化物层和所述第二n型功函金属硅化物层掺杂有过渡金属。
83.在上述半导体器件中，其中，所述第一n型功函金属硅化物层掺杂有过渡金属，并且所述第二n型功函金属硅化物层是未掺杂的。
84.在上述半导体器件中，其中，所述第一接触结构和所述第二接触结构还包括分别沿着所述第一接触插塞和所述第二接触插塞的侧壁的第一衬垫和第二衬垫，并且其中，所述第一衬垫和所述第二衬垫包括所述偶极子层、所述p型功函金属硅化物层或所述第一n型功函金属硅化物层的金属。
85.在一些实施例中，一种方法包括：在衬底上形成第一鳍结构和第二鳍结构；在第一鳍结构和第二鳍结构上分别形成第一源极/漏极(s/d)区域和第二源极/漏极(s/d)区域；在第一s/d区域和第二s/d区域上分别形成第一接触开口和第二接触开口，在第二s/d区域上选择性地形成p型功函金属(pwfm)硅化物层，在pwfm硅化物层和第一s/d区域上形成掺杂的n型功函金属(nwfm)硅化物层，在掺杂的nwfm硅化物层和第一s/d区域之间形成三元化合物层，以及在第一接触开口和第二接触开口内形成第一接触插塞和第二接触插塞。
86.在上述方法中，其中，形成所述掺杂的n型功函金属硅化物层包括在所述第一源极/漏极区域和所述p型功函金属硅化物层上沉积掺杂剂源层，并且其中，所述掺杂剂源层包括金属，所述金属的电负性值小于所述掺杂的n型功函金属硅化物层的金属硅化物中的金属的电负性值。
87.在上述方法中，其中，形成所述三元化合物层包括：在所述第一源极/漏极区域和所述p型功函金属硅化物层上沉积锆基掺杂剂源层；在所述掺杂剂源层上沉积n型功函金属层；以及执行退火工艺。
88.在上述方法中，还包括在所述掺杂的n型功函金属硅化物层上沉积氮化物覆盖层。
89.前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。