时钟锁存电路和使用该时钟锁存电路的时钟生成电路的制作方法

技术特征：
1.一种时钟锁存电路，该时钟锁存电路包括：放大电路，所述放大电路联接到第一输出节点、第二输出节点和第一节点，并且被配置为基于时钟信号、第一输入信号和第二输入信号来改变所述第一输出节点和所述第二输出节点的电压电平，其中，所述第一输出节点和所述第二输出节点联接到被提供有第一电源电压的节点；锁存电路，所述锁存电路联接到所述第一输出节点、所述第二输出节点和第二节点，并且被配置为基于所述时钟信号的互补信号来维持所述第一输出节点和所述第二输出节点的电压电平；第一电流源，所述第一电流源被配置为允许第一电流从所述第一节点流到被提供有第二电源电压的节点；以及第二电流源，所述第二电流源被配置为允许第二电流从所述第二节点流到所述被提供有第二电源电压的节点，其中，所述第二电流不同于所述第一电流。2.根据权利要求1所述的时钟锁存电路，其中，所述第二输入信号是具有所述第一输入信号的互补电压电平的互补信号和参考电压中的一者，并且其中，所述参考电压具有与所述第一输入信号摆动的范围的中部相对应的电压电平。3.根据权利要求1所述的时钟锁存电路，其中，所述放大电路包括：第一输入晶体管，所述第一输入晶体管被配置为基于所述第一输入信号将所述第二输出节点联接到第一公共节点；第二输入晶体管，所述第二输入晶体管被配置为基于所述第二输入信号将所述第一输出节点联接到所述第一公共节点；以及第一使能晶体管，所述第一使能晶体管被配置为基于所述时钟信号将所述第一公共节点联接到所述第一节点。4.根据权利要求1所述的时钟锁存电路，其中，所述锁存电路包括：第一锁存晶体管，所述第一锁存晶体管被配置为基于所述第二输出节点的电压电平将所述第一输出节点联接到第二公共节点；第二锁存晶体管，所述第二锁存晶体管被配置为基于所述第一输出节点的电压电平将所述第二输出节点联接到所述第二公共节点；以及第二使能晶体管，所述第二使能晶体管被配置为基于所述时钟信号的所述互补信号联接所述第二公共节点和所述第二节点。5.根据权利要求1所述的时钟锁存电路，其中，所述第二电流大于所述第一电流。6.根据权利要求1所述的时钟锁存电路，其中，所述第一电流源基于第一电流控制信号来改变所述第一电流的量，并且其中，所述第二电流源基于第二电流控制信号来改变所述第二电流的量。7.根据权利要求1所述的时钟锁存电路，该时钟锁存电路还包括复位电路，所述复位电路联接到所述第一输出节点、所述第二输出节点和所述被提供有第二电源电压的节点，并且被配置为基于复位信号、所述时钟信号和所述时钟信号的所述互补信号来改变所述第一输出节点和所述第二输出节点的电压电平。
8.一种时钟锁存电路，该时钟锁存电路包括：放大电路，所述放大电路联接在第一公共节点和被提供有第一电源电压的节点之间，并且被配置为基于第一输入信号和第二输入信号来改变第一输出节点和第二输出节点的电压电平；锁存电路，所述锁存电路联接在第二公共节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第一输出节点和所述第二输出节点的电压电平来维持所述第一输出节点和所述第二输出节点的电压电平；第一激活电路，所述第一激活电路被配置为基于时钟信号允许第一电流从所述第一公共节点流到被提供有第二电源电压的节点；以及第二激活电路，所述第二激活电路被配置为基于所述时钟信号允许第二电流从所述第二公共节点流到所述被提供有第二电源电压的节点，其中，所述第二电流不同于所述第一电流。9.根据权利要求8所述的时钟锁存电路，其中，所述第二输入信号是具有所述第一输入信号的互补电压电平的互补信号和参考电压中的一者，并且其中，所述参考电压具有与所述第一输入信号摆动的范围的中部相对应的电压电平。10.根据权利要求8所述的时钟锁存电路，其中，所述放大电路包括：第一输入晶体管，所述第一输入晶体管被配置为基于所述第一输入信号将所述第二输出节点联接到所述第一公共节点；以及第二输入晶体管，所述第二输入晶体管被配置为基于所述第二输入信号将所述第一输出节点联接到所述第一公共节点。11.根据权利要求8所述的时钟锁存电路，其中，所述第一激活电路包括：第一使能晶体管，所述第一使能晶体管被配置为基于所述时钟信号将所述第一公共节点联接到第一节点；以及第一电流源，所述第一电流源被配置为输出所述第一电流以使所述第一电流从所述第一节点流到所述被提供有第二电源电压的节点。12.根据权利要求8所述的时钟锁存电路，其中，所述锁存电路包括：第一锁存晶体管，所述第一锁存晶体管被配置为基于所述第一输出节点的电压电平将所述第二输出节点联接到所述第二公共节点；以及第二锁存晶体管，所述第二锁存晶体管被配置为基于所述第二输出节点的电压电平将所述第一输出节点联接到所述第二公共节点。13.根据权利要求8所述的时钟锁存电路，其中，所述第二激活电路包括：第二使能晶体管，所述第二使能晶体管被配置为基于所述时钟信号将所述第二公共节点联接到第二节点；以及第二电流源，所述第二电流源被配置为输出所述第二电流以使所述第二电流从所述第二节点流到所述被提供有第二电源电压的节点。14.根据权利要求8所述的时钟锁存电路，其中，所述第二电流大于所述第一电流。15.根据权利要求8所述的时钟锁存电路，其中，所述第一激活电路基于第一电流控制信号来改变所述第一电流的量，并且
其中，所述第二激活电路基于第二电流控制信号来改变所述第二电流的量。16.根据权利要求8所述的时钟锁存电路，该时钟锁存电路还包括复位电路，所述复位电路联接到所述第一输出节点、所述第二输出节点以及所述被提供有第二电源电压的节点，并且被配置为基于复位信号、所述时钟信号和所述时钟信号的互补信号来改变所述第一输出节点和所述第二输出节点的电压电平。17.一种时钟生成电路，该时钟生成电路包括：第一放大电路，所述第一放大电路联接在第一节点和被提供有第一电源电压的节点之间，并且被配置为基于第一控制时钟信号、第一时钟信号和第三时钟信号分别通过第一输出节点和第二输出节点输出第二时钟信号和第四时钟信号；第一锁存电路，所述第一锁存电路联接在第二节点和所述被提供有第一电源电压的节点之间，并且被配置为基于第二控制时钟信号来维持所述第一输出节点和所述第二输出节点的电压电平；第二放大电路，所述第二放大电路联接在所述第一节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第二控制时钟信号、所述第二时钟信号和所述第四时钟信号分别通过第三输出节点和第四输出节点输出所述第一时钟信号和所述第三时钟信号；第二锁存电路，所述第二锁存电路联接在所述第二节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第一控制时钟信号来维持所述第三输出节点和所述第四输出节点的电压电平；第一电流源，所述第一电流源被配置为允许第一电流从所述第一节点流到被提供有第二电源电压的节点；以及第二电流源，所述第二电流源被配置为允许第二电流从所述第二节点流到所述被提供有第二电源电压的节点，其中，所述第二电流不同于所述第一电流。18.根据权利要求17所述的时钟生成电路，其中，所述第二电流大于所述第一电流。19.根据权利要求17所述的时钟生成电路，其中，所述第一电流源基于第一电流控制信号来改变所述第一电流的量，并且其中，所述第二电流源基于第二电流控制信号来改变所述第二电流的量。20.一种时钟生成电路，该时钟生成电路包括：第一放大电路，所述第一放大电路联接在第一公共节点和被提供有第一电源电压的节点之间，并且被配置为基于第一时钟信号和第三时钟信号通过第一输出节点和第二输出节点输出第二时钟信号和第四时钟信号；第一锁存电路，所述第一锁存电路联接在第二公共节点和所述被提供有第一电源电压的节点之间，并且被配置为维持所述第一输出节点和所述第二输出节点的电压电平；第二放大电路，所述第二放大电路联接在第三公共节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第二时钟信号和所述第四时钟信号通过第三输出节点和第四输出节点输出所述第一时钟信号和所述第三时钟信号；第二锁存电路，所述第二锁存电路联接在第四公共节点和所述被提供有第一电源电压的节点之间，并且被配置为维持所述第三输出节点和所述第四输出节点的电压电平；
第一激活电路，所述第一激活电路被配置为基于第一控制时钟信号输出第一电流以使所述第一电流从所述第一公共节点流到被提供有第二电源电压的节点，并且被配置为基于第二控制时钟信号输出所述第一电流以使所述第一电流从所述第三公共节点流到所述被提供有第二电源电压的节点；以及第二激活电路，所述第二激活电路被配置为基于所述第二控制时钟信号允许第二电流从所述第二公共节点流到所述被提供有第二电源电压的节点，并且被配置为基于所述第一控制时钟信号允许所述第二电流从所述第四公共节点流到所述被提供有第二电源电压的节点。21.根据权利要求20所述的时钟生成电路，其中，所述第二电流大于所述第一电流。22.根据权利要求20所述的时钟生成电路，其中，所述第一激活电路基于第一电流控制信号来改变所述第一电流的量，并且其中，所述第二激活电路基于第二电流控制信号来改变所述第二电流的量。

技术总结
时钟锁存电路和使用该时钟锁存电路的时钟生成电路。时钟锁存电路包括放大电路、锁存电路、第一电流源和第二电流源。放大电路基于时钟信号、第一输入信号和第二输入信号来改变第一输出信号和第二输出信号的电压电平。锁存电路基于时钟信号的互补信号来维持第一输出信号和第二输出信号的电压电平。第一电流源允许第一电流流动以激活放大电路。第二电流源允许与第一电流不同的第二电流流动以激活锁存电路。电路。电路。


技术研发人员：姜智孝
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2021.01.13
技术公布日：2021/11/19