存储器系统中的信号路径偏置的制作方法

存储器系统中的信号路径偏置
1.交叉引用
2.本专利申请要求2020年4月15日由斯皮尔科(spirkl)等人申请的标题为“存储器系统中的信号路径偏置(signal path biasing in amemory system)”的美国专利申请第16/849,740号和2019年4月17日由斯皮尔科等人申请的标题为“存储器系统中的信号路径偏置(signal path biasing in a memory system)”的美国临时专利申请第62/835,264号的优先权，所述申请中的每一篇均转让给本受让人，且所述申请中的每一篇均以引用的方式明确并入本文中。


背景技术：

3.下文大体上涉及一种包含至少一个存储器装置的系统，且更具体来说，涉及存储器系统中的信号路径偏置。
4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器和其类似物的各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最通常存储两个状态中的一个，通常由逻辑1或逻辑0标示。在其它装置中，可存储多于两个状态。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可在存储器装置中写入状态或对状态进行编程。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性或非易失性的。例如feram的非易失性存储器即使在不存在外部电源的情况下仍可维持其所存储逻辑状态很长一段时间。例如dram的易失性存储器装置在与外部电源断开连接时可能丢失其所存储状态。
6.在一些系统中，在存储器装置与主机装置(例如，托管存储器装置的装置)之间传输的信号可能造成干扰。因此，在存储器系统中传输的信号可能影响存储器系统的其它信号，包含在存储器装置与主机装置之间传达的其它信号。
附图说明
7.图1说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的系统的实例。
8.图2说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的存储器裸片的实例。
9.图3说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的系统的实例。
10.图4说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的时序图的实例。
11.图5展示根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的存储
器装置的框图。
12.图6展示根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的主机装置的框图。
13.图7和8展示说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的一或多种方法的流程图。
具体实施方式
14.一些电子系统可包含存储器装置和主机装置(例如，使用存储器装置来存储信息的装置)，且可在存储器装置与主机装置之间传输信号。在一些电子系统中，这种信令可能造成对其它信令的干扰(例如，射频(rf)干扰、电磁(em)干扰、电场干扰)，例如存储器装置与主机装置之间的其它信令。在一些情况下，由存储器装置或主机装置传输的信号可能影响配置成接收这种信号的组件。因此，存储器装置与主机装置之间的信号传输可能影响存储器装置或主机装置处的信号接收，这可能影响由包含存储器系统和主机装置的电子系统进行的各种操作。
15.在一些电子系统中，空闲状态与后续信息传送之间的转变或信息传送与后续空闲状态之间的转变可与造成或驱动相对较高的干扰相关联。举例来说，在空闲状态中，存储器装置或主机装置中的一或两个可配置成将信号路径偏置到空闲电压，例如端接电压(例如，用于存储器装置的端接电压、用于主机装置的端接电压、与端接逻辑相关联的电压电平、端接阻抗处的电压电平)，其可与比将信号路径偏置到除空闲或端接电压外的一些电压时更低的功耗相关联。在空闲状态与后续信息传送之间的转变(或反之亦然)处，当从空闲电压转变到调制方案的相对最远离空闲电压(例如，在数据传送的第一调制符号中)的电压电平时，信号或信号路径偏置的改变可相对较大。信号或信号路径偏置的这种相对较大改变可与电子系统中的相对较高干扰相关联。
16.根据如本文中所公开的实例，电子系统可配置成以减少在转变到空闲状态和从空闲状态转变期间与其它信号的干扰的方式偏置信号路径。举例来说，在一些电子系统中，存储器装置、主机装置或两者可配置成在空闲状态与后续信息传送之间或信息传送与后续空闲状态之间将信号路径偏置到调制方案的用于传达信息的电压电平之间的电压电平(例如，中偏置电压)。在一些实例中，偏置可包含将信号路径偏置到大于调制方案的最低电压电平、小于调制方案的最高电压电平或两者的电压。在一些实例中，偏置可为作为调制方案的电压电平之间的中间值(例如，平均电压电平、均值电压电平)的电压电平，且中间值可或可不对应于调制方案的用于传达信息的电压电平(例如，偏置可不对应于调制方案的电压电平中的一个)。在一些实例中，偏置可对应于调制方案的用于传达信息的电压电平，但可或可不为调制方案的其它电压电平的算术平均值。
17.本公开的特征初始地在如参考图1和2所描述的存储器系统和存储器裸片的上下文中进行描述。本公开的特征在如参考图3和4所描述的图式和说明性调制方案的上下文中进行描述。本公开的这些和其它特征由如参考图5至8所描述的与用于存储器装置的信道调制相关的设备图和流程图进一步说明且参考所述设备图和流程图进行描述。
18.图1说明根据如本文中所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和耦合外部存储器控制器105与
存储器装置110的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可描述为单个存储器装置110。
19.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆等。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、车辆等的实例。存储器装置110可为配置成存储系统100的一或多个其它组件的数据的系统的组件。
20.系统100的至少部分可为主机装置的实例。这种主机装置可为使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、某一其它固定或便携式电子装置、车辆等。在一些情况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100为图形卡。
21.在一些情况下，存储器装置110可为独立装置或组件，其配置成与系统100的其它组件通信，且提供可能由系统100使用或引用的物理存储器地址或其它空间。在一些实例中，存储器装置110可为可配置的，以与至少一或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100和存储器装置110的相异封装、系统100与存储器装置110之间的时钟信令和同步、时序惯例，或其它因素。
22.存储器装置110可配置成存储系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于且执行由系统100通过外部存储器控制器105提供的命令)。这种命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令，或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要或指定容量。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或封装(也称为多芯片存储器或封装)。
23.系统100可进一步包含处理器120、基本输入/输出系统(bios)组件125、一或多个外围组件130和输入/输出(i/o)控制器135。系统100的组件可使用总线140彼此电子连通。
24.处理器120可配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在这种情况下，处理器120可为中央处理单元(cpu)、图形处理单元(gpu)、通用图形处理单元(gpgpu)或芯片上系统(soc)的实例，以及其它实例。
25.bios组件125可为包含操作为固件的bios的软件组件，其可初始化且运行系统100的各种硬件组件。bios组件125还可管理处理器120与例如外围组件130、i/o控制器135等的系统100的各种组件之间的数据流。bios组件125可包含存储于只读存储器(rom)、快闪存储器或任何其它非易失性存储器中的程序或软件。
26.外围组件130可为任何输入装置或输出装置，或这种装置的接口，其可集成到系统100中或与系统100集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(usb)控制器、串行或并行端口，或外围卡槽，例如外围
组件互连(pci)或专门的图形端口。外围组件130可为所属领域的技术人员理解为外围设备的其它组件。
27.i/o控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。i/o控制器135可管理未集成到系统100中或未与所述系统100集成在一起的外围设备。在一些情况下，i/o控制器135可表示到外部外围组件的物理连接或端口。
28.输入端145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口，或与其它装置或在其它装置之间的接口。在一些情况下，输入端145可为经由一或多个外围组件130与系统100介接的外围设备，或可由i/o控制器135管理。
29.输出端150可表示在系统100外部的装置或信号，其配置成从系统100或其组件中的任一个接收输出。输出端150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下，输出端150可为经由一或多个外围组件130与系统100介接的外围设备，或可由i/o控制器135管理。
30.系统100的组件可由通用或专用电路系统构成，所述通用或专用电路系统设计成实行其功能。这可包含各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、栅极、解码器、放大器，或配置成实行本文中所描述的功能的其它有源或无源元件。
31.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165
‑
a、本地存储器控制器165
‑
b和/或本地存储器控制器165
‑
n)和存储器阵列170(例如，存储器阵列170
‑
a、存储器阵列170
‑
b和/或存储器阵列170
‑
n)。存储器阵列170可为存储器单元的集合(例如，网格)，其中每一存储器单元配置成存储数字数据的至少一个位。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
32.存储器装置110可为二维(2d)存储器单元阵列的实例或可为三维(3d)存储器单元阵列的实例。举例来说，2d存储器装置可包含单个存储器裸片160。3d存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160
‑
a、存储器裸片160
‑
b和/或任何数量的存储器裸片160
‑
n)。在3d存储器装置中，多个存储器裸片160
‑
n可彼此上下堆叠或彼此紧邻堆叠。在一些情况下，3d存储器装置中的存储器裸片160
‑
n可称为叠组、层级、层或裸片。3d存储器装置可包含任何数量的堆叠式存储器裸片160
‑
n(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这与单个2d存储器装置相比可增加可定位于衬底上的存储器单元的数量，这反过来可减少生产成本或提高存储器阵列的性能，或两者。在一些3d存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。
33.装置存储器控制器155可包含配置成控制存储器装置110的操作的电路或组件。因此，装置存储器控制器155可包含使得存储器装置110能够进行命令的硬件、固件和软件，且可配置成接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些
数据的写入命令，或指示存储器装置110将把存储在存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收到的信号的接收器、用于调制信号且将信号传输到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器或其它。
34.本地存储器控制器165(例如，在存储器裸片160的本地)可配置成控制存储器裸片160的操作。此外，本地存储器控制器165可配置成与装置存储器控制器155通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可进行本文中所描述的各种功能。因此，本地存储器控制器165可配置成与装置存储器控制器155通信、与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。
35.外部存储器控制器105可配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含产生共同(源)数据时钟信号的共同数据时钟。
36.在一些情况下，外部存储器控制器105或系统100的另一组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的另一组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文中所描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可跨处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含于处理器120中)进行。
37.系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或传输介质(例如，导体)。举例来说，信道115可包含第一端子，其包含外部存储器控制器105处的一或多个引脚或衬垫，和存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可配置成充当信道的部分。
38.在一些情况下，端子的引脚或衬垫可为信道115的信号路径的部分。额外信号路径
可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，如在存储器裸片160内部的信号路径)。
39.信道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些情况下，信道115可为聚合信道，且因此可包含多个个别信道。举例来说，数据信道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、xl6(包含十六个信号路径)等。通过信道传达的信号可使用双数据速率(ddr)时序方案。举例来说，信号的一些符号可记录在时钟信号的上升沿上，且信号的其它符号可记录在时钟信号的下降沿上。通过信道传达的信号可使用单数据速率(sdr)信令。举例来说，可针对每一时钟循环记录信号的一个符号。
40.在一些情况下，信道115可包含一或多个命令和地址(ca)信道186。ca信道186可配置成在外部存储器控制器105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，ca信道186可包含具有所要数据的地址的读取命令。在一些情况下，ca信道186可记录在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，ca信道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。
41.在一些情况下，信道115可包含一或多个时钟信号(ck)信道188。ck信道188可配置成在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可配置成在高状态与低状态之间振荡，且协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可为差分输出(例如，ck_t信号和ck_c信号)，且ck信道188的信号路径可相应地配置。在一些情况下，时钟信号可为单端的。ck信道188可包含任何数量的信号路径。在一些情况下，时钟信号ck(例如，ck_t信号和ck_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的时序参考。时钟信号ck因此可不同地称为控制时钟信号ck、命令时钟信号ck或系统时钟信号ck。系统时钟信号ck可由系统时钟产生，其可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管)。
42.在一些情况下，信道115可包含一或多个数据(dq)信道190。数据信道190可配置成在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据信道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190传达可使用各种不同调制方案(例如，不归零(nrz)、具有某一数量的符号或电压电平的脉冲振幅调制(pam)，例如与三个符号或电压电平相关联的pam3方案、与四个符号或电压电平相关联的pam4方案等)调制的信号。
43.在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。
44.在一些情况下，其它信道192可包含一或多个写入时钟信号(wck)信道。虽然wck中的
‘
w’在名义上可代表“写入”，但写入时钟信号wck(例如，wck_t信号及wck_c信号)可提供通常用于存储器装置110的存取操作的时序参考(例如，用于读取和写入操作两者的时序参考)。因此，写入时钟信号wck也可称为数据时钟信号wck。wck信道可配置成在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，
写入时钟信号可为差分输出(例如，wck_t信号和wck_c信号)，且wck信道的信号路径可相应地配置。wck信道可包含任何数量的信号路径。数据时钟信号wck可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管或其类似物)。
45.在一些情况下，其它信道192可包含一或多个错误检测码(edc)信道。edc信道可配置成传达错误检测信号，例如校验和，以提高系统可靠性。edc信道可包含任何数量的信号路径，且可传达使用调制方案(例如，具有某一数量的符号或电压电平的pam)调制的信号。
46.信道115可使用各种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件的高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
47.通过信道115传达的信号可使用各种不同调制方案进行调制。在一些情况下，可使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为m等于二的m进制调制方案的实例。二进制符号调制方案的每一符号可配置成表示数字数据的一个位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于nrz、单极编码、双极编码、曼彻斯特编码、具有两个符号的pam(例如，pam2)等等。
48.在一些情况下，多符号(或多层级)调制方案可用于调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可为m大于或等于三的m进制调制方案的实例。多符号调制方案的每一符号可配置成表示数字数据的多于一个位(例如，其中符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于pam3、pam4、pam8等、正交振幅调制(qam)、正交相移键控(qpsk)等等。多符号信号(例如，pam3信号或pam4信号)可为使用包含用以对多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案和符号可替代地称为非二进制、多位或高阶调制方案和符号。
49.在一些实例中，在存储器装置110与主机装置之间(例如，通过信道115)传输的信令可能造成干扰，例如射频(rf)干扰、电磁(em)干扰、电场干扰等。在一些实例中，由所传输信令造成的干扰可涉及与所传输信令相关联的电流的电平或改变速率、涉及与所传输信令相关联的电压的电平或改变速率，或其各种组合。举例来说，所传输信号的电流或电压的相对更快变化率可与与所传输信号相关联的电场或电磁场中的相对更强或更快改变速率相关联，而所传输信号的电流或电压的相对更慢改变速率可与与所传输信号相关联的电场或电磁场中的相对更弱或更慢改变相关联。所传输信令可称为侵害者(aggressor)或侵害者信号，且干扰可至少部分地基于侵害者的电平、侵害者的改变速率和其它现象。
50.在一些系统中，来自所传输信令的干扰可入射于信号携载路径(例如，信道115、存储器装置110或主机装置的导电路径、主机装置与存储器装置110之间的导电路径)或作为用于待接收到的信号的信号携载路径的部分的组件(例如，存储器装置110或主机装置的组件、主机装置与存储器装置110之间的组件)上。举例来说，由可为振荡或另外改变电场或电磁场的存储器装置110所传输的信令引起的电场或电磁场可入射于与待由存储器装置110或外部存储器控制器105接收的信号相关联的信道115上。类似地，由可为振荡或另外改变电场或电磁场的外部存储器控制器105所传输的信令引起的电场或电磁场可入射于与待由
存储器装置110或外部存储器控制器105接收的信号相关联的信道115上。
51.在一些实例中，与接收信号相关联的信道115可具有与侵害者的电容或电感连接或耦合，例如与另一信道115、存储器装置110的组件(例如，传输器)、主机装置的组件或其各种组合的电容或电感连接或耦合。在一个实例中，由所传输信令引起的入射电场或电磁场可改变或中断待接收的信号(例如，改变或中断导电路径上的电流或电压)，或影响配置成接收信号的组件，这可称为“串扰”(例如，ac串扰、电容串扰)在一些实例中，这种串扰可能影响(例如，减弱、防碍)存储器装置110或主机装置(例如，外部存储器控制器105)同时传输和接收信号的能力。
52.系统100可配置成以减少与其它信号或组件的干扰的方式传输信令或另外偏置信号路径。举例来说，存储器装置110、主机装置(例如，外部存储器控制器105)或两者可配置成在空闲状态与后续信息传送之间或信息传送与后续空闲状态之间将信号路径(例如，dq信道的信号路径)偏置到调制方案的用于传达信息的电压电平之间的电压电平(例如，中偏置电压)。所描述的对中偏置电压的偏置可与用于待在存储器装置110与主机装置之间传达的信息的存取命令(例如，读取命令、写入命令)相关联。在一个实例中，存储器装置110可接收读取命令(例如，通过ca信道)，且至少部分地基于接收到读取命令(例如，响应于接收到读取命令)，存储器装置110可在传输调制成包含与读取命令相关联的信息的信令之前将信号路径(例如，dq信道的信号路径)偏置到中偏置电压电平。在另一实例中，主机装置(例如，外部存储器控制器105)可传输写入命令(例如，通过ca信道)，且至少部分地基于写入命令(例如，伴随写入命令的传输)，主机装置可在传输调制成包含与写入命令相关联的信息的信令之前将信号路径(例如，dq信道的信号路径)偏置到中偏置电压电平。在一些实例中，在传输调制成包含与存取命令相关联的信息的信令之前进行的这种偏置可称为“前置码”(例如，中偏置前置码)，且在传输调制成包含与存取命令相关联的信息的信令之后进行的这种偏置可称为“后置码”(例如，中偏置后置码)。
53.使用本文中所描述的技术，可相对于其它技术减少空闲状态与后续信息传送之间的信令的干扰，或信息传送与后续空闲状态之间的信令的干扰。举例来说，通过在这种转变之间插入中偏置(例如，作为前置码，作为后置码)，可减小信令或信号路径偏置的改变速率，这可减小由所传输信令诱发的电磁场、电场或其它形式的干扰。因此，与接收到的信令相关联的信号路径可暴露于减少的干扰，这可提高装置的同时传输和接收信令的能力。因此，通过减小在这种转变处的信令的信号摆幅或改变速率，可改进存储器装置110与主机装置之间的通信，这可提高系统100的性能。
54.图2说明根据本文中所公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可为可编程的，以存储两个或更多个状态。举例来说，存储器单元205可配置成一次存储数字逻辑的一个位(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可配置成一次存储数字逻辑的多于一个位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
55.存储器单元205可将表示可编程状态的电荷存储在电容器中。dram架构可包含电容器，所述电容器包含用以存储表示可编程状态的电荷的介电材料。在其它存储器架构中，
其它存储装置和组件是可能的。举例来说，可采用非线性介电材料。
56.可通过激活或选择例如字线210和/或数字线215的存取线对存储器单元205进行例如读取和写入的操作。在一些情况下，数字线215也可称为位线。对存取线、字线和数字线或其类似物的引用在不损失理解或操作的情况下可互换。激活或选择字线210或数字线215可包含将电压施加到相应线。
57.存储器裸片200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位于字线210与数字线215的相交点处。通过偏置字线210和数字线215(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单个存储器单元205。
58.可通过行解码器220或列解码器225控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址，且基于接收到的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址，且可基于接收到的列地址激活数字线215。举例来说，存储器裸片200可包含标记为wl_1到wl_m的多个字线210和标记为dl_1到dl_n的多个数字线215，其中m和n取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如wl_1和dl_3，可存取其相交点处的存储器单元205。呈二维或三维配置的字线210和数字线215的相交点可称为存储器单元205的地址。
59.存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可为介电电容器或铁电电容器的实例。电容器230的第一节点可与开关组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可为单元板参考电压，例如vpl，或可为接地，例如vss。在一些情况下，电压源240可为与板线驱动器耦合的板线的实例。开关组件235可为选择性地建立或解除建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
60.选择或撤销选择存储器单元205可通过激活或解除激活开关组件235实现。电容器230可使用开关组件235与数字线215电子连通。举例来说，当解除激活开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。在一些情况下，开关组件235为晶体管且可通过将电压施加到晶体管栅极来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可为p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通，且可基于施加到字线210的电压来激活/解除激活开关组件235。
61.字线210可为与用于对存储器单元205进行存取操作的存储器单元205电子连通的导电线。在一些架构中，字线210可与存储器单元205的开关组件235的栅极电子连通，且可配置成控制存储器单元的开关组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。
62.数字线215可为连接存储器单元205与感测组件245的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件235可配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215成电子连通(例如，恒定)。
63.感测组件245可配置成检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储状态来确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因此，感测组件245可包含一或多个感测放大器以放大由存储器单元
205输出的信号。感测放大器可在读取操作期间检测数字线215的电荷的小改变，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。感测组件245可配置成将跨数字线215从存储器单元205接收到的信号与参考信号250(例如，参考电压)进行比较。可提供存储器单元205的检测到的逻辑状态作为感测组件245的输出(例如，到输入/输出255)。
64.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可与本地存储器控制器260协同定位。本地存储器控制器260可配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转译成可由存储器裸片200使用的信息，对存储器裸片200进行一或多个操作，和响应于进行一或多个操作而将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行地址信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的振幅、形状或持续时间可调整或变化，且可针对在操作存储器裸片200时论述的各种操作而不同。
65.本地存储器控制器260可配置成对存储器裸片200的一或多个存储器单元205进行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可编程成存储所要逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可在写入操作期间将特定信号(例如，电压)施加到数字线215以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所要逻辑状态。
66.本地存储器控制器260可配置成对存储器裸片200的一或多个存储器单元205进行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间对多个存储器单元205进行感测。本地存储器控制器260可识别待对其进行读取操作的目标存储器单元205。作为读取操作的部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)。
67.本地存储器控制器260可配置成将与写入命令或读取命令相关联的数据传输到主机装置。本地存储器控制器260(或装置存储器控制器，视具体情况而定)可配置成以减少与其它信号或组件的干扰的方式偏置信号路径，作为传输与读取命令或写入命令相关联的数据的部分。举例来说，本地存储器控制器260可配置成在空闲状态与后续信息传送之间或信息传送与后续空闲状态之间将信号路径偏置到调制方案的用于传达信息的电压电平之间的电压电平(例如，中偏置电压)。
68.图3说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的系统300的实例。系统300包含主机装置310和存储器装置330，且可配置成支持主机装置310与存储器装置330之间的通过信道的信令(例如，参考图1所描述的信号路径、传输路径、信道115)。
69.主机装置310可包含传输器320和接收器325，其在一些实例中可为参考图1所描述的外部存储器控制器105的组件。在一些实例中，传输器320和接收器325可为主机装置310
的收发器组件的部分(例如，支持双向通信)。传输器320可包含或另外指代调制器或驱动器，所述调制器或驱动器配置成处理接收到的(例如，从主机装置310的另一组件接收到的)信息且基于处理后的信息将信号调制成包含用于由主机装置310传输的信息(例如，通过根据调制方案的电压电平偏置与信道相关联的信号路径)。接收器325可包含或另外指代解调器，所述解调器配置成解调包含用于在主机装置310处接收的信息的信号(例如，通过根据调制方案的电压电平检测或解码与信道相关联的信号路径上的偏置)。
70.虽然说明为包含单个传输器320，但在一些实例中，主机装置310可包含用于信道集合中的每一信道、用于引脚集合中的(例如，与信道相关联的引脚集合中的)每一引脚或各种其它配置的传输器320。同样，虽然说明为包含单个接收器325，但在一些实例中，主机装置310可包含用于信道集合中的每一信道、用于引脚集合中的(例如，与信道相关联的引脚集合中的)每一引脚或各种其它配置的接收器325。在一些实例中，传输器320和接收器325可包含在信道特定收发器中，例如配置成通过双向数据信道(例如，dq信道)或具有一或多个传输路径(例如，一或多个引脚、一或多个导体)的某一其它信道传达信令的收发器。
71.存储器装置330可包含传输器340和接收器345，其在一些实例中可为参考图1所描述的装置存储器控制器155的组件。在一些实例中，传输器340和接收器345可为存储器装置330的收发器的部分(例如，支持双向通信)。传输器340可包含或另外指代调节器或驱动器，所述调节器或驱动器配置成处理接收到的(例如，从存储器装置330的另一组件接收到的)信息且基于处理后的信息将信号调制成包含用于由存储器装置330传输的信息(例如，通过根据调制方案的电压电平偏置与信道相关联的信号路径)。接收器345可包含或另外指代解调器，所述解调器配置成解调包含用于在存储器装置330处接收的信息的信号(例如，通过根据调制方案的电压电平检测或解码与信道相关联的信号路径上的偏置)。
72.虽然说明为包含单个传输器340，但在一些实例中，存储器装置330可包含用于信道集合中的每一信道、用于引脚集合中的(例如，与信道相关联的引脚集合中的)每一引脚或各种其它配置的传输器340。同样，虽然说明为包含单个接收器345，但在一些实例中，存储器装置330可包含用于信道集合中的每一信道、用于引脚集合中的(例如，与信道相关联的引脚集合中的)每一引脚或各种其它配置的接收器345。在一些实例中，传输器340和接收器345可包含在信道特定收发器中，例如配置成通过双向信道(例如具有一或多个传输路径(例如，一或多个引脚、一或多个导体)的数据信道(例如，dq信道))传达的收发器。
73.系统300可配置成传达第一信令350(例如，从主机装置310到存储器装置330的信令)和第二信令360(例如，从存储器装置330到主机装置310的信令)。在一些实例中，第一信令350可包含或指代配置成用于存取命令信令的信道(例如，ca信道)上的存取命令信令(例如，写入命令、读取命令、重写命令、刷新命令)，或包含或指代配置成用于数据的信道(例如，dq信道)上的数据或其它信息信令(例如，写入数据、写入信号)，或其它信息信令。在一些实例中，第二信令360可包含或指代配置成用于数据的信道(例如，dq信道)上的数据或其它信息信令(例如，读取数据、读取信号)、配置成用于错误检测和校正信息的信道(例如，edc信道)上的错误检测信令(例如，错误检测信息、校验和、错误检测信号)，或其它信息信令。在各种实例中，第一信令350和第二信令360可与一或多个信号路径相关联。举例来说，第一信令350或第二信令360可在1线路信道、2线路信道、4线路信道、8线路信道或某一其它数量的信号路径上携载。
74.系统300的配置可导致系统300的一个信号造成干扰(例如，为侵害者信号或另外与侵害者信号路径相关联)，且系统300的另一信号受这种干扰影响(例如，为受害者信号或另外与受害者信号路径相关联)。举例来说，第二信令360(例如，侵害者信号)可能对第一信令350(例如，受害者信号)造成干扰，例如射频(rf)干扰、电磁(em)干扰、电场干扰等。在一些实例中，由第二信令360造成的干扰可涉及与所传输信令相关联的电流的电平或改变速率、涉及与所传输信令相关联的电压的电平或改变速率，或其各种组合。举例来说，第二信令360的电流或电压的相对更快变化率可与电场或电磁场中的相对更强或更快改变相关联，而第二信令360的电流或电压的相对更慢改变速率可与与所传输信号相关联的电场或电磁场中的相对更弱或更慢改变相关联。
75.可在例如与第一信令350相关联的信号路径的信号携载路径(例如，信道115、存储器装置110或主机装置的导电路径、主机装置与存储器装置110之间的导电路径)或作为信号携载路径的用于第一信令350的部分的组件(例如，接收器345、传输器320)上经历来自第二信令360的干扰，所述信号携载路径和所述组件中的任一个都可称为受害者信号路径。举例来说，由第二信令360引起的电场或电磁场(其可为振荡或另外改变电场或电磁场)可入射于配置成携载第一信令350的信道上。在一些实例中，这种干扰的入射或敏感性可与电容耦合或电感耦合相关联，所述电容耦合或电感耦合可与系统300的各种组件的几何结构或布局相关。由第二信令360引起的入射电场或电磁场可改变或中断第一信令350(例如，改变或中断导电路径上的电流或电压)，或影响配置成接收第一信令350的组件(例如，接收器345)。同样，由第一信令350引起的入射电场或电磁场可改变或中断第二信号360(例如，改变或中断导电路径上的电流或电压)，或影响配置成接收第二信令360的组件(例如，接收器325)。在一些实例中，例如所描述的实例的串扰或串扰现象、侵害者或受害者的其它实例可影响(例如，减弱、防碍)主机装置310或存储器装置330中的一或两个同时传输和接收信号的能力。
76.在系统300的一些实例中，空闲状态与信息传送之间的信号转变可与在受害者信号或信号路径上造成或驱动相对较高干扰相关联。在各种实例中，空闲状态可指代系统300的空闲状态、主机装置310的空闲状态、存储器装置330的空闲状态，或其组合。举例来说，在空闲状态中，存储器装置330或主机装置310中的一或两个可配置成将信号路径偏置到空闲电压。在一些实例中，空闲电压可等于或另外与端接电压(例如，用于存储器装置330的端接电压电平、用于主机装置310的端接电压电平、用于信号路径的端接电压电平)相关联，所述端接电压可与比将信号路径偏置到除端接电压外的一些电压时更低的功耗相关联。对于存储器装置330与主机装置310之间的信息传送，系统可配置成传达使用调制方案调制的信令，所述调制方案包含电压电平集合(例如，通过将例如dq信道的一或多个信号路径的信号路径偏置到调制方案的电压电平中的一个以表示、传输或另外传达调制符号)。
77.在空闲状态与后续信息传送之间的转变处，例如，当从空闲电压转变到调制方案的相对最远离空闲电压(例如，在数据传送的第一调制符号中)的电压电平时，信号或信号路径偏置的改变可相对较大，且在信息传送的开始处信号或信号路径偏置的相对较大改变可与驱动或造成相对较高干扰(例如，相对较强侵害者)相关联。在信息传送与后续空闲状态之间的转变处，例如，当从调制方案的相对最远离空闲电压(例如，在信息传送的最后一个调制符号中)的电压电平转变到空闲电压时，信号或信号路径偏置的改变可相对较大，且
在信息传送之后信号或信号路径偏置的相对较大改变可相应地与相对较高干扰(例如，相对较强侵害者)相关联。
78.系统300可配置成以减少与其它信号或信号路径的干扰(减少对受害者信号或信号路径的干扰)的方式传达信令(例如，第一信令350、第二信令360)或另外偏置信号路径。存储器装置330、主机装置310或两者可配置成在空闲状态与后续信息传送之间或信息传送与后续空闲状态之间将信号路径偏置到中间或中偏置电压电平。举例来说，存储器装置330或主机装置或两者可将信号路径偏置到调制方案的用于传达信息的电压电平之间的电压电平(例如，中偏置电压)，这可减小与这种转变相关联的信令的改变速率。
79.在各种实例中，所描述的对中偏置或另外中间电压的偏置可与用于待在存储器装置330与主机装置310之间传达的信息的存取命令(例如，读取命令、写入命令)相关联或另外伴随所述存取命令。在一个实例中，存储器装置330可(例如，通过ca信道，经由第一信令350)从主机装置310接收读取命令，且至少部分地基于接收到读取命令(例如，响应于接收到读取命令)，存储器装置330可在(例如，通过dq信道，经由第二信令360)传输调制成包含与读取命令相关联的信息的信令之前将信号路径偏置到中偏置电压电平。在另一实例中，主机装置310可(例如，通过ca信道，经由第一信令350)将写入命令传输到存储器装置330，且至少部分地基于写入命令(例如，伴随写入命令的传输)，主机装置310可在(例如，通过dq信道，经由第一信令350)传输调制成包含与写入命令相关联的信息的信令之前将信号路径偏置到中偏置电压电平。
80.在一些实例中，在传输调制成包含与存取命令相关联的信息的信令之前进行的这种偏置可称为“前置码”(例如，中偏置前置码、中间前置码符号或序列)，且在传输调制成包含与存取命令相关联的信息的信令之后进行的这种偏置可称为“后置码”(例如，中偏置后置码、中间后置码符号或序列)。在前置码和后置码通过双向信道包含于信令中的情况下，前置码或后置码的传输器可在持续时间内具有双向信道的电压控制或偏置权限(例如，用于根据特定前置码或后置码偏置与信道相关联的一或多个信号路径)，且前置码或后置码的接收器可在相应持续时间内识别双向信道上的前置码或后置码的存在，这可包含接收器忽略与前置码或后置码相关联的信令，或另外与其它数据、有效负载或信息相比不同地处理前置码或后置码(例如，避免对前置码或后置码进行解码，对前置码或后置码进行解码但识别出前置码或后置码不是与存取命令相关联的信息的部分)。
81.图4说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的时序图400的实例。时序图400可说明系统300中的信号路径(例如主机装置310与存储器装置330之间的信号路径)随时间的电压，如参考图3所描述。在一些实例中，时序图400可说明配置成在主机装置310与存储器装置330之间传递信息的信道(例如，与一或多个信号路径相关联的dq信道)的一或多个信号路径的电压，所述信道在一些实例中可为双向信道。
82.时序图400说明通过信道的信号路径传达的信息的突发430连同空闲周期、前置码(例如，前置码持续时间410)和后置码(例如，后置码持续时间450)。时序图400通过具有可配置于系统300中的电压集合进行说明。虽然时序图400的配置电压电平通过沿竖直轴线的特定间隔进行说明，但时序图400的电压电平是出于说明的目的，且并不指示一个电压电平与另一电压电平之间的间隔的特定相对量值的任何限制。此外，参考时序图400所描述的偏置可包含与在所描述操作中起始的电压源的选择性耦合，且所描述信号路径可或可不瞬时
或另外达到与所耦合电压源相同的电压。举例来说，如所说明，信号路径可根据时间常数行为接近所耦合电压源的电压电平，但信号路径可在所描述操作之间的整个持续时间内与电压源耦合或另外控制到特定电压电平。
83.时序图400包含空闲电压电平v
idle
，其可指代空闲或备用状态期间(例如，当存储器装置330未主动地读取或写入到时)的信号路径的电压。在各种实例中，基于系统300的配置或系统300的操作状态(例如，基于在空闲状态期间一个装置或具有信号路径的电压控制或偏置权限的另一装置的配置)，信号路径可由主机装置310、存储器装置330或两者偏置到v
idle
。在一些例子中，空闲电压可配置成等于系统300的端接电压(例如，存储器装置330处的端接电压、主机装置310处的端接电压)，这与将信号路径偏置到不同于端接电压的电压时相比可在空闲状态期间减少功耗。在一些实例中，空闲电压电平可配置成等于输入/输出供电电压。虽然时序图400说明为具有相对较高空闲电压电平，但在一些实例中，空闲电压电平可相对较低，例如接地电压、底盘接地或虚拟接地，其可用于接地端接系统中。
84.时序图400还包含与调制方案(例如，pam3或pam4)相关联的电压集合{v
mod,1
,v
mod,2
,v
mod,3
}，其可用于沿信号路径(例如，对应于调制方案的调制符号的电压电平)传递信息。在时序图400的实例中，说明与调制方案相关联的三个电压电平，其可对应于pam3调制方案的电压电平。然而，所描述技术可用于支持调制方案的信号路径，所述调制方案包含任何数量的电压电平(例如，pam4调制方案的四个电压电平、多于四个电压电平、二进制调制方案的两个电压电平)。
85.虽然与时序图400的实例中的调制方案相关联的电压集合中的每一个展示为不同于空闲电压(例如，v
idle
不包含于{v
mod,1
,v
mod,2
,v
mod,3
}的集合中)，但在其它实例中，v
idle
可包含于用于调制方案中的电压电平集合中。举例来说，v
idle
可等于调制方案的最高电压电平(例如，v
idle
可等于v
mod,3
)，或v
idle
可等于调制方案的最低电压电平(例如，v
idle
可等于v
mod,1
，所述v
mod,1
可等于或另外对应于接地或底盘接地电压电平)，所述最高电压电平和所述最低电压电平中的任一个可等于端接电压电平。
86.时序图400还说明可在前置码持续时间410期间用作偏置电压的一或多个电压电平。这种电压电平可称为前置码电压v
pre
，其可指代前置码的电压电平、前置码符号、前置码序列或在空闲状态之后且在后续信息传送之前的信号路径的其它中间偏置。在一些实例中，前置码电压可高于与调制方案相关联的最低电压电平(例如，v
pre
可高于v
mod,1
)、低于与调制方案相关联的最高电压电平(例如，v
pre
可低于v
mod,3
)，或两者(例如，v
pre
可在v
mod,1
与v
mod,3
之间)。在一些实例(未展示)中，前置码电压可为与调制方案相关联的最低电压电平与与调制方案相关联的最高电压电平之间的中点电压电平(例如，v
pre
可等于v
mod,1
与v
mod,3
的平均值)。在另一实例(未展示)中，在(例如，根据pam4调制方案)使用包含按升序的四个电压电平集合{v
mod,1a
,v
mod,2a
,v
mod,3a
,v
mod,4a
}的调制方案的信号路径上，v
pre
可等于v
mod,1a
与v
mod,4a
的平均值，所述平均值可不包含于与调制方案相关联的电压电平集合中。
87.虽然前置码电压说明为与调制方案中所使用的电压电平不同的电压电平，但在一些实例中，前置码电压可等于包含于调制方案中的电压电平中的一个。举例来说，在使用包含用以传递信息的三个电压电平的调制方案(如所说明，其可对应于pam3调制方案)的信号路径上，前置码电压电平可等于调制方案的中间电压电平(例如，v
pre
可等于v
mod,2
)。在另一实例(未展示)中，在(例如，根据pam4调制方案)使用包含按升序的四个电压电平集合
{v
mod,1a
,v
mod,2a
,v
mod,3a
,v
mod,4a
}的调制方案的信号路径上，前置码电压电平可等于调制方案的中间电压电平中的任一个(例如，v
pre
可等于v
mod,2a
或v
mod,3a
)，其可基于静态配置、动态配置，或系统300的操作条件，或特定信息传送的调制(例如，至少部分地基于信息传送的第一符号的电压电平)。
88.虽然前置码电压说明为在调制方案的电压电平范围内，但在其它实例(未展示)中，前置码电压可在调制方案的电压电平范围外，且仍如本文所描述而支持减少的干扰，例如当在信息传送之前的空闲电压也在调制方案的电压电平范围外时。换句话说，为了支持所描述的空闲状态与后续信息传送之间的干扰的减少，前置码电压可为在空闲状态的电压电平与调制方案的最远离空闲状态的电压电平的用于后续信息传送的电压电平之间的任何电压电平，其中当从空闲状态转变到后续信息传送时，这一前置码电压将相应地使得电压摆幅减小(例如，在单个步骤或操作中)。
89.时序图400还说明可在后置码持续时间450期间用作偏置电压的一或多个电压电平。这种电压电平可称为后置码电压v
post
，其可指代后置码的电压电平、后置码符号、后置码序列或在信息传送之后且在后续空闲状态之前的信号路径的其它中间偏置。虽然时序图400说明为具有相等的前置码电压和后置码电压，但在各种实例中，后置码电压可或可不等于前置码电压(例如，v
post
可等于v
pre
或v
post
可不同于v
pre
)。虽然时序图400的实例包含如本文中所描述的前置码和后置码两者，但在一些实例中，系统300或其操作可支持或包含在信息传送之前的前置码或在信息传送之后的后置码中的一个，在所述情况下，可省略前置码电压或后置码电压中的一个和相关联操作。
90.在一些实例中，后置码电压可高于与调制方案相关联的最低电压电平(例如，v
post
可高于v
mod,1
)、低于与调制方案相关联的最高电压电平(例如，v
post
可低于v
mod,3
)，或两者(例如，v
post
可在v
mod,1
与v
mod,3
之间)。在一些实例(未展示)中，后置码电压可为与调制方案相关联的最低电压电平与与调制方案相关联的最高电压电平之间的中点电压电平(例如，v
post
可等于v
mod,1
与v
mod,3
的平均值)。在另一实例(未展示)中，在(例如，根据pam4调制方案)使用包含按升序的四个电压电平集合{v
mod,1a
,v
mod,2a
,v
mod,3a
,v
mod,4a
}的调制方案的信号路径上，v
post
可等于v
mod,1a
与v
mod,4a
的平均值，其可不包含于与调制方案相关联的电压电平集合中。
91.虽然后置码电压说明为与调制方案中所使用的电压电平不同的电压电平，但在一些实例中，后置码电压可等于包含于调制方案中的电压电平中的一个。举例来说，在使用包含用以传递信息的三个电压电平的调制方案(如所说明，其可对应于pam3调制方案)的信号路径上，后置码电压电平可等于调制方案的中间电压电平(例如，v
post
可等于v
mod,2
)。在另一实例(未展示)中，在(例如，根据pam4调制方案)使用包含按升序的四个电压电平集合{v
mod,1a
,v
mod,2a
,v
mod,3a
,v
mod,4a
}的调制方案的信号路径上，后置码电压电平可等于调制方案的中间电压电平中的任一个(例如，v
post
可等于v
mod,2a
或v
mod,3a
)，其可基于静态配置、动态配置，或系统300的操作条件，或特定信息传送的调制(例如，至少部分地基于信息传送的最后一个符号的电压电平)。
92.虽然后置码电压说明为在调制方案的电压电平范围内，但在其它实例(未展示)中，后置码电压可在调制方案的电压电平范围外，且仍如本文所描述而支持减少的干扰，例如当在信息传送之后的空闲电压也在调制方案的电压电平范围外时。换句话说，为了支持信息传送与后续空闲状态之间的干扰的所描述减少，后置码电压可为在调制方案的最远离
后续空闲状态的电压电平的用于信息传送的电压电平与后续空闲状态的电压电平之间的任何电压电平，其中当从信息传送转变到后续空闲状态时，这一后置码电压将相应地使得电压摆幅减小(例如，在单个步骤或操作中)。
93.时序图400说明从配置电压电平中的一个到另一个的各种转变，所述转变相对于系统300的特定操作次序进行描述。虽然参考特定时间进行描述，但这种时间或相关联操作可与主机装置310或存储器装置330中的一或两个相关，且可对应于装置中的在当时具有信号路径的电压控制或偏置权限的一者。在各种实例中，装置中的具有信号路径的电压控制或偏置权限的一者可为用于时序图400的操作中的每一个的相同装置，或不同装置可在时序图400的不同操作处具有电压控制或偏置权限，包含在时序图400的操作中的每一个处所描述的实例。
94.在401处，系统300可处于空闲状态。因此，取决于主机装置310或存储器装置330在401处是否具有信号路径的电压控制或偏置权限(例如，基于空闲状态期间的偏置权限的配置)，可将信号路径偏置到空闲电压v
idle
，这可由主机装置310或存储器装置330控制。
95.在402处，系统300可起始将信号路径偏置到中间或中偏置电压电平(例如，v
pre
)，所述中间或中偏置电压电平可与前置码(例如，前置码电压电平、前置码符号)相关联。举例来说，402的操作可说明将前置码前加(例如，到突发430)，或用前置码改变信号路径的电压。在一些实例中，可至少部分地基于存取操作(例如，存储器装置330的读取操作、存储器装置的写入操作、存储器装置的重写操作、存储器装置的刷新操作)触发402的操作，且因此可基于或另外伴随存取命令。在一些实例中，在402处起始的偏置可与起始偏置与起始信息传送(例如，在403处起始突发430)之间的前置码持续时间410相关联。
96.在时序图400说明读取操作的方面的实例中，存储器装置330可(例如，通过控制信道，经由ca信道)接收读取命令，且存储器装置330可至少部分地基于接收到读取命令在402处起始或另外控制将信号路径偏置到v
pre
(例如，将前置码电压电平、符号或序列追加到读取信息传送)。在这种实例中，存储器装置330可具有信号路径的偏置权限，其可基于或另外伴有来自主机装置310的命令信令(例如，基于来自主机装置310的读取命令由存储器装置330对偏置权限的确定)。在各种实例中，主机装置310可(例如，在前置码持续时间410内)忽略在402处起始的偏置，或主机装置310可避免对在402处起始的偏置进行解码，或主机装置310可对在402处起始的偏置进行解码，但可理解偏置不是与读取操作相关联的信息的部分(例如，根据对前置码持续时间410的理解)。在一些实例中，主机装置310可在402处切换到或维持较高接收器阻抗(例如，接收器325的较高阻抗端接)，其可支持比在前置码持续时间期间配置较低接收器阻抗时更大的功率节省或效率。在时序图400说明读取操作的方面的一些实例中，例如当主机装置310通过402的操作维持来自空闲状态的偏置权限时且在突发430之前，主机装置310可传输读取命令，且还可在402处起始或另外控制将信号路径偏置到v
pre
(例如，根据预定义前置码持续时间410)。
97.在时序图400说明写入操作的方面的实例中，主机装置310可(例如，通过控制信道，通过ca信道)将写入命令传输到存储器装置330，且主机装置310可在402处至少部分地基于写入命令起始或另外控制将信号路径偏置到v
pre
(例如，将前置码电压电平、符号或序列追加到写入信息传送)。在这种实例中，主机装置310可具有信号路径的偏置权限，其可基于或另外伴有来自主机装置310的命令信令(例如，基于确定或传输主机装置310的写入命
令由主机装置310对偏置权限的确定)。在各种实例中，存储器装置330可(例如，在前置码持续时间410内)忽略在402处起始的偏置，或存储器装置330可避免对在402处起始的偏置进行解码，或存储器装置330可对在402处起始的偏置进行解码，但可理解偏置不是与写入操作相关联的信息的部分(例如，根据对前置码持续时间410的理解)。在一些实例中，存储器装置330可在402处切换到或维持较高接收器阻抗(例如，接收器345的较高阻抗端接)，其可支持比在前置码持续时间期间配置较低接收器阻抗时更大的功率节省或效率。
98.在403处，系统300可起始信息传送。举例来说，系统可通过信号路径传达信令，其中信令对应于调制成包含使用具有电压电平集合{v
mod,1
,v
mod,2
,v
mod,3
}的调制方案的信息的信号。因此，在403处，取决于待在信息传送的第一调制符号中传递的信息(例如，取决于在403处起始的第一调制符号的值)，信号路径可开始从v
pre
转变到v
mod,1
、v
mod,2
或v
mod,3
中的一个。
99.由于如在402处起始的将信号路径偏置到v
pre
(例如，由于前置码)，与403的操作相关联的电压摆幅可小于当省略402的操作时系统300将经历的可能电压摆幅。举例来说，当信息传送的第一调制符号对应于最远离空闲电压的电压电平(例如，v
mod,1
)时，与403的操作相关联的电压摆幅在省略402的操作时可与v
idle
‑
v
mod,1
一样高，但可在包含402的操作时降低到v
pre
‑
v
mod,1
。因此，通过包含402的操作，可减少与403的操作相关联的干扰。
100.在一些实例中，在403处进行偏置的装置可基于与待传达的信息相关联的存取操作的类型。举例来说，在时序图400说明读取操作的方面的情况下，存储器装置330可基于与待在第一调制符号中携载的读取操作相关联的信息而起始或另外控制将403处的信号路径偏置到调制方案的电压电平中的一个(例如，当存储器装置330具有信号路径的电压控制或偏置权限以传递与读取命令相关联的信息时)。因此，主机装置310可检测偏置以在403之后(例如，在404处起始后续偏置之前)的某一时间对信令进行解调或另外解码以接收信息。在另一实例中，在时序图400说明写入操作的方面的情况下，主机装置310可基于与待在第一调制符号中携载的写入操作相关联的信息而起始或另外控制将403处的信号路径偏置到调制方案的电压电平中的一个(例如，当主机装置310具有信号路径的电压控制或偏置权限以传递与写入命令相关联的信息时)。因此，存储器装置330可检测偏置以在403之后(例如，在404处起始后续偏置之前)的某一时间对信令进行解调或另外解码以接收信息。
101.在一些实例中，403处的偏置可与在403处起始第一调制符号与起始后续调制符号(例如，在404处起始将信号路径偏置到与调制方案相关联的电压集合{v
mod,1
,v
mod,2
,v
mod,3
}中的电压电平中的一个)之间的符号持续时间420相关联。在一些实例中，符号持续时间420可与时钟信号(例如，在通过wck信道传递时)的转变相关，且符号持续时间420可对应于时钟信号的上升沿之间的持续时间或时钟信号的下降沿之间的持续时间(例如，根据单数据速率时序)，或符号持续时间420可对应于时钟信号的上升沿与下降沿或时钟信号的下降沿与上升沿之间的持续时间(例如，根据双数据速率时序)。在一些实例中，存取命令的信息可与调制符号集合相关联，且因此可与符号持续时间420的集合相关联。举例来说，时序图400可说明与四个调制符号(例如，在403处起始的第一调制符号、在404处起始的第二调制符号、在405处起始的第三调制符号和在406处起始的第四调制符号)相关联的信息传送的实例。在其它实例中，根据所描述技术的信息传送可与单个调制符号或符号持续时间420或任何其它数量的调制符号或符号持续时间420相关联。
102.在一些实例中，针对存取命令传达的信息可根据包含多个调制符号的一或多个突发来布置，例如包含四个调制符号且因此对应于包含四个符号持续时间420的突发持续时间440的突发430。虽然突发430说明为包含四个调制符号(例如，四个符号持续时间420)，但突发430可包含任何数量的调制符号或符号持续时间420(例如，两符号突发、八符号突发、十六符号突发、单符号突发)。此外，虽然时序图400通过在402的前置码之后(例如，在后置码之前)的单个突发430进行说明，但根据所描述的在信息传送之前对中间电压电平的偏置的各种存取操作可与任何数量的突发430(例如，一或多个突发持续时间440)相关联。
103.在407处，且在突发430的末尾之后或在突发430的末尾处，系统300可起始将信号路径偏置到中间或中偏置电压电平(例如，v
post
)，所述中间或中偏置电压电平可与后置码相关联。举例来说，407的操作可说明将后置码追加(例如，到突发430)，或用后置码改变信号路径的电压。在各种实例中，可由主机装置310或存储器装置330起始407的操作。在一些实例中，在407处起始的偏置可与起始偏置与起始到空闲状态的转变(例如，在408处)之间的后置码持续时间450相关联。
104.在时序图400说明读取操作的方面的实例中，存储器装置330可至少部分地基于完成突发430(例如，将后置码电压电平、符号或序列追加到突发430的末尾)在407处起始或另外控制将信号路径偏置到v
post
。在这种实例中，存储器装置330可维持信号路径的偏置权限，其可基于或另外伴有来自主机装置310的命令信令(例如，基于来自主机装置310的读取命令由存储器装置330对偏置权限的确定)。在各种实例中，主机装置310可(例如，在后置码持续时间450内，基于主机装置310的突发430已完成的理解，例如对与读取命令相关联的信息量的理解或对突发持续时间440的理解)忽略在407处起始的偏置，或主机装置310可避免对在407处起始的偏置进行解码，或主机装置310可对在407处起始的偏置进行解码，但可理解偏置不是与读取操作相关联的信息的部分(例如，根据对后置码持续时间450的理解和突发430已完成的理解)。在一些实例中，主机装置310可在407处切换到或维持较高接收器阻抗(例如，接收器325的较高阻抗端接)，其可支持比在后置码持续时间期间配置较低接收器阻抗时更大的功率节省或效率。在时序图400说明读取操作的方面的一些实例中，主机装置310可知道突发430将在何时结束，且因此主机装置310可在时序图400说明读取命令的实例中在407处起始或另外控制将信号路径偏置到v
post
，例如当主机装置310在突发430之后且在空闲状态之前或通过空闲状态接管偏置权限时。
105.在时序图400说明写入操作的方面的实例中，主机装置310可至少部分地基于完成突发430(例如，将后置码电压电平、符号或序列追加到突发430的末尾)在407处起始或另外控制将信号路径偏置到v
post
。在这种实例中，主机装置310可维持信号路径的偏置权限，其可基于或另外伴有来自主机装置310的命令信令(例如，基于确定或传输主机装置310的写入命令由主机装置310对偏置权限的确定)。在各种实例中，存储器装置330可(例如，在后置码持续时间450内，基于存储器装置330的突发430已完成的理解，例如对与写入命令相关联的信息量的理解或对突发持续时间440的理解)忽略在407处起始的偏置，或存储器装置330可避免对在407处起始的偏置进行解码，或存储器装置330可对在407处起始的偏置进行解码，但可理解偏置不是与写入操作相关联的信息的部分(例如，根据对后置码持续时间450的理解和突发430已完成的理解)。在一些实例中，存储器装置330可在407处切换到或维持较高接收器阻抗(例如，接收器345的较高阻抗端接)，其可支持比在后置码持续时间期间配
置较低接收器阻抗时更大的功率节省或效率。
106.在408处，且在将信号路径偏置到中间电压v
post
之后，系统300可起始到空闲状态的转变，这可包含起始将信号路径偏置到空闲电压(例如，v
idle
)。由于如在407处起始的将信号路径偏置到v
post
(例如，由于后置码)，与408的操作相关联的电压摆幅(例如，v
idle
–
v
post
)可小于当省略407的操作时系统300将经历的可能电压摆幅(例如，其中取决于突发430的最终调制符号，与408的操作相关联的电压摆幅可与v
idle
‑
v
mod,1
一样大)。因此，通过包含407的操作，可减少与408的操作相关联的干扰。
107.在409处，信号路径可能已达到空闲电压v
idle
，且因此系统300可返回到空闲状态。
108.虽然时序图400说明系统300返回到空闲状态(例如，在409处)的实例，但在一些实例中，系统300可不在突发430之后或在后置码持续时间450之后返回到空闲状态。举例来说，当确定或传达系统300的另一存取命令时，可在系统300未返回到空闲状态(例如，省略408和409的操作)的情况下传达与另一存取命令相关联的另一突发430。在各种实例中，所述另一突发430可或可不与相同类型的存取命令相关联。举例来说，与读取命令相关联的突发430可后接与读取命令相关联的另一突发430，或后接与写入命令相关联的另一突发430。在另一实例中，与写入命令相关联的突发430可后接与写入命令相关联的另一突发430，或后接与读取命令相关联的另一突发430。
109.在各种实例中，突发430可紧密地后接另一突发430，或突发430可后接在突发430之间具有中间偏置的另一突发430，其可包含前置码、后置码或两者。在一些实例中，系统300可配置成在另一存取命令已发布或另外待决时(例如，在408处起始空闲电压偏置之前，在407处起始后置码偏置之前)省略前置码持续时间410、后置码持续时间450或两者。在其它实例中，前置码持续时间410、后置码持续时间450或两者可静态地配置成伴随突发430，在所述情况下，可不省略前置码持续时间410、后置码持续时间450或两者。
110.虽然以沿水平轴线的特定间隔说明401到409的操作，但时序图400的操作的时序是出于说明的目的，且并不意图指示对一个操作与另一操作之间的特定相对持续时间的任何限制。举例来说，当与符号持续时间420或突发持续时间440比较或与符号持续时间420或突发持续时间440相关联时，前置码持续时间410或后置码持续时间450可具有不同相对持续时间。在一些实例中，前置码持续时间410或后置码持续时间450中的一或两个可等于突发持续时间440，以使得信号路径在等于突发持续时间440的持续时间内偏置到中间电压，或另外控制成偏置到中间电压。在一些实例中，前置码持续时间410或后置码持续时间450中的一或两个可小于突发持续时间440，以使得信号路径在小于突发持续时间440的持续时间内偏置到中间电压，或另外控制成偏置到中间电压。举例来说，前置码持续时间410或后置码持续时间450中的一或两个可等于符号持续时间420，以使得信号路径在等于符号持续时间420的持续时间内偏置到中间电压，或另外控制成偏置到中间电压。
111.此外，虽然将在402(例如，前置码)处起始的偏置说明为转变到单个电压电平(例如，单个v
pre
)，但根据本公开的其它实例可在起始信息传送之前包含多于一个中间电压(例如，多于一个v
pre
)。举例来说，在402处起始的偏置可包含到第一前置码电压电平的第一偏置和到第二前置码电压电平的第二偏置，其中第一前置码电压可在空闲电压与第二前置码电压之间(例如，根据具有两个或更多个步骤的步进前置码)。在一些实例中，对应前置码持续时间410可包含多个较短持续时间(例如，各自等于符号持续时间420的多个持续时间)，
且可根据较短持续时间中的相应一个进行步进前置码的每一偏置。在一些实例中，包含单步前置码或多步前置码，配置可为速率敏感的，其可包含至少部分地基于系统300的操作速率(例如，时钟速率、符号持续时间420)的静态配置或动态配置。
112.同样，虽然将在407(例如，后置码)处起始的偏置说明为转变到单个电压电平(例如，单个v
post
)，但根据本公开的其它实例可在完成信息传送之后或在完成信息传送时包含多于一个中间电压(例如，多于一个v
post
)。举例来说，在407处起始的偏置可包含到第一后置码电压电平的第一偏置和到第二后置码电压电平的第二偏置，其中第二后置码电压可在第一后置码电压电平与空闲电压电平之间(例如，根据具有两个或更多个步骤的步进后置码)。在一些实例中，对应后置码持续时间450可包含多个较短持续时间(例如，各自等于符号持续时间420的多个持续时间)，且可根据较短持续时间中的相应一个进行步进后置码的每一偏置。在一些实例中，包含单步后置码或多步后置码，配置可为速率敏感的，其可包含至少部分地基于系统300的操作速率(例如，时钟速率、符号持续时间420)的静态配置或动态配置。
113.此外，虽然参考单个信号路径描述时序图400，但可根据本公开对多个信号路径进行所描述的技术。举例来说，当信息通过与多个信号路径(例如，多路径dq信道)相关联的信道传递时，信号路径中的每一个可与相同或不同前置码或后置码偏置(例如，用于起始前置码或后置码操作的相同或不同时序、前置码或后置码的相同或不同电压电平或电压电平集合)相关联。
114.在一些实例中，多路径信道的信号路径中的每一个可具有同时起始的前置码(例如，与一个信号路径相关联的402的操作可符合与其它信号路径中的每一个相关联的402的操作)。在其它实例中，多路径信道的信号路径中的每一个可具有在不同时间起始的前置码(例如，与一个信号路径相关联的402的操作可不符合与其它信号路径中的任一个相关联的402的操作)。换句话说，在一些实例中，多路径信道的前置码可在突发430之前在时间上步进或测序(例如，根据等于符号持续时间420的持续时间序列，例如当前置码持续时间410等于包含符号持续时间420的集合的突发持续时间440时)。然而，在一些实例中，可在信道的信号路径中的每一个上同时起始突发430。另外或替代地，多路径信道的信号路径集合可各自与相同前置码电压或步进前置码电压集合相关联，或多路径信道的信号路径集合可不各自与相同前置码电压或步进前置码电压集合相关联。当与在同时起始前置码的条件或与用于不同信号路径的同一电压相比时，针对不同信号路径在时间上测序前置码或使用用于不同信号路径的不同前置码电压的这种实例可进一步减少来自不同信号路径的干扰。
115.在一些实例中，多路径信道的信号路径中的每一个可具有同时起始的后置码(例如，与一个信号路径相关联的407的操作可符合与其它信号路径中的每一个相关联的407的操作)。在其它实例中，多路径信道的信号路径中的每一个可具有在不同时间处起始的后置码(例如，与一个信号路径相关联的407的操作可不符合与其它信号路径中的任一个相关联的407的操作)。换句话说，在一些实例中，多路径信道的后置码可在突发430之后在时间上步进或测序(例如，根据等于符号持续时间420的持续时间序列，例如，当后置码持续时间450等于包含符号持续时间420的集合的突发持续时间440时)，但可在信道的信号路径中的每一个上同时完成突发430。另外或替代地，多路径信道的信号路径集合可与相同后置码电压或步进后置码电压集合相关联，或多路径信道的信号路径集合可不各自与相同后置码电
压或步进后置码电压集合相关联。当与在同时起始后置码的条件或与用于不同信号路径的同一电压相比时，针对不同信号路径在时间上测序后置码或使用用于不同信号路径的不同后置码电压的这种实例可进一步减少来自不同信号路径的干扰。
116.虽然参考主机装置310和存储器装置330描述时序图400，但所描述的技术可适用于配置成在转变到空闲状态和从空闲状态转变期间以减少与其它信号的干扰的方式偏置信号路径的其它电子系统。举例来说，根据调制符号支持信息传送的各种电子系统的组件或装置可配置成在空闲状态与后续信息传送之间或信息传送与后续空闲状态之间将信号路径偏置到电压电平，所述电压电平在用于传达信息的调制方案的电压电平之间(例如，中偏置电压)。因此，所描述的技术可通常应用于例如图形卡、例如高级驾驶员辅助系统(adas)的车辆控制系统、联网装备和支持所调制信息传送的其它电子系统的系统中，且配置成支持操作模式之间的转变，例如转变到空闲状态和从空闲状态转变。
117.图5展示根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的存储器装置505的框图500。存储器装置505可为如参考图1至4描述的存储器装置的方面的实例。存储器装置505可包含存取命令接收器510、信号路径驱动器515和信号传输器520。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
118.存取命令接收器510可配置成使用包含三个或更多个电压电平的调制方案接收与待通过信号路径传输到主机装置的信息相关联的存取命令，所述调制方案包含第一电压电平、高于第一电压电平的第二电压电平和高于第二电压电平的第三电压电平。在一些情况下，存取命令包含通过控制信道接收到的读取命令。
119.信号路径驱动器515可配置成基于存取命令将信号路径偏置到第一电压电平与第三电压电平之间的第四电压电平。在一些实例中，信号路径驱动器515可在传输信号之后将信号路径偏置到第一电压电平与第三电压电平之间的第五电压电平。在一些情况下，第四电压电平与第五电压电平相等。在一些实例中，信号路径驱动器515可在将信号路径偏置到第五电压电平之后将信号路径偏置到第五电压电平与端接电压电平之间的第六电压电平。
120.在一些实例中，信号路径驱动器515可配置成在将信号路径偏置到第四电压电平之前将信号路径偏置到端接电压电平与第四电压电平之间的第七电压电平。在一些实例中，将信号路径偏置到第四电压电平包含前置码(例如，前加前置码、施加前置码电压)，且将信号路径偏置到第五电压电平包含后置码(例如，追加后置码、施加后置码电压)。
121.在一些情况下，第四电压电平等于调制方案的第二电压电平。在一些情况下，第四电压电平不同于调制方案的用于传达信息的电压电平。
122.在一些情况下，第四电压电平为第一电压电平与第三电压电平之间的中点电压电平。在一些情况下，将信号路径偏置到第四电压电平持续等于突发持续时间的持续时间。在一些情况下，将信号路径偏置到第四电压电平持续短于突发持续时间的持续时间。在一些情况下，持续时间等于一个符号持续时间。
123.信号传输器520可配置成在将信号路径偏置到第四电压电平之后通过信号路径传输使用调制方案调制以包含信息的信号。在一些情况下，传输信号持续包含符号持续时间集合的至少一个突发持续时间。在一些情况下，调制方案为包含第一电压电平、第二电压电平和第三电压电平的pam3调制方案。在一些情况下，调制方案为包含第一电压电平、第二电压电平、第三电压电平和第二电压电平与第三电压电平之间的第八电压电平的pam4调制方
案。
124.图6展示根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的主机装置605的框图600。主机装置605可为如参考图1至4描述的主机装置的方面的实例。主机装置605可包含存取命令传输器610、信号路径驱动器615和信号传输器620。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
125.存取命令传输器610可配置成使用包含三个或更多个电压电平的调制方案传输与待通过信号路径传输到存储器装置的信息相关联的存取命令，所述调制方案包含第一电压电平、高于第一电压电平的第二电压电平和高于第二电压电平的第三电压电平。在一些情况下，存取命令包含通过控制信道传输的写入命令。
126.信号路径驱动器615可由主机装置基于存取命令将信号路径偏置到第一电压电平与第三电压电平之间的第四电压电平。在一些实例中，信号路径驱动器615可在传输信号之后将信号路径偏置到高于调制方案的第一电压电平且低于调制方案的第三电压电平的第五电压电平。在一些实例中，信号路径驱动器615可在将信号路径偏置到第五电压电平之后将信号路径偏置到第五电压电平与端接电压电平之间的第六电压电平。
127.在一些实例中，信号路径驱动器615可在将信号路径偏置到第四电压电平之前将信号路径偏置到端接电压电平与第四电压电平之间的第七电压电平。在一些实例中，将信号路径偏置到第四电压电平包含前置码(例如，前加前置码、施加前置码电压)，且将信号路径偏置到第五电压电平包含后置码(例如，追加后置码、施加后置码电压)。在一些情况下，第四电压电平与第五电压电平相等。在一些情况下，第四电压电平等于调制方案的第二电压电平。
128.在一些情况下，第四电压电平不同于调制方案的用于传达信息的电压电平。在一些情况下，第四电压电平为第一电压电平与第三电压电平之间的中点电压电平。在一些情况下，将信号路径偏置到第四电压电平持续等于一个突发持续时间的持续时间。在一些情况下，将信号路径偏置到第四电压电平持续短于突发持续时间的持续时间。在一些情况下，持续时间等于一个符号持续时间。
129.信号传输器620可在将信号路径偏置到第四电压电平之后通过信号路径传输使用调制方案调制以包含信息的信号。在一些情况下，传输信号持续包含符号持续时间集合的至少一个突发持续时间。在一些情况下，调制方案为包含第一电压电平、第二电压电平和第三电压电平的pam3调制方案。在一些情况下，调制方案为包含第一电压电平、第二电压电平、第三电压电平和高于第二电压电平且低于第三电压电平的第八电压电平的pam4调制方案。
130.图7展示说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的一或多种方法700的流程图。方法700的操作可由如本文中所描述的存储器装置或其组件实施。举例来说，方法700的操作可由如参考图5所描述的存储器装置进行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件进行所描述功能。另外或替代地，存储器装置可使用专用硬件来进行所描述功能的方面。
131.在705处，存储器装置可使用包含三个或更多个电压电平的调制方案接收与待通过信号路径传输到主机装置的信息相关联的存取命令，所述调制方案包含第一电压电平、高于第一电压电平的第二电压电平和高于第二电压电平的第三电压电平。可根据本文中所
描述的方法来进行705的操作。在一些实例中，可由如参考图5所描述的存取命令接收器进行705的操作的方面。
132.在710处，存储器装置可基于存取命令将信号路径偏置到第一电压电平与第三电压电平之间的第四电压电平。可根据本文中所描述的方法来进行710的操作。在一些实例中，可由如参考图5所描述的信号路径驱动器进行710的操作的方面。
133.在715处，存储器装置可在将信号路径偏置到第四电压电平之后通过信号路径传输使用调制方案调制以包含信息的信号。可根据本文中所描述的方法来进行715的操作。在一些实例中，可由如参考图5所描述的信号传输器进行715的操作的方面。
134.在一些实例中，如本文中所描述的设备可进行一或多种方法，例如方法700。所述设备可包含用于以下操作的特征、手段或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：使用包含三个或更多个电压电平的调制方案接收与待通过信号路径传输到主机装置的信息相关联的存取命令，所述调制方案包含第一电压电平、高于所述第一电压电平的第二电压电平和高于所述第二电压电平的第三电压电平；基于所述存取命令由存储器装置将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第四电压电平；和在将所述信号路径偏置到所述第四电压电平之后通过所述信号路径传输使用所述调制方案调制以包含所述信息的信号。
135.本文中所描述的方法700和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：在传输所述信号之后，将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第五电压电平。在本文中所描述的方法700和设备的一些实例中，所述第四电压电平与所述第五电压电平可相等。
136.本文中所描述的方法700和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：在将所述信号路径偏置到所述第五电压电平之后，将所述信号路径偏置到可在所述第五电压电平与端接电压电平(例如，用于主机装置、用于存储器装置、用于信号路径)之间的第六电压电平。本文中所描述的方法700和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：将所述信号路径偏置到所述第四电压电平包含前置码(例如，前加前置码、施加前置码电压)，且将所述信号路径偏置到所述第五电压电平包含后置码(例如，追加后置码、施加后置码电压)。
137.本文中所描述的方法700和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：在将所述信号路径偏置到所述第四电压电平之前，将所述信号路径偏置到可在端接电压电平(例如，用于主机装置、用于存储器装置、用于信号路径)与所述第四电压电平之间的第七电压电平。在本文中所描述的方法700和设备的一些实例中，所述第四电压电平可等于所述调制方案的所述第二电压电平。在本文中所描述的方法700和设备的一些实例中，所述第四电压电平可不同于所述调制方案的用于传达所述信息的电压电平。
138.在本文中所描述的方法700和设备的一些实例中，所述第四电压电平可为所述第一电压电平与所述第三电压电平之间的中点电压电平。在本文中所描述的方法700和设备的一些实例中，可传输所述信号持续包含符号持续时间集合的至少一个突发持续时间，且可将所述信号路径偏置到所述第四电压电平持续可等于所述突发持续时间的持续时间。在本文中所描述的方法700和设备的一些实例中，可传输所述信号持续包含符号持续时间集合的至少一个突发持续时间，且可将所述信号路径偏置到所述第四电压电平持续可短于所
述突发持续时间的持续时间。在本文中所描述的方法700和设备的一些实例中，所述持续时间可等于一个符号持续时间。
139.在本文中所描述的方法700和设备的一些实例中，所述存取命令包含可通过控制信道(例如，ca信道)接收到的读取命令。在本文中所描述的方法700和设备的一些实例中，所述调制方案可为包含所述第一电压电平、所述第二电压电平和所述第三电压电平的pam3调制方案。在本文中所描述的方法700和设备的一些实例中，所述调制方案可为包含所述第一电压电平、所述第二电压电平、所述第三电压电平和所述第二电压电平与所述第三电压电平之间的第八电压电平的pam4调制方案。
140.图8展示说明根据如本文中所公开的实例的支持存储器系统中的信号路径偏置的一或多种方法800的流程图。方法800的操作可由如本文中所描述的主机装置或其组件实施。举例来说，方法800的操作可由如参考图6所描述的主机装置进行。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件进行所描述功能。另外或替代地，主机装置可使用专用硬件来进行所描述功能的方面。
141.在805处，主机装置可使用包含三个或更多个电压电平的调制方案传输与待通过信号路径传输到存储器装置的信息相关联的存取命令，所述调制方案包含第一电压电平、高于所述第一电压电平的第二电压电平和高于所述第二电压电平的第三电压电平。可根据本文中所描述的方法来进行805的操作。在一些实例中，可由如参考图6所描述的存取命令传输器进行805的操作的方面。
142.在810处，主机装置可基于所述存取命令将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第四电压电平。可根据本文中所描述的方法来进行810的操作。在一些实例中，可由如参考图6所描述的信号路径驱动器进行810的操作的方面。
143.在815处，主机装置可在将所述信号路径偏置到所述第四电压电平之后通过所述信号路径传输使用所述调制方案调制以包含所述信息的信号。可根据本文中所描述的方法来进行815的操作。在一些实例中，可由如参考图6所描述的信号传输器进行815的操作的方面。
144.在一些实例中，如本文中所描述的设备可进行一或多种方法，例如方法800。所述设备可包含用于以下操作的特征、手段或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)：使用包含三个或更多个电压电平的调制方案传输与待通过信号路径传输到存储器装置的信息相关联的存取命令，所述调制方案包含第一电压电平、高于所述第一电压电平的第二电压电平和高于所述第二电压电平的第三电压电平；基于所述存取命令由主机装置将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第四电压电平；和在将所述信号路径偏置到所述第四电压电平之后通过所述信号路径传输使用所述调制方案调制以包含所述信息的信号。
145.本文中所描述的方法800和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：在传输所述信号之后，将所述信号路径偏置到高于所述调制方案的所述第一电压电平且低于所述调制方案的所述第三电压电平的第五电压电平。
146.在本文中所描述的方法800和设备的一些实例中，所述第四电压电平与所述第五电压电平可相等。本文中所描述的方法800和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：在将所述信号路径偏置到所述第五电压电平之后，将所述信号
路径偏置到可在所述第五电压电平与端接电压电平(例如，用于主机装置、用于存储器装置、用于信号路径)之间的第六电压电平。
147.本文中所描述的方法800和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：将所述信号路径偏置到所述第四电压电平包含前置码(例如，前加前置码、施加前置码电压)，且将所述信号路径偏置到所述第五电压电平包含后置码(例如，追加后置码、施加后置码电压)。本文中所描述的方法800和设备的一些实例可进一步包含用于以下操作的操作、特征、手段或指令：在将所述信号路径偏置到所述第四电压电平之前，将所述信号路径偏置到可在端接电压电平(例如，用于主机装置、用于存储器装置、用于信号路径)与所述第四电压电平之间的第七电压电平。
148.在本文中所描述的方法800和设备的一些实例中，所述第四电压电平可等于所述调制方案的所述第二电压电平。在本文中所描述的方法800和设备的一些实例中，所述第四电压电平可不同于所述调制方案的用于传达所述信息的电压电平。在本文中所描述的方法800和设备的一些实例中，所述第四电压电平可为所述第一电压电平与所述第三电压电平之间的中点电压电平。
149.在本文中所描述的方法800和设备的一些实例中，可传输所述信号持续包含符号持续时间集合的至少一个突发持续时间，且可将所述信号路径偏置到所述第四电压电平持续可等于一个突发持续时间的持续时间。在本文中所描述的方法800和设备的一些实例中，可传输所述信号持续包含符号持续时间集合的至少一个突发持续时间，且可将所述信号路径偏置到所述第四电压电平持续可短于所述突发持续时间的持续时间。在本文中所描述的方法800和设备的一些实例中，所述持续时间可等于一个符号持续时间。在本文中所描述的方法800和设备的一些实例中，所述存取命令包含可通过控制信道传输的写入命令。
150.在本文中所描述的方法800和设备的一些实例中，所述调制方案可为包含所述第一电压电平、所述第二电压电平和所述第三电压电平的pam3调制方案。在本文中所描述的方法800和设备的一些实例中，所述调制方案可为包含所述第一电压电平、所述第二电压电平、所述第三电压电平和高于所述第二电压电平且低于所述第三电压电平的第八电压电平的pam4调制方案。
151.描述一种存储器装置。在一些实例中，所述存储器装置可包含接收器，所述接收器配置成使用包含三个或更多个电压电平的调制方案传输与待通过信号路径传输到主机装置的信息相关联的存取命令，所述调制方案包括第一电压电平、高于所述第一电压电平的第二电压电平和高于所述第二电压电平的第三电压电平。所述设备还可包含驱动器，所述驱动器配置成至少部分地基于所述存取命令将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第四电压电平，和在将所述信号路径偏置到所述第四电压电平之后通过所述信号路径传输使用所述调制方案调制以包含所述信息的信号。
152.在一些实例中，所述驱动器可配置成在传输所述信号之后，将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第五电压电平。在一些实例中，将所述信号路径偏置到所述第四电压电平包括前加前置码，且将所述信号路径偏置到所述第五电压电平包括追加后置码。在一些实例中，驱动器可配置成在将所述信号路径偏置到所述第四电压电平之前，将所述信号路径偏置到用于所述信号路径的端接电压电平与所述第四电压电平之间的第七电压电平。
153.描述一种主机装置。在一些实例中，所述主机装置可包含传输器，所述传输器配置成使用包含三个或更多个电压电平的调制方案传输与待通过信号路径传输到存储器装置的信息相关联的存取命令，所述调制方案包括第一电压电平、高于所述第一电压电平的第二电压电平和高于所述第二电压电平的第三电压电平。所述主机装置可包含驱动器，所述驱动器配置成至少部分地基于所述存取命令将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第四电压电平，和在将所述信号路径偏置到所述第四电压电平之后通过所述信号路径传输使用所述调制方案调制以包含所述信息的信号。
154.在一些实例中，所述驱动器可配置成在传输所述信号之后，将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第五电压电平。
155.描述一种系统。在一些实例中，所述系统可包含存储器装置和与所述存储器装置耦合的主机装置。所述系统可配置成：使用包含三个或更多个电压电平的调制方案传达与待通过信号路径从所述存储器装置传达到所述主机装置的信息相关联的读取命令，所述调制方案包括第一电压电平、高于所述第一电压电平的第二电压电平和高于所述第二电压电平的第三电压电平；将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第四电压电平；和在将所述信号路径偏置到所述第四电压电平之后通过所述信号路径传达使用所述调制方案调制以包含所述信息的信号。
156.描述一种系统。在一些实例中，所述系统可包含存储器装置和与所述存储器装置耦合的主机装置。所述系统可配置成：使用包含三个或更多个电压电平的调制方案传达与待通过信号路径从所述主机装置传达到所述存储器装置的信息相关联的写入命令，所述调制方案包括第一电压电平、高于所述第一电压电平的第二电压电平和高于所述第二电压电平的第三电压电平；将所述信号路径偏置到所述第一电压电平与所述第三电压电平之间的第四电压电平；和在将所述信号路径偏置到所述第四电压电平之后通过所述信号路径传达使用所述调制方案调制以包含所述信息的信号。
157.应注意，上文所描述的方法描述可能实施方案，且操作和步骤可重新布置或另外加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两种或更多种的部分。
158.可使用各种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，所述信号可表示信号总线，其中总线可具有各种位宽度。
159.如本文中所使用，术语“虚拟接地”是指保持在大约零伏(0v)的电压下但不直接与接地耦合的电路的节点。因此，虚拟接地的电压可临时波动且在稳定状态下返回到大约0v。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其他实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0v。
160.术语“电子连通”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，
或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件来中断所连接组件之间的信号的流动持续一段时间。
161.术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法通过导电路径在所述组件之间传达，在所述闭路关系中，信号能够通过所述导电路径在所述组件之间传达。当例如控制器的组件将其它组件耦合在一起时，组件起始允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
162.术语“隔离”指代信号当前不能够在组件之间流动的组件之间的关系。如果组件之间存在开路，那么所述组件彼此隔离。举例来说，由定位在两个组件之间的开关分离的所述组件在开关断开时彼此隔离。当控制器将两个组件隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
163.如本文中所使用，术语“大体上”意指修饰后的特性(例如，由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便实现特性的优点。
164.如本文中所使用，术语“电极”可指代电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电接触件。电极可包含提供存储器阵列的元件或组件之间的导电路径的迹线、引线、导电线、导电层或其类似物。
165.如本文中所使用，术语“短接”指代其中在组件之间经由激活所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可在所述两个组件之间的开关关闭时与第二组件交换信号。因此，短接可为实现在电子连通中的组件(或线)之间的电荷流动的动态操作。
166.包含存储器阵列的本文中所论述的装置可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电率。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来进行掺杂。
167.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括重度掺杂(例如，简并)的半导体区。源极与漏极可通过轻度掺杂的半导体区或沟道分隔开。如果沟道为n型(即，多数载流子为信号)，那么fet可称为n型fet。如果沟道为p型(即，多数载流子为空穴)，那么fet可称为p型fet。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电率。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使沟道变为导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
168.本文中结合附图阐述的描述内容描述实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且不“比其它实例优选”或“有利”。具体实施方式包含提供对所描述的技术的理解的具体细
节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知结构和装置以避免混淆所描述实例的概念。
169.在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后跟着连字符和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
170.可使用各种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
171.可用通用处理器、dsp、asic、fpga或另一可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其设计成进行本文中所描述的功能的任何组合来实施或进行结合本文中的本公开所描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它这种配置)。
172.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读介质上或通过计算机可读介质予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理地位于各种位置处，包含分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。此外，如本文中所使用，短语“基于”不应理解为参考封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
173.计算机可读介质包含非暂时性计算机存储介质和通信介质两者，其包含有助于将计算机程序从一处传送到另一处的任何介质。非暂时性存储介质可为可由通用或专用计算机存取的任何可用介质。借助于实例而非限制，非暂时性计算机可读介质可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于载送或存储呈指令或数据结构形式的所需程序代码手段且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性介质。此外，恰当地将任何连接称作计算机可读介质。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在介质的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各项的组合也包含在计算机可读介质的范围内。
174.提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将显而易见对本公开的各种修改，且本文中所定义的一般原理可应用于其它变体而不脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是赋予与本文中所公开的原理和新颖特征一致的最广泛范围。