半导体装置的制作方法

1.本发明涉及内置有电流检测用元件的半导体装置。


背景技术：

2.提出了内置有电流检测用元件的igbt(insulated gate bipolartransistor)。就该电流检测用元件内置igbt而言，通过对与从电流检测用元件流过的感测电流对应的感测电压进行测定，从而能够对经过主侧igbt的电流进行检测。
3.在具有这样的电流检测用元件内置igbt和感应负载的电路中，在igbt的通断时的米勒期间，产生感测电压急剧地上升的现象。这样的现象有可能导致电路的误动作。因此，为了解决该问题而提出了各种技术(例如专利文献1)。
4.专利文献1：国际公开第2014
‑
013618号


技术实现要素：

5.在专利文献1的技术中，使电流检测用元件的阈值电压比主侧igbt大。但存在以下问题，即，难以将这样的结构应用于近年来被广泛利用的接通电压乃至阈值电压低的元件。
6.因此，本发明就是鉴于上述这样的问题而提出的，其目的在于提供能够抑制米勒期间的感测电压的上升的技术。
7.本发明涉及的半导体装置具有：第一导电型的半导体基板；第一igbt部，其选择性地配置于所述半导体基板的第一主面；第二igbt部，其在所述半导体基板的所述第一主面与所述第一igbt部分离地配置，被用于经过所述第一igbt部的电流的检测；以及第二导电型的杂质区域，其选择性地配置于所述半导体基板的与所述第一主面相反侧的第二主面，所述第二主面中的与所述第二igbt部对应的第二范围内的所述杂质区域相对于所述第二范围的面积的面积比率比所述第二主面中的与所述第一igbt部对应的第一范围内的所述杂质区域相对于所述第一范围的面积的面积比率低。
8.发明的效果
9.根据本发明，第二范围内的杂质区域相对于与第二igbt部对应的第二范围的面积的面积比率比第一范围内的杂质区域相对于与第一igbt部对应的第一范围的面积的面积比率低。根据这样的结构，能够抑制米勒期间的感测电压的上升。
10.本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
11.图1是表示相关半导体装置的结构的剖视图。
12.图2是表示具有相关半导体装置和介电负载的电路的一个例子的图。
13.图3是表示相关半导体装置的通断时的集电极电流、栅极电压以及感测电压的变化的图。
14.图4是表示实施方式1涉及的半导体装置的结构的剖视图。
15.图5是表示实施方式1涉及的半导体装置的通断时的集电极电流以及栅极电压、感测电压的变化的图。
16.图6是表示实施方式1的变形例涉及的半导体装置的结构的剖视图。
17.图7是表示实施方式2涉及的半导体装置的结构的剖视图。
18.图8是表示实施方式2涉及的半导体装置的结构的俯视图。
具体实施方式
19.＜相关半导体装置＞
20.首先，在对本发明的实施方式涉及的半导体装置进行说明之前，对与其相关的半导体装置(以下记述为“相关半导体装置”)进行说明。以下，以第一导电型为n型、第二导电型为p型的结构为例进行说明。但不限于此，也可以是第一导电型为p型、第二导电型为n型。
21.图1是表示相关半导体装置的结构的剖视图。图1的相关半导体装置具有半导体基板1、第一igbt部即主igbt部2、第二igbt部即感测igbt部3和p型的杂质区域即集电极区域4。
22.半导体基板1呈n型。半导体基板1包含从上表面(第一主面)起依次呈n型以及n
‑
型的漂移区域1a和呈n 型的缓冲区域1b。缓冲区域1b配置于漂移区域1a的下部。此外，半导体基板1的结构不限于以上结构。另外，半导体基板1可以由通常的半导体晶片构成，也可以由外延生长层构成。
23.主igbt部2选择性地配置于半导体基板1的漂移区域1a的上表面。主igbt部2具有p型的基极区域2a、n 型的发射极区域2b、栅极绝缘膜2c、栅极电极2d、层间绝缘膜2e和发射极电极2f。主igbt部2、漂移区域1a、缓冲区域1b以及集电极区域4构成主侧igbt。
24.基极区域2a选择性地配置于漂移区域1a的上表面。发射极区域2b选择性地配置于基极区域2a的上表面。栅极电极2d在横跨基极区域2a、发射极区域2b以及漂移区域1a的沟槽内隔着栅极绝缘膜2c而配置。
25.层间绝缘膜2e配置于栅极绝缘膜2c、栅极电极2d以及一部分的发射极区域2b之上。发射极电极2f与从层间绝缘膜2e露出的基极区域2a以及发射极区域2b连接。
26.感测igbt部3在半导体基板1的漂移区域1a的上表面与主igbt部2分离地配置。此外，在以下的说明中，将主igbt部2与感测igbt部3之间的部分记述为分离部分5而进行说明。
27.1个感测igbt部3具有与1个主igbt部2大致相同的设计以及结构。即，感测igbt部3具有分别与基极区域2a、发射极区域2b、栅极绝缘膜2c、栅极电极2d、层间绝缘膜2e以及发射极电极2f相同的基极区域3a、发射极区域3b、栅极绝缘膜3c、栅极电极3d、层间绝缘膜3e以及发射极电极3f。此外，基极区域2a与基极区域3a通过分离部分5而彼此在电位上隔离。如上所述构成的感测igbt部3例如通过相同的工艺而与主igbt部2同时地形成。
28.感测igbt部3、漂移区域1a、缓冲区域1b以及集电极区域4构成电流检测用元件即感测侧igbt。该感测侧igbt被用于上述的经过主侧igbt的电流的检测。即，感测igbt部3被用于经过主igbt部2的电流的检测。
29.感测侧igbt的个数比主侧igbt的个数少，配置与所需面积对应的个数的感测侧igbt。感测侧igbt只要输出电流检测所需的小电流即可，因而通常以1比1000～几万个主侧
igbt的程度的比例而配置感测侧igbt。在图1中，感测侧igbt的个数是1个，但也可以配置有并联连接的多个感测侧igbt。
30.集电极区域4配置于缓冲区域1b中的与漂移区域1a相反侧的面的整面。即，集电极区域4配置于半导体基板1的与上表面相反侧的下表面(第二主面)的整面。空穴从该集电极区域4经过缓冲区域1b而被注入至漂移区域1a，产生传导率调制效应，由此电流通电能力提高。此外，也可以在集电极区域4之上配置有未图示的集电极(collector)电极(electrode)。
31.栅极端子11与栅极电极2d以及栅极电极3d连接，集电极端子12与集电极区域4电连接。并且，发射极端子13与发射极电极2f连接，感测发射极端子14与发射极电极3f连接。
32.那么，在主侧igbt，如果对栅极电极2d施加接通电压，则在基极区域2a中的栅极电极2d附近部分形成使集电极区域4与发射极电极2f之间流过电流的沟道。感测侧igbt也同样如此。如上所述，1个主侧igbt以及1个感测侧igbt具有彼此大致相同的设计以及结构，并且与相同的栅极端子11连接。因此，通过对流过1个感测侧igbt的电流进行检测，从而能够对流过1个主侧igbt乃至多个主侧igbt的电流进行计算(预测)。
33.图2是表示具有相关半导体装置和电感21等感应负载的电路的一个例子的图。集电极端子12与电感21以及二极管22的一端连接，电感21以及二极管22的另一端与电源24的一端连接。感测发射极端子14经由感测电阻23而与发射极端子13以及电源24的另一端连接。
34.在这样的图2的电路中，流过了感测侧igbt的电流即感测发射极端子14的输出电流流过感测电阻23。由此，在感测电阻23产生感测电压。能够根据感测电压而计算感测侧igbt的经过电流，能够根据感测侧igbt的经过电流而计算主侧igbt的经过电流。感测电压、感测侧igbt的经过电流或者主侧igbt的经过电流例如被用于主侧igbt的过电路保护、短路电流保护等保护动作。
35.那么，如图2所示，已知在具有相关半导体装置和感应负载的电路中，在相关半导体装置的通断时的米勒期间，感测电压上升这一现象。图3是表示图2的矩形波25的信号被输入至栅极端子11时的相关半导体装置的通断时的集电极电流、栅极电压以及感测电压的变化的图。
36.由于产生感测电压，从而感测发射极端子14的电位上升，感测侧igbt的集电极
‑
发射极间电压减小，因而在抑制感测侧igbt的电流的方向上起作用。但是，在米勒期间，由于集电极电压上升，从而感测发射极端子14的电位上升的影响变小，因此观测到感测电压急剧地上升的现象。这样的现象有可能导致电路的误动作。
37.因此，作为用于解决该问题的结构，想到设置对在米勒期间产生的感测电压进行滤波或掩蔽的外部电路的结构。但在这样的结构中，由于掩蔽等的影响，有时在一定期间无法进行保护动作。
38.另外，作为用于解决上述问题的其它结构，想到使感测侧igbt的阈值电压比主侧igbt大的结构。但就该结构而言，如果不进行制造工艺的变更，就无法对阈值电压自身进行大的变更。另外，即使对制造工艺大幅地进行变更而对阈值电压进行了大的变更，有时也会由于用户所使用的栅极驱动条件而使改善效果产生波动。
39.并且，近年来被广泛利用的接通电压低的高性能的igbt存在如下问题，即，由感测
电压的产生引起的感测发射极端子的电位上升的影响增大，在该影响得到缓和的米勒期间，感测电压上升的程度增大。与此相对，在下面说明的本发明的实施方式涉及的半导体装置能够解决这样的问题。
40.＜实施方式1＞
41.图4是表示本发明的实施方式1涉及的半导体装置的结构的剖视图。以下，对本实施方式1涉及的结构要素中的与上述的结构要素相同或者类似的结构要素标注相同或者类似的参照标号，主要对不同的结构要素进行说明。
42.在本实施方式1中，集电极区域4选择性地配置于半导体基板1的下表面(第二主面)。并且，半导体基板1的下表面中的感测范围内的集电极区域4相对于与感测igbt部3对应的感测范围(第二范围)的面积的面积比率比下表面中的主范围内的集电极区域4相对于与主igbt部2对应的主范围(第一范围)的面积的面积比率低。这里，集电极区域4的面积比率是指主范围或者感测范围各自的相对于整体面积的集电极区域4所占的比例。此外，感测范围中的集电极区域4的面积比率比主范围中的该面积比率低相当于感测范围中的集电极区域4相对于缓冲区域1b的比例比主范围中的该比例低。
43.在本实施方式1中，集电极区域4配置于整个主范围，但选择性地配置于感测范围。即，在本实施方式1中，成为相关半导体装置(图1)的感测范围中的集电极区域4的一部分被置换为缓冲区域1b的构造。另外，在本实施方式1中，构成为在半导体基板1的下表面中的与分离部分5对应的范围配置缓冲区域1b而非集电极区域4。
44.＜实施方式1的汇总＞
45.根据如上所述构成的本实施方式1，感测范围内的集电极区域4相对于感测范围的面积的面积比率比主范围内的集电极区域4相对于主范围的面积的面积比率低。根据这样的结构，就感测侧igbt而言，从集电极区域4向漂移区域1a的空穴的注入减少，因而能够使感测侧igbt的每单位面积的电流能力比主侧igbt的电流能力低。因此，能够如图5所示，在米勒期间31，抑制集电极电压上升时的感测电压的上升。
46.另外，就接通电压较小的电流检测用元件内置igbt而言，即使将感测电压用于过电路保护、短路电流保护的保护动作，也能够抑制在米勒期间31的保护动作中产生误动作。除此之外，能够不需要在米勒期间使用的滤波器等，或者使用时间常数小的滤波器等，因此，能够在开关通电时的广泛区域中进行准确的保护动作。
47.此外，从降低感测侧igbt的每单位面积的电流能力的观点来看，优选将集电极区域4配置于感测范围中的感测侧igbt的沟道正下方的范围。
48.＜实施方式1的变形例＞
49.在实施方式1中，集电极区域4配置于主范围的整体，选择性地配置于感测范围，但不限于此。只要满足感测范围内的集电极区域4相对于感测范围的面积的面积比率比主范围内的集电极区域4相对于主范围的面积的面积比率低，则也可以如图6所示，集电极区域4既选择性地配置于主范围也选择性地配置于感测范围。在这种情况下，形成二极管与主侧igbt并联连接的反向导通型igbt的构造。
50.即使是这样的结构，也与实施方式1同样地，能够抑制米勒期间31的保护动作的误动作。此外，本变形例这样的反向导通型igbt的制造工序本来就具有通过图案化来形成集电极区域4或者缓冲区域1b的工序，因此即使不追加特别的加工工艺，也能够形成本变形例
涉及的半导体装置。
51.另外，在实施方式1中，主侧igbt以及感测侧igbt是沟槽栅型igbt，但不限于此。例如，主侧igbt以及感测侧igbt也可以是平面栅型igbt。此外，上述变形例在后述的实施方式2中也能够同样地应用。
52.＜实施方式2＞
53.图7是表示本发明的实施方式2涉及的半导体装置的结构的剖视图。以下，对本实施方式2涉及的结构要素中的与上述的结构要素相同或者类似的结构要素标注相同或者类似的参照标号，主要对不同的结构要素进行说明。
54.本实施方式2的结构与向实施方式1的结构追加了载流子移动阻碍区域6的结构相同。载流子移动阻碍区域6配置于半导体基板1的下表面中的与分离部分5对应的范围。在图7的例子中，该范围是缓冲区域1b以及集电极区域4的一部分，载流子移动阻碍区域6的针对空穴的电阻比载流子移动阻碍区域6以外的缓冲区域1b以及集电极区域4的电阻高。
55.这里，在实施方式1中，虽然也依赖于分离部分5的大小，但在来自主范围的集电极区域4的空穴流入至感测侧igbt的情况下，感测侧igbt的电流能力稍微上升。
56.与此相对，根据如上所述构成的本实施方式2，在主侧igbt与感测侧igbt之间的边界具有载流子移动阻碍区域6，因此，能够抑制从主范围的集电极区域4向感测侧igbt的空穴的流入。此外，优选该载流子移动阻碍区域6是通过从下表面侧注入高度加速的带电粒子等而形成的。这样，在形成有载流子移动阻碍区域6的情况下，能够避免对表面元件的特性影响，并且抑制上述空穴的流入。另外，载流子移动阻碍区域6的从下表面算起的深度(向表面方向的长度)越大，越能够提高空穴流入的抑制效果。
57.图8是表示从集电极区域4侧观察本实施方式2涉及的半导体装置的一个例子的俯视图。如图8所示，载流子移动阻碍区域6也可以在俯视观察时包围感测范围而配置。根据这样构成，能够提高空穴流入的抑制效果。
58.此外，本发明能够在本发明的范围内对各实施方式以及各变形例自由地进行组合，或者对各实施方式以及各变形例适当地进行变形、省略。
59.对本发明进行了详细说明，但上述说明在所有方面均为例示，本发明不限定于此。可以理解为在不脱离本发明的范围的情况下能够想到未例示出的无数的变形例。
60.标号的说明
61.1半导体基板，2主igbt部，3感测igbt部，4集电极区域，5分离部分，6载流子移动阻碍区域。