延迟锁相环及其延迟线锁定方法、装置、介质及系统与流程

1.本技术涉及数字系统的时钟信号同步领域，更具体地，涉及一种延迟锁相环及其延迟线锁定方法、装置、介质及系统。


背景技术：

2.随着互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)工艺的快速发展，采用cmos工艺的各种数字电路所采用的器件的尺寸在不断地减小，数字电路的复杂度在不断地提高，同时数据电路所采用的数字系统，例如中央处理器系统或数字信号处理系统的工作速度也达到了几百兆赫兹，甚至更高。诸如这样的高速数字系统对时钟信号提出了严格的要求，然而由于制造工艺和环境的限制，系统中的时钟信号往往难以满足高速数字系统的要求。
3.为了克服时钟信号在一段时间后出现的偏差，相关技术提出了延迟锁相环(dll，delay
‑
locked loop)的电路，用于对时钟信号进行延迟调整，以实现系统中时钟信号的同步。该dll的电路通过设置延迟线，减少系统中输入时钟信号与输出时钟信号之间的相位差，并通过不断调整该延迟线，使得输入时钟信号与输出时钟信号之间的相位差为零，此时锁定延迟线，使得系统在后续运行中的时钟信号均能实现同步。
4.相关技术在进行延迟线调整的过程中，通常从固定的初始值开始调整，例如从中值10000个延迟控制字开始调整，然后通过相位检测器(pd，phase detector)比较输入时钟信号与输出时钟信号之间的相位差，直至输入时钟信号与输出时钟信号之间的相位差为零时停止调整并锁定延迟线。而这种方式所用的锁定时间(从开始调整延迟线至锁定延迟线所用的时间)往往比较长，即系统运行时时钟信号不同步的时间比较长，往往会影响系统的正常运行。


技术实现要素：

5.本技术提供了一种可解决或至少部分解决现有技术中存在的上述部分问题、或现有技术中存在的其它问题的延迟锁相环及其延迟线锁定方法、装置、介质及系统。
6.本技术的第一方面提供了一种延迟锁相环的延迟线锁定方法，包括：获取包括延迟锁相环的系统的条件参数和预先存储的锁定值；在预先存储的锁定值中确定条件参数对应的初始锁定值；以及响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。
7.本技术的第二方面提供了一种延迟锁相环的延迟线锁定装置，包括：参数获取模块，用于获取包括延迟锁相环的系统的条件参数和预先存储的锁定值；锁定值确定模块，用于在预先存储的锁定值中确定条件参数对应的初始锁定值；以及延迟线锁定模块，用于响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。
8.本技术的第三方面提供了一种延迟锁相环，包括：相位检测器、延迟线和延迟线控
制器，延迟锁相环还包括：非易失性存储器和初始值控制器；非易失性存储器用于存储延迟线控制器发送的延迟线的锁定值，并将存储的锁定值发送至初始值控制器；初始值控制器用于获取包括延迟锁相环的系统的条件参数和存储的锁定值，根据相位检测器发送的初始信号从存储的锁定值中选择匹配的初始锁定值，并将初始锁定值反馈至延迟线控制器；所述延迟线控制器用于响应于根据所述初始锁定值确定出所述延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。
9.本技术的第四方面提供了一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现本技术任意实施例的延迟锁相环的延迟线锁定方法。
10.本技术的第五方面提供了一种延迟锁定系统，包括控制器、非易失性存储器以及如上述第三方面所述的延迟锁相环；其中，控制器接收非易失性存储器发送的延迟线控制信号后，将延迟线控制信号转发至延迟锁相环；延迟锁相环根据延迟线控制信号对延迟线进行锁定，并将锁定值通过新的延迟线控制信号发送至非易失性存储器进行存储。
11.根据上述提供的延迟锁相环及其延迟线锁定方法、装置、介质及系统，通过预先存储多个延迟线的锁定值，并结合系统的条件参数选择适合系统的锁定值开始调整延迟线，使得初始锁定值尽可能地接近系统最终的锁定值，大大减少延迟线的调整次数，从而减少延迟线的锁定时间，进而减少系统运行时时钟信号不同步的时间，尽可能地减小对系统运行的影响。
附图说明
12.通过阅读参照以下附图所作的对非限制性实施方式的详细描述，本技术的其它特征、目的和优点将会变得更明显。其中：
13.图1是根据本技术一个实施方式的延迟锁相环的电路结构示意图；
14.图2是相关技术的延迟锁相环的电路结构示意图；
15.图3是相关技术的延迟锁相环的延迟线锁定方法的流程示意图；
16.图4是根据本技术一个实施方式的延迟锁相环的延迟线锁定方法的流程示意图；
17.图5是根据本技术另一个实施方式的延迟锁相环的延迟线锁定方法的流程示意图；
18.图6是根据本技术又一个实施方式的延迟锁相环的延迟线锁定方法的流程示意图；
19.图7是根据本技术一个实施方式的延迟锁相环的延迟线锁定方法的总体结构示意图；
20.图8是根据本技术一个实施方式的延迟锁相环的延迟线锁定装置的结构示意图；
21.图9是根据本技术一个实施方式的用于实现电子设备、或者用于支持可读存储介质和计算机程序产品运行的电子设备的框图。
具体实施方式
22.为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所
列项目中的一个或多个的任何和全部组合。
23.应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本技术的教导的情况下，例如，本技术中讨论的第一侧也可被称作第二侧，第一窗口也可称为第二窗口，反之亦然。
24.在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
25.还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本技术的实施方式时，使用“可”表示“本技术的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
26.除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本技术所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本技术中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
27.需要说明的是，在不冲突的情况下，本技术中的实施方式及实施方式中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本技术所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施方式来详细说明本技术。
28.此外，在本技术中当使用“连接”或“联接”时可表示相应部件之间为直接的接触或间接的接触，除非有明确的其它限定或者能够从上下文推导出的除外。
29.图1是根据本技术的实施方式的延迟锁相环的电路结构示意图。如图1所示，本实施方式提供的延迟锁相环100包括：相位检测器101、延迟线102、延迟线控制器103、非易失性存储器104和初始值控制器105。
30.其中，相位检测器101用于在系统上电后生成初始信号并将初始信号反馈至初始值控制器105，相位检测器101还用于将接收到的输出时钟信号和输入时钟信号进行比较，确定输出时钟信号和输入时钟信号存在相位差后，发送调整信号至延迟线控制器103。
31.延迟线102为延迟锁相环(dll)中对输入时钟信号进行延迟调整的单元，输入时钟信号经延迟线102进行延迟调整后输出得到输出时钟信号。
32.延迟线控制器103用于根据初始值控制器105反馈的初始锁定值或相位检测器101反馈的调整信号对dll的延迟线102进行控制。
33.非易失性存储器104用于存储多个锁定值，包括：系统在出厂时预先存储的不同系统的条件参数对应的锁定值，和/或，系统每一次运行时更新的锁定值。
34.初始值控制器105用于根据相位检测器101反馈的初始信号启动延迟线控制，然后通过dll外部的控制器(图1中未示出)从非易失性存储器104中选择匹配的初始锁定值，并
接收该控制器反馈的延迟线控制信号，接着初始值控制器105向延迟线控制器103转发该延迟线控制信号，以使延迟线控制器103根据该延迟线控制信号确定初始锁定值，并控制dll的延迟线102从该初始锁定值开始调整。
35.具体地，系统上电后相位检测器101生成初始信号反馈至初始值控制器105；然后初始值控制器105根据相位检测器101反馈的初始信号启动延迟线控制，接收外部的控制器反馈的延迟线控制信号，该延迟线控制信号指示了从非易失性存储器104中选择匹配的初始锁定值；接着初始值控制器105向延迟线控制器103转发该延迟线控制信号，延迟线控制器103接收到延迟线控制信号后，确定匹配的初始锁定值；最后延迟线控制器103根据该初始锁定值或相位检测器101反馈的调整信号对dll的延迟线102进行控制，使得输入时钟信号在每个时钟周期内通过延迟线102及前向传输线后变为输出时钟信号输出。在每个时钟周期内，反馈传输线都采集经过延迟线102输出的输出时钟信号，然后将采集的输出时钟信号作为反馈时钟信号输出给相位检测器101，相位检测器101将接收到的输出时钟信号和输入时钟信号进行比较，确定输出时钟信号和输入时钟信号存在相位差后，发送控制信号给延迟线控制器103，由延迟线控制器103输出调整信号，对延迟线102进行调整，以使得通过调整后的延迟线的输入时钟信号进一步进行延迟调整，直到相位检测器101经过检测，确定接收到的输出调整信号和输入时钟信号之间不存在相位偏差为止，此时锁定延迟线102，也就是维持当前延迟线102对输入时钟信号的延迟调整。在延迟线控制器103进行延迟调整过程中，输入时钟信号和输出时钟信号都是通过放大器输入到相位检测器101中的，以便相位检测器101可以精确检测。
36.对于相关技术中的延迟锁相环的电路结构示意图如图2所示，该延迟锁相环200仅包括：相位检测器201、延迟线202和延迟线控制器203。其中，输入时钟信号在每个时钟周期内通过延迟线202及前向传输线后变为输出时钟信号输出。在每个时钟周期内，反馈传输线都采集经过延迟线202输出的输出时钟信号，然后将采集的输出时钟信号作为反馈时钟信号输出给相位检测器201，相位检测器201将接收到的输出时钟信号和输入时钟信号进行比较，确定输出时钟信号和输入时钟信号存在相位差后，发送控制信号给延迟线控制器203，由延迟线控制器203输出调整信号，对延迟线202进行调整，以使得通过调整后的延迟线202对输入时钟信号进一步进行延迟调整，直到相位检测器201经过检测，确定接收到的输出调整信号和输入时钟信号之间不存在相位偏差为止，此时锁定延迟线202，也就是维持当前的延迟线202对输入时钟信号的延迟调整。
37.在具体实现上，参见图3所示的相关技术提供的延迟锁相环的延迟线锁定方法300的流程示意图，当延迟锁相环(dll)开始调整延迟线202(图3中未示出)时，将输入时钟信号和经延迟线延迟调整后的输出时钟信号反馈至相位检测器201，相位检测器201对输出时钟信号和输入时钟信号进行比较，生成比较信号comp和调整信号trim，其中比较信号comp表示输出时钟信号和输入时钟信号的相位的比较结果，当comp＝0时，表示输出时钟信号和输入时钟信号的相位差不为零，当comp＝1时，表示输出时钟信号和输入时钟信号的相位差为零；生成调整信号trim表示延迟线需要调整，即当comp＝0时，生成调整信号trim。当生成调整信号trim时，输出时钟信号和输入时钟信号的相位差不为零，需要继续调整延迟线，此时通过计数器204对延迟线的调整次数进行计数。通过延迟线控制器203从初始值开始调整，一般初始值采用中值，例如10000个延迟字，得到调整后的延迟线202’，输入时钟信号通过
调整后的延迟线202’生成新的输出时钟信号，反馈至相位检测器201继续进行检测。当未生成调整信号trim时，comp＝1，即输出时钟信号和输入时钟信号的相位差为零，无需再调整延迟线，因此对当前的延迟线进行锁定。
38.需要说明的是，此处以相位差为零(预设值为零)为例，描述延迟线满足锁定条件，也可以判断输入信号与输出信号的相位差与预设值的大小，当相位差小于等于预设值时，确定出当前的延迟线满足锁定条件，并对当前的延迟线进行锁定；当相位差大于预设值时，将初始锁定值调整为调整后锁定值，并根据调整后锁定值对应的延迟线继续对输入信号进行延迟调整。
39.对于不同的系统来说，延迟线的锁定值往往是不同的。而相关技术采用固定的中值作为所有系统调整延迟锁相环的延迟线的初始值，通常需要经过很多次的调整，才能锁定延迟锁相环的延迟线，其占用的锁定时间通常比较长，即系统运行时时钟信号不同步的时间比较长，因此很容易影响系统的正常运行。
40.图4是根据本技术的实施方式的延迟锁相环的延迟线锁定方法的流程示意图。如图4所示，本实施方式提供的延迟锁相环的延迟线锁定方法400包括：在步骤s401中，获取包括延迟锁相环的系统的条件参数和预先存储的锁定值；接着在步骤s402中，在预先存储的锁定值中确定条件参数对应的初始锁定值；以及最后在步骤s403中，响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。
41.下面对步骤s401～s403分别做进一步的描述。
42.在步骤s401中，获取系统的条件参数和预先存储的锁定值。其中，条件参数包括以下至少一项：工作频率、工艺
‑
电压
‑
温度、路径延迟。工作频率表示系统当前运行的频率；工艺
‑
电压
‑
温度一般称为pvt(process
‑
voltage
‑
temperature)，表示系统中不同工艺的电压和温度的条件；路径延迟表示输入信号与输出信号之间因路径导致的延迟。
43.预先存储的锁定值为预先在系统的非易失性存储器中存储的延迟线的锁定值，该锁定值可以为系统在出厂时预先存储的不同系统的条件参数对应的锁定值，也可以为系统每一次运行时更新的锁定值，也可以将上述两种锁定值都预先存储在系统的非易失性存储器中。其中，非易失性存储器中存储的数据不会因为电源断电而消失。
44.进一步地，上述s401的步骤可以包括：在系统上电后，获取系统的条件参数和预先存储在系统的非易失性存储器中的锁定值。具体地，当系统上电后，该系统中的选择控制器可以获取系统的条件参数，例如系统的工作频率和路径延迟，同时获取预先存储在系统的非易失性存储器中的锁定值，用于后续根据条件参数选择对应的锁定值作为初始锁定值对延迟锁相环的延迟线进行调整。
45.在另一实施方式中，上述s401的步骤也可以包括：在系统上电前，获取系统的条件参数和预先存储在系统的非易失性存储器中的锁定值。具体地，在系统出厂之前，可将延迟锁相环运行多次，并将每次运行的锁定值存储在非易失性存储器中。同时，为了节省系统上电后的读取时间，可以在系统上电前由系统中的选择控制器预先读取系统的条件参数和预先存储在系统的非易失性存储器中的锁定值，使得系统上电后，选择控制器可以在第一时间进行选择。
46.在步骤s402中，在预先存储的锁定值中确定条件参数对应的初始锁定值。其中，初始锁定值为系统上电时的延迟线的延迟值，一般以延迟控制字为单位。具体地，根据系统的
条件参数，从预先存储的锁定值中选择与系统的条件参数匹配的锁定值，将所匹配的锁定值作为初始锁定值，并通过该初始锁定值对应的延迟线对输入时钟信号进行延迟调整，以输出延迟调整后的输出时钟信号。进一步地，上述s402的步骤可以包括：获取系统的上一次更新的锁定值，作为初始锁定值。具体地，在同一系统中，延迟时间不会有太大变化，因此，当判断存在系统的上一次更新的锁定值时，直接将该锁定值作为初始锁定值，这样，即使需要一定的准备时间，延迟锁相环的锁定时间也非常之短，例如可以在三个周期内锁定。
47.在另一实施方式中，上述s402的步骤也可以包括：根据不同系统的条件参数与各锁定值的预设对应表，在预先存储的锁定值中确定系统的条件参数对应的初始锁定值。具体地，可以在非易失性存储器存储不同系统的条件参数与各锁定值的预设对应表，当获取系统的条件参数后，可以直接查表得到该条件参数对应的锁定值，并将该锁定值作为初始锁定值，也能快速将系统的延迟线进行锁定。
48.在步骤s403中，响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。其中，当前的延迟线为与当前的锁定值对应的延迟线。例如，在第n次进行延迟线调整后，其延迟调整后的输出时钟信号与输入时钟信号的相位差为零，因此无需再调整延迟线，可以对当前的延迟线进行锁定，后续可通过该锁定的延迟线对输入时钟信号进行延迟调整，以得出与该输入时钟信号的相位差为零的输出时钟信号。
49.进一步地，上述s403的步骤可以包括：根据初始锁定值对应的延迟线对系统的输入信号进行延迟调整，得到输出信号；以及响应于输入信号与输出信号的相位差为零，确定当前的延迟线满足锁定条件，并对当前的延迟线进行锁定。响应于输入信号与输出信号的相位差不为零，将初始锁定值调整为调整后锁定值，并根据调整后锁定值对应的延迟线继续对输入信号进行延迟调整。
50.具体地，参见图5所示的本实施方式提供的延迟锁相环的延迟线锁定方法500的流程示意图，当延迟锁相环开始调整延迟线102(图5中未示出)时，相位检测器101生成初始信号，并反馈至初始值控制器105；初始值控制器105可以直接从非易失性存储器104中预先存储的锁定值中确定系统的条件参数对应的初始锁定值，也可以直接从外部接收初始锁定值，或者如图5所示，通过选择控制器107从非易失性存储器104中预先存储的锁定值中确定系统的条件参数对应的初始锁定值，并接收选择控制器107反馈的初始锁定值；然后初始值控制器105将初始锁定值反馈至延迟线控制器103，延迟线控制器103将延迟线102(图5中未示出)设定为与初始锁定值对应后，输入时钟信号经延迟线102(图5中未示出)延迟调整后得到输出时钟信号，该输出时钟信号被反馈至相位检测器101，相位检测器101对输出时钟信号和输入时钟信号进行比较，生成比较信号comp和调整信号trim，当comp＝0时，表示输出时钟信号和输入时钟信号的相位差不为零，需要继续调整延迟线102(图5中未示出)，此时通过计数器106对延迟线的调整次数进行计数，同时相位检测器101生成调整信号trim反馈至延迟线控制器103，通过延迟线控制器103从初始锁定值开始调整，得到调整后的延迟线102’，输入时钟信号通过调整后的延迟线102’生成新的输出时钟信号，反馈至相位检测器101继续进行检测；当comp＝1时，表示输出时钟信号和输入时钟信号的相位差为零，此时不生成调整信号trim，因此延迟线控制器103无需再调整延迟线，可对当前的延迟线进行锁定，并将锁定值存储在非易失性存储器104中。待系统上电后，选择控制器107可以直接从非易失性存储器104中获取匹配的初始锁定值。
51.本实施方式通过非易失性存储器预先存储多个延迟线的锁定值，并结合系统的条件参数由初始值控制器选择适合系统的锁定值开始调整延迟线，使得初始锁定值尽可能地接近系统最终的锁定值，大大减少延迟线的调整次数，从而减少延迟线的锁定时间，进而减少系统运行时时钟信号不同步的时间，尽可能地减小对系统运行的影响。
52.图6是根据本技术的实施方式的延迟锁相环的延迟线锁定方法的流程示意图。如图6所示，本实施方式提供的延迟锁相环的延迟线锁定方法600包括：在步骤s601中，获取包括延迟锁相环的系统的条件参数和预先存储的锁定值；接着在步骤s602中，在预先存储的锁定值中确定条件参数对应的初始锁定值；然后在步骤s603中，响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定；再然后在步骤s604中，获取当前的延迟线进行锁定时的当前锁定值；最后在步骤s605中，根据所述当前锁定值更新所述系统的非易失性存储器中对应的锁定值。
53.其中，步骤s601～s603与图4对应的步骤s401～s403及其进一步限定相同，此处不再赘述。
54.下面对步骤s604～s605分别做进一步的描述。
55.在步骤s604中，获取当前的延迟线进行锁定时的当前锁定值。其中，当前的延迟线为本次调整延迟线后得到的延迟线，即输入信号与输出信号的相位差为零时的延迟线。当前锁定值为本次调整延迟线后锁定的延迟线的延迟值，即输入信号与输出信号的相位差为零时的延迟线的延迟值。
56.在步骤s605中，根据所述当前锁定值更新所述系统的非易失性存储器中对应的锁定值。具体地，若判断非易失性存储器中存在当前的频率和pvt条件，则将非易失性存储器中该频率和pvt条件对应的锁定值更新为当前锁定值。若判断非易失性存储器中不存在当前的频率和pvt条件，则将当前的频率和pvt条件以及当前锁定值存储在非易失性存储器中。
57.图7是根据本技术的实施方式的延迟锁相环的延迟线锁定方法的总体结构示意图。如图7所示为本实施方式提供的dll 701、dll外部的控制器702和非易失性存储器104之间的连接关系和信号控制关系的示意图。其中，控制器702从非易失性存储器104中选择匹配的初始锁定值后通过延迟线控制信号接收该初始锁定值；接着控制器702将该延迟线控制信号发送至dll 701，dll 701根据该延迟线控制信号确定初始锁定值对延迟线进行调整，直至经过延迟线的输出信号和输入时钟信号之间不存在相位偏差为止，锁定延迟线，并将当前的锁定值通过延迟线控制信号发送至非易失性存储器104中进行存储。
58.其中，dll 701的具体处理流程参见图1对应的实施方式，此处不再赘述。
59.图8是本技术实施例提供的、利用软件环境实现的用于延迟锁相环的延迟线锁定装置800的结构示意图。如图8所示，装置800包括：参数获取模块801，被配置为获取包括延迟锁相环的系统的条件参数和预先存储的锁定值；锁定值确定模块802，被配置为在预先存储的锁定值中确定条件参数对应的初始锁定值；以及延迟线锁定模块803，被配置为响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。
60.进一步地，参数获取模块801进一步被配置为在系统上电后，获取系统的条件参数和预先存储在系统的非易失性存储器中的锁定值。
61.进一步地，参数获取模块801进一步被配置为在系统上电前，获取系统的条件参数
和预先存储在系统的非易失性存储器中的锁定值。
62.进一步地，条件参数包括以下至少一项：工作频率、工艺
‑
电压
‑
温度、路径延迟。
63.进一步地，锁定值确定模块802被配置为获取系统的上一次更新的锁定值，作为初始锁定值。
64.进一步地，锁定值确定模块802被配置为根据不同系统的条件参数与各锁定值的预设对应表，在预先存储的锁定值中确定系统的条件参数对应的初始锁定值。
65.进一步地，预先存储的锁定值包括：系统在出厂时预先存储的不同系统的条件参数对应的锁定值，和/或，系统每一次运行时更新的锁定值。
66.进一步地，延迟线锁定模块803进一步被配置为：根据初始锁定值对应的延迟线对系统的输入信号进行延迟调整，得到输出信号；以及响应于输入信号与输出信号的相位差小于等于预设值，确定当前的延迟线满足锁定条件，并对当前的延迟线进行锁定。
67.进一步地，延迟线锁定模块803还被配置为响应于输入信号与输出信号的相位差大于预设值，将初始锁定值调整为调整后锁定值，并根据调整后锁定值对应的延迟线继续对输入信号进行延迟调整。
68.进一步地，延迟线锁定装置800还可包括：锁定值获取模块，用于获取当前的延迟线进行锁定时的当前锁定值；以及锁定值存储模块，用于根据所述当前锁定值更新所述系统的非易失性存储器中对应的锁定值。
69.本技术实施例还提供一种延迟锁相环，包括：相位检测器、延迟线和延迟线控制器，延迟锁相环还包括：非易失性存储器和初始值控制器；
70.非易失性存储器用于存储延迟线控制器发送的用于延迟线的锁定值，并将存储的锁定值发送至初始值控制器；
71.初始值控制器用于获取包括延迟锁相环的系统的条件参数和存储的锁定值，根据相位检测器发送的初始信号从存储的锁定值中选择匹配的初始锁定值，并将初始锁定值反馈至延迟线控制器；
72.延迟线控制器用于响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。
73.进一步地，初始值控制器进一步用于：
74.在系统上电后，获取系统的条件参数和预先存储在系统的非易失性存储器中的锁定值。
75.进一步地，初始值控制器进一步用于：
76.在系统上电前，获取系统的条件参数和预先存储在系统的非易失性存储器中的锁定值。
77.进一步地，条件参数包括以下至少一项：工作频率、工艺
‑
电压
‑
温度、路径延迟。
78.进一步地，延迟线控制器进一步用于：
79.根据初始锁定值对应的延迟线对系统的输入信号进行延迟调整，得到输出信号；以及
80.响应于输入信号与输出信号的相位差小于等于预设值，确定出当前的延迟线满足锁定条件，并对当前的延迟线进行锁定。
81.进一步地，延迟线控制器进一步用于：
82.响应于输入信号与输出信号的相位差大于预设值，将初始锁定值调整为调整后锁定值，并根据调整后锁定值对应的延迟线继续对输入信号进行延迟调整。
83.进一步地，延迟线控制器还用于：
84.获取当前的延迟线进行锁定时的当前锁定值；以及
85.根据当前锁定值更新系统的非易失性存储器中对应的锁定值。
86.进一步地，初始值控制器还用于：
87.获取系统的上一次更新的锁定值，作为初始锁定值。
88.进一步地，初始值控制器进一步用于：
89.根据不同系统的条件参数与各锁定值的预设对应表，在预先存储的锁定值中确定系统的条件参数对应的初始锁定值。
90.进一步地，预先存储的锁定值包括：
91.系统在出厂时预先存储的不同系统的条件参数对应的锁定值，和/或，
92.系统每一次运行时更新的锁定值。
93.本技术实施例还提供一种延迟锁定系统，包括控制器、非易失性存储器以及如上述的延迟锁相环；
94.其中，控制器接收非易失性存储器发送的延迟线控制信号后，将延迟线控制信号转发至延迟锁相环；
95.延迟锁相环根据延迟线控制信号对延迟线进行锁定，并将锁定值通过新的延迟线控制信号发送至非易失性存储器进行存储。
96.根据本技术的实施方式，本技术还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。电子设备可包括：一个或多个处理器；存储器，用于存储一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现本技术任意实施例的延迟锁相环的延迟线锁定方法。存储介质可存储有计算机程序，该程序被处理器执行时实现本技术任意实施例的延迟锁相环的延迟线锁定方法。计算机程序产品可包括计算机程序，该计算机程序在被处理器执行时实现本技术任意实施例的延迟锁相环的延迟线锁定方法。
97.如图9所示是根据本技术实施例的用于实现上述电子设备、或者用于支持可读存储介质和计算机程序产品运行的电子设备的框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本技术的实现。
98.如图9所示，该电子设备包括：一个或多个处理器901、存储器902，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在电子设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示gui的图形信息的指令。在其它实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个电子设备，各个设备提供部分必要的操作(例如，多处理器系统)。
99.存储器902即为本技术所提供的非瞬时计算机可读存储介质。其中，存储器存储有可由至少一个处理器执行的指令，以使至少一个处理器执行本技术所提供的延迟锁相环的延迟线锁定方法。本技术的非瞬时计算机可读存储介质存储计算机指令，该计算机指令用于使计算机执行本技术所提供的延迟锁相环的延迟线锁定方法。
100.存储器902作为一种非瞬时计算机可读存储介质，可用于存储非瞬时软件程序、非瞬时计算机可执行程序以及模块，如本技术实施例中的延迟锁相环的延迟线锁定方法对应的程序指令/模块(例如，附图8所示的参数获取模块801、锁定值确定模块802和延迟线锁定模块803)。处理器901通过运行存储在存储器902中的非瞬时软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例中的延迟锁相环的延迟线锁定方法。
101.存储器902可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据图像处理的电子设备的使用所创建的数据等。此外，存储器902可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些实施例中，存储器902可选包括相对于处理器901远程设置的存储器，这些远程存储器可以通过网络连接至用于执行延迟锁相环的延迟线锁定方法的电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
102.上述电子设备还可以包括：输入装置903和输出装置904。处理器901、存储器902、输入装置903和输出装置904可以通过总线或者其他方式连接，图9中以通过总线连接为例。
103.输入装置903可接收输入的数字或字符信息，以及产生与延迟锁相环的延迟线锁定的电子设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置904可以包括显示设备、辅助照明装置(例如，led)和触觉反馈装置(例如，振动电机)等。该显示设备可以包括但不限于，液晶显示器(lcd)、发光二极管(led)显示器和等离子体显示器。在一些实施方式中，显示设备可以是触摸屏。
104.此处描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、专用asic(专用集成电路)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
105.这些计算程序(也称作程序、软件、软件应用、或者代码)包括可编程处理器的机器指令，并且可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。如本文使用的，术语“机器可读介质”和“计算机可读介质”指的是用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、设备、和/或装置(例如，磁盘、光盘、存储器、可编程逻辑装置(pld))，包括，接收作为机器可读信号的机器指令的机器可读介质。术语“机器可读信号”指的是用于将机器指令和/或数据提供给可编程处理器的任何信号。
106.为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，crt(阴极射线管)或者lcd(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
107.可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(lan)、广域网(wan)和互联网。
108.计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端
‑
服务器关系的计算机程序来产生客户端和服务器的关系。
109.以上描述仅为本技术的实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本技术中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本技术中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。