确定和验证时钟域交叉中的亚稳态的制作方法

技术特征：
1.一种计算机实施的方法，用于在电路设计中确定或验证时钟域交叉cdc的亚稳态，所述方法包括：将所述电路设计中的第一元件识别为所述cdc的源；选择所述电路设计中的第二元件作为与所述源相对应的限定符；确定所述限定符的可功能性地阻塞所述源的阻塞值；作为确定所述阻塞值的结果，将所述cdc识别为同步的交叉，其中不产生亚稳态；以及向用户界面提供关于以下至少一项的信息：(i)所述限定符，(ii)所述限定符的所述阻塞值，(iii)所述cdc，和(iv)所述源，以允许用户检查(a)所述源被阻塞的电路设计以及(b)所述源未被阻塞的电路设计。2.根据权利要求1所述的计算机实施的方法，还包括：将所述电路设计中的第三元件识别为第二cdc的第二源；搜索可功能性地阻塞所述第二源的候选限定符；作为未找到所述候选限定符的结果，将所述第二cdc识别为具有未同步的交叉，其中在所述电路设计中的第四元件中，由于所述第二cdc而产生亚稳态。3.根据权利要求1所述的计算机实施的方法，其中所述cdc包括由第一时钟操作的所述第一元件与由第二时钟操作的电路元件之间的信号路径，所述第二时钟相对于所述第一时钟是异步的。4.根据权利要求1所述的计算机实施的方法，其中确定所述限定符的所述阻塞值包括：对于所述电路设计中的目的地时钟域，至少部分地基于所述电路设计创建电路图，所述电路图包括起始点和停止点，其中所述起始点可以是(i)数据输入、(ii)时钟输入、或(iii)所述目的地时钟域中的电路元件的使能输入，并且所述停止点是(i)所述目的地时钟域或(ii)所述电路设计中的源时钟域的同步器输出；遍历所述电路图，以标记所述电路图的驻留在所述cdc的源
‑
目的地路径中的所有节点；以及至少部分地基于所述电路图的标记节点、所述起始点和所述停止点，确定所述限定符的所述阻塞值。5.根据权利要求4所述的计算机实施的方法，还包括：通过如下操作对所述电路设计的确定性门执行动态同步分析：分析所述确定性门的门结构和输入信号，包括所述源，应用于所述确定性门；分析所述输入信号之间的相互作用；以及至少部分地基于分析(i)所述确定性门的所述门结构、(ii)施加到所述确定性门的所述输入信号、以及(iii)所述输入信号之间的所述相互作用，确定所述源是否能够通过所述限定符或通过所述限定符的传播阻塞值被直接阻塞。6.根据权利要求4所述的计算机实施的方法，还包括：通过对所述电路设计的多路复用器门mux执行动态同步分析，配置所述mux来阻塞所述源，所述动态同步分析包括：将所述源应用于所述mux的输入；将(i)所述目的地时钟域的信号、(ii)无约束的端口信号、或(iii)将所述目的地时钟域的另一限定符应用于所述mux的另一输入；以及
将所述限定符的所述阻塞值应用于所述mux的选择引脚。7.根据权利要求5所述的计算机实施的方法，还包括：跨所述电路图传播多个源；通过将所述限定符的所述阻塞值传播到所述电路图的所述目的地时钟域中的输入节点来执行值传播；将针对所述电路图的所述目的地时钟域中的所述输入节点的所有所述时钟域交叉标记为同步；执行深度优先搜索dfs，以确定所述阻塞值是否在所述电路图的特定节点上传播；当所述阻塞值在所述电路图的特定节点上传播时，阻塞所有源通过所述电路图的特定节点；以及当所述阻塞值没有在所述电路图的特定节点上传播时，将所有源从所述电路图的特定节点的输入传播到不同节点。8.根据权利要求7所述的计算机实施的方法，还包括：当所述电路图的特定节点是mux时，确定所述阻塞值是否在所述mux的选择线上传播；确定所述mux是否可以阻塞应用于所述mux的输入的源；如果所述阻塞值在所述mux的选择线上传播并且如果所述mux可阻塞应用于所述mux的输入的源，则阻塞应用于所述电路图的特定节点的所有源；以及如果所述阻塞值没有在所述mux的所述选择线上传播并且如果所述mux不能阻塞应用于所述mux的输入的源，则传播应用于所述mux的输入的所有源。9.根据权利要求7所述的计算机实施的方法，还包括：将到达所述电路图的所述目的地时钟域中的所述输入节点的所有源标记为未同步，并且将没有到达所述电路图的所述目的地时钟域中的所述输入节点的所有源标记为同步。10.一种系统，包括处理器和存储器，所述存储器存储指令，当所述指令被所述处理器执行时使所述处理器：将所述电路设计中的第一元件识别为所述cdc的源；选择所述电路设计中的第二元件作为与所述源相对应的限定符；确定所述限定符的可功能性地阻塞所述源的阻塞值；作为确定所述阻塞值的结果，将所述cdc识别为同步的交叉，其中由于所述cdc而不产生亚稳态；以及向用户界面提供关于以下至少一项的信息：(i)所述限定符，(ii)所述限定符的所述阻塞值，(iii)所述cdc，和(iv)所述源，以允许用户检查(a)所述源被阻塞的电路设计以及(b)所述源未被阻塞的电路设计。11.根据权利要求10所述的系统，其中所述指令进一步使所述处理器：将所述电路设计中的第三元件识别为第二cdc的第二源；搜索可功能性地阻塞所述第二源的候选限定符；作为未找到所述候选限定符的结果，将所述第二cdc识别为具有未同步的交叉，其中在所述电路设计中的第四元件中，由于所述第二cdc而产生亚稳态。12.根据权利要求10所述的系统，其中所述cdc包括由第一时钟操作的所述第一元件与
由第二时钟操作的电路元件之间的信号路径，所述第二时钟相对于所述第一时钟是异步的。13.根据权利要求10所述的系统，其中所述指令进一步使所述处理器通过以下方式确定所述限定符的所述阻塞值：对于所述电路设计中的目的地时钟域，至少部分地基于所述电路设计创建电路图，所述电路图包括起始点和停止点，其中所述起始点可以是(i)数据输入、(ii)时钟输入、或(iii)所述目的地时钟域中的电路元件的使能输入，并且所述停止点是(i)所述目的地时钟域或(ii)所述电路设计中的源时钟域的同步器输出；遍历所述电路图，以标记所述电路图的驻留在所述cdc的源
‑
目的地路径中的所有节点；以及至少部分地基于所述电路图的标记节点、所述起始点和所述停止点，确定所述限定符的所述阻塞值。14.根据权利要求13所述的系统，其中对于所述限定符为简单门，所述指令进一步使所述处理器：通过如下操作对所述电路设计的确定性门执行动态同步分析：分析所述确定性门的门结构和输入信号，包括所述源，应用于所述确定性门；分析所述输入信号之间的相互作用；以及至少部分地基于分析(i)所述确定性门的所述门结构、(ii)施加到所述确定性门的所述输入信号、以及(iii)所述输入信号之间的所述相互作用，确定所述源是否能够通过所述限定符或通过所述限定符的传播阻塞值直接阻塞。15.根据权利要求13所述的系统，其中对于所述限定符为多路复用器门mux，所述指令进一步使所述处理器：通过对所述电路设计的多路复用器门mux执行动态同步分析，配置所述mux来阻塞所述源，所述动态同步分析包括：将所述源应用于所述mux的输入；将(i)所述目的地时钟域的信号、(ii)无约束的端口信号、或(iii)将所述目的地时钟域的另一限定符应用于所述mux的另一输入；以及将所述限定符的所述阻塞值应用于所述mux的选择引脚。16.一种非暂态计算机可读介质，包括存储的指令，所述指令在被处理器执行时使所述处理器：将所述电路设计中的第一元件识别为所述cdc的源；选择所述电路设计中的第二元件作为与所述源相对应的限定符；确定所述限定符的可功能性地阻塞所述源的阻塞值；作为确定所述阻塞值的结果，将所述cdc识别为同步交叉，其中由于所述cdc而不产生亚稳态；以及向用户界面提供关于以下至少一项的信息：(i)所述限定符，(ii)所述限定符的所述阻塞值，(iii)所述cdc，和(iv)所述源，以允许用户检查(a)所述源被阻塞的电路设计以及(b)所述源未被阻塞的电路设计。17.根据权利要求16所述的非暂态计算机可读介质，其中所述指令进一步使所述处理
器：将所述电路设计中的第三元件识别为第二cdc的第二源；搜索可功能性地阻塞所述第二源的候选限定符；作为未找到所述候选限定符的结果，将所述第二cdc识别为具有未同步的交叉，其中在所述电路设计中的第四元件中，由于所述第二cdc而产生亚稳态。18.根据权利要求16所述的非暂态计算机可读介质，其中所述指令进一步使所述处理器通过以下方式确定所述限定符的所述阻塞值：对于所述电路设计中的目的地时钟域，至少部分地基于所述电路设计创建电路图，所述电路图包括起始点和停止点，其中所述起始点可以是(i)数据输入、(ii)时钟输入、或(iii)所述目的地时钟域中的电路元件的使能输入，并且所述停止点是(i)所述目的地时钟域或(ii)所述电路设计中的源时钟域的同步器输出；遍历所述电路图，以标记所述电路图的驻留在所述cdc的源
‑
目的地路径中的所有节点；以及至少部分地基于所述电路图的标记节点、所述起始点和所述停止点，确定所述限定符的所述阻塞值。19.根据权利要求18所述的非暂态计算机可读介质，所述指令进一步使所述处理器：通过如下操作对所述电路设计的确定性门执行动态同步分析：分析所述确定性门的门结构和输入信号，包括所述源，应用于所述确定性门；分析所述输入信号之间的相互作用；以及至少部分地基于分析(i)所述确定性门的所述门结构、(ii)施加到所述确定性门的所述输入信号、以及(iii)所述输入信号之间的所述相互作用，确定所述源是否能够通过所述限定符或通过所述限定符的传播阻塞值直接阻塞。20.根据权利要求18所述的非暂态计算机可读介质，所述指令进一步使所述处理器：通过对所述电路设计的多路复用器门mux执行动态同步分析，配置所述mux来阻塞所述源，所述动态同步分析包括：将所述源应用于所述mux的输入；将(i)所述目的地时钟域的信号、(ii)无约束的端口信号、或(iii)将所述目的地时钟域的另一限定符应用于所述mux的另一输入；以及将所述限定符的所述阻塞值应用于所述mux的选择引脚。

技术总结
所公开的技术涉及确定和验证时钟域交叉中的亚稳态，例如，在电路设计中验证时钟域交叉(CDC)的亚稳态。对于电路设计中的目的地时钟域，所公开的技术可包括至少部分地基于电路设计创建电路图。电路图包括起始点和停止点。起始点可以是目的地时钟域的数据输入、时钟和使能。停止点可以是电路设计中的目的地时钟域和源时钟域的同步器输出。所公开的技术还可以包括遍历电路图以标记驻留在CDC的源


技术研发人员：D
受保护的技术使用者：美商新思科技有限公司
技术研发日：2021.05.11
技术公布日：2021/11/14