对半导体器件进行裸片级唯一认证和序列化的方法与流程

对半导体器件进行裸片级唯一认证和序列化的方法
1.相关申请的交叉引用
2.本技术基于2019年4月15日提交的题为“method for die
‑
level unique authentication and serialization of semiconductor devices[对半导体器件进行裸片级唯一认证和序列化的方法]”的美国临时专利申请号62/834,089和2019年7月31日提交的题为“method for die
‑
level unique authentication and serialization of semiconductor devices[对半导体器件进行裸片级唯一认证和序列化的方法]”的美国非临时专利申请号16/528,043并要求其权益和优先权，这两个专利申请的全部内容通过援引并入本文。


背景技术：
技术领域
[0003]
本技术涉及对半导体器件的伪造品控制。更具体地，本技术涉及一种用于使用直写式光刻在半导体器件的晶圆上的特定位置处放置光学标识符图案的方法。
[0004]
相关技术的说明
[0005]
伪造半导体器件的销售是一个全球性问题，每年给芯片制造商造成数十亿美元的损失。仅美国的芯片制造商每年就损失超过七十亿美元。五角大楼估计，五角大楼购买的所有备用和替换芯片中有15％是伪造的。不成比例量的有问题的芯片来自外国，并进入供应链而不被发现。因此，强烈希望防止使用伪造半导体器件。
[0006]
解决伪造芯片问题存在许多挑战和方面。打击伪造品销售的一个基本能力是能够识别伪造器件和/或识别正品器件。能够准确且可靠地识别伪造品对于从商业中清除伪造品非常有用。此外，能够相较于市场上的全部器件来验证正品器件有助于在违反国际贸易法情况下量化损失。有一些常规的系统来验证半导体的真实性/功能性。例如，行业协会(比如semi)的标准尝试对来自可信生产商的批号进行加密。然而，在伪造器件进入公开市场后，几乎无法验证完整性。


技术实现要素：

[0007]
本文披露的技术使得芯片制造商能够在器件级唯一地标识其器件，以提供认证机制来打击现有的伪造器件。本文披露的技术提供了系统和方法，这些系统和方法能够使用现有或常规的半导体加工方法在裸片级实现唯一的光学序列化以用于芯片认证。因此，可以高效地将经济且唯一的标识添加到半导体生产工艺中。
[0008]
此外，本文披露的方法跨多个晶圆在工艺级逐个裸片地提供唯一标识符。常规的序列化手段不提供这种唯一的裸片级标记。更具体地，本文的标记是通过使用直写式图案化系统来完成的，该系统被配置为逐个裸片地提供唯一加工。使用常规的基于掩模的光刻法将成本过高，而本文的直写式系统提供了经济的标记解决方案。
[0009]
在一个实施例中，使用直写式光刻在晶圆裸片上的特定位置处放置光学标识符，
例如，字母数字串或快速响应(qr)码。此外，使用基于掩模的曝光在裸片上放置电路图案。对唯一标记的曝光可以发生在基于掩模的曝光之前或之后。对裸片上的光刻胶层进行显影以生成浮雕图案，该浮雕图案被转印到下层中。然后，下层中的开放空间填充有与下层的材料相比具有不同反射率的填充材料。
[0010]
为了清楚起见，呈现了如本文所述的不同步骤的顺序。通常，这些步骤可以以任何合适的顺序进行。另外，尽管可能在本披露内容的不同地方讨论了本文中的每个不同特征、技术、构造等，但是旨在每个概念可以彼此独立地或彼此组合地执行。因此，本技术的特征可以以许多不同的方式来实施和查看。
[0011]
本发明内容部分并未指定本技术的每个实施例和/或新颖方面。相反，本发明内容仅提供了对不同实施例以及与常规技术相比的新颖性对应点的初步讨论。在如下文进一步讨论的本披露内容的具体实施方式部分和相应附图中描述了所披露实施例的附加细节和/或可能的观点。
附图说明
[0012]
鉴于以非限制性方式给出的描述、结合所附附图，将更好地理解本技术，在附图中：
[0013]
图1a是基于掩模的投射光刻应用于一组晶圆而得到的示例性图案的示意图。
[0014]
图1b是直写式光刻应用于一组晶圆而得到的示例性图案的示意图。
[0015]
图2a是直写式光刻应用于一组裸片而得到的示例性字母数字图案的示意图。
[0016]
图2b是直写式光刻应用于一组裸片而得到的示例性qr码图案的示意图。
[0017]
图3是对直写式光刻应用于一组裸片而得到的图案的示例性分派的示意图。
[0018]
图4是裸片大小的衬底段的示例性截面图的示意图，该衬底段进行直写标识符工艺。
[0019]
图5是图4的裸片大小的衬底段的示例性截面图的示意图，该衬底段在直写标识符工艺之后进行基于掩模的曝光。
[0020]
图6是图4的裸片大小的衬底段的示例性截面图的示意图，该衬底段首先进行基于掩模的曝光。
[0021]
图7是图4的裸片大小的衬底段的示例性截面图的示意图，该衬底段在基于掩模的曝光之后进行直写标识符工艺。
[0022]
图8是在完成直写标识符工艺和基于掩模的曝光之后在光刻胶层中形成的浮雕图案的示意图。
[0023]
图9是在将图8的图案转印到导电层中并用具有不同特性的膜进行填充之后，图8的裸片大小的衬底段的示意图。
[0024]
图10示出了晶圆上的几个裸片的顶表面。
[0025]
图11示出了将组合的电路与唯一标识符图案转印到介电膜中。
[0026]
图12是在将图8的图案转印到介电层中并用具有不同特性的膜进行填充之后，图8的裸片大小的衬底段的示意图。
具体实施方式
[0027]
贯穿本说明书对“一个实施例”或“实施例”的提及意味着与实施例相结合描述的特定特征、结构、材料、或特性包括在本技术的至少一个实施例中，但是不表示它们存在于每个实施例中。因此，贯穿本说明书各处出现的“在一个实施例中”或“在实施例中”的短语不一定指本技术的同一实施例。此外，在一个或多个实施例中，可以以任何合适的方式来组合特定特征、结构、材料或特性。
[0028]
本文中的技术提供了使用常规可用的半导体加工技术跨多个晶圆和批次在裸片级唯一地标识半导体芯片的方法。这包括使用逐个裸片地提供唯一标记的直写式加工。
[0029]
半导体的图案化通常涉及使用光学光刻系统。这种系统使用例如深紫外(duv)电磁辐射在光敏抗蚀剂材料中形成高分辨率浮雕图像图案。然后将这种浮雕图像图案用作选择性沉积、刻蚀工艺和其他微细制造加工的模板。在光刻胶中实现的图像是主图案在光掩模上的投射。光掩模通常由铬和石英构成，二者结合以形成不透明区和透明区，这些区决定了源辐射在掩模界面处的传播。该光掩模有效地限定了到达感光材料膜或层的光化辐射图案。这通过改变该图案的光与材料相互作用的地方的材料溶解度来在光敏材料内形成隐式图案。用一种或多种显影化学物质对隐式图案进行显影，从而在衬底上形成浮雕图案。尽管基于掩模的光刻法是有效的，但该工艺的一个限制是光掩模的构造并不简单。构建光掩模既耗时又相对昂贵。此外，对于用该光掩模加工的所有晶圆，给定的光掩模图案是固定的或相同的。图1a展示了由应用于一组晶圆(例如，晶圆1和晶圆2)的基于掩模的投射光刻产生的固定图案。
[0030]
存在采用直写技术的替代性无掩模图案化技术。直写式系统包括电子束光刻、等离子体光刻、光栅光阀光刻和数字光投射图案化系统等等。在操作中，直写式光刻通常涉及将设计文件提供给写入引擎。写入引擎引导曝光工艺基于坐标网格在敏感材料中定义图案以驱动(多个)写入头。直写式系统的一个优点在于曝光图案不受物理介质(比如光掩模)的限制，而是以数字方式生成。因此，每次曝光都可以使用不同的设计文件或对设计文件的修改，以便每次单独的曝光可以与先前的和后续的曝光不同。差异可能很小，也可能很大。图1b展示了直写式光刻如何可以为不同的晶圆(例如，晶圆1和晶圆2)生成不同的曝光图案(例如，“a”和“b”)。如本文所使用的，通过在图案曝光之前更改数字域中的信息，每个晶圆和/或每个裸片可以包含唯一信息。
[0031]
在一个非限制性实施例中，使用直写式光刻在光刻胶中逐个晶圆或逐个器件地在特定位置处放置光学标识符。这种唯一标记的放置可以作为与常规涂覆/显影工艺结合的感光材料中的隐式图案来实现。由于晶圆图案数据存储在数字域中，因此可以添加这种唯一直写式标记，而无需担心物理掩模(光掩模)开销。然后，可以使用常规的湿法或干法刻蚀工艺将序列化永久转印到下层中。在一些实施例中，下层可以是导电层或介电层。
[0032]
所采用的特定类型的标识串可由每个用户或系统控制器选择，和/或根据期望的识别/认证类型来选择。通过非限制性示例，可以使用字母数字字符。图2a中展示了示例。晶圆上的每个裸片都可以接收唯一的字母数字代码、字符串、单词等。可以理解，可以使用许多其他类型的唯一标识符。例如，文本串、唯一象形图、矩阵、qr码及其派生物。图2b展示了用唯一qr码来标记每个裸片。可以通过光学显微镜扫描这种唯一裸片级标记以进行读取或识别。这种唯一标记可以是简单的，也可以是广含信息的。例如，给定的唯一标识符可以是
每个裸片的简单序列号。可替代地，唯一标识符可以包括生产日期、芯片规格、哪一代技术、原产地工厂、批次等。
[0033]
在一些实施例中，唯一标记可以包括为id标记分派或设计特定区域。图3展示了典型2
×
2裸片列举，用于审视四个裸片的列举场。注意到，该区域的大部分用于特定的电路设计。这种电路设计可以包括对晶体管、逻辑、存储器、布线等的放置。然后为唯一识别标记指定或分派裸片边界内的较小区域。在该示例中，此类区域是每个裸片左上角的小方框(即，id 001、id 002、id 003、id 004)。
[0034]
对唯一标记的曝光可以发生在基于掩模的曝光之前或之后。例如，在涂布机
‑
显影机(跟踪)工具中通过用光刻胶膜涂覆晶圆来准备对晶圆的光刻曝光。然后，晶圆准备好运输到扫描仪或步进机。在转移到扫描仪之前，晶圆可以移动到涂布机
‑
显影机内的另一个工具或另一个模块，以通过直写式曝光的方式曝光唯一标记。图4示出了裸片大小的衬底段的截面图。裸片大小的衬底段包括依次沉积在晶圆衬底上的光刻胶膜、导电膜和介电膜。直写式曝光(示出在裸片的左侧)以较小块或区域形成隐式图案。在这种直写式曝光之后，晶圆可以转移到扫描仪或其他基于掩模的光刻系统以进行后续加工。然后，光刻系统利用光掩模对每个裸片进行曝光以得到特定的层图案(用于晶体管形状、触点开口、布线等)。图5展示了这种曝光顺序。然后，对应的加工后的晶圆具有来自直写式曝光和基于掩模的曝光两者的隐式图案，并且然后可以进行显影。
[0035]
可替代地，在另一个非限制性实施例中，在将光刻胶膜沉积在晶圆上之后，首先比如在扫描仪工具(图6)中使用基于掩模的曝光对晶圆进行曝光。然后将晶圆返回或运送到涂布机
‑
显影机内的直写式系统或模块，以进行唯一id标记曝光(图7)。
[0036]
注意的是，基于掩模的曝光和直写式曝光可以使用相同的光波长或不同的光波长。当使用相同的光波长时，然后可以使用具有单一光酸产生剂(pag)的光刻胶。pag或其他光反应组分可以对窄带宽的光具有反应性。因此，可以沉积包含两种pag或光反应性化合物的光刻胶层，以针对每个曝光波长产生溶解度偏移。
[0037]
每次曝光完成之后，光刻胶层具有两种隐式图案，一种通过基于掩模的曝光形成，一种通过直写式曝光形成。然后，取决于抗蚀剂的调性(正/负)和溶解度偏移的类型，使用一种或多种显影剂对这些图案进行显影。该显影产生浮雕图案，然后可以将该浮雕图案用作刻蚀掩模以将该浮雕图案转印到一个或多个下层中。图8展示了光刻胶层中的浮雕图案以及将该图案转印到下层中。在该示例中，下层是导电膜。
[0038]
在刻蚀转印到下层膜中之后，可以用具有不同反射系数或其他对比度特性的膜来填充下层膜(比如导电膜)。可以通过化学机械抛光回刻蚀或去除填充物的覆盖层(overburden)。图9展示了这种工艺的示例结果。图10示出了晶圆上的几个裸片的顶表面表示。每个裸片具有相同的电路图案部件，但具有唯一标识符(在该示例中为唯一qr码)。
[0039]
在其他实施例中，下层的图案化顺序可以颠倒。例如，代替将组合的电路与唯一标识符图案转印到导电膜中，而是可以将组合的图案转印到介电膜中。图11展示了这种刻蚀转印。
[0040]
然后，可以去除光刻胶膜。然后可以用与该电介质相比具有不同反射率或者另外在视觉上不同的导体材料来填充介电膜中的沟槽和开口。图12展示了这种工艺的示例结果。
[0041]
注意的是，可以用相同的材料来填充唯一标识符区域中以及裸片电路区域中的开口。这使得具有唯一标识符的微细制造成为可能，而无需添加新的沉积步骤或改变材料的使用。另一个好处是对产量的影响最小。例如，在实施例中，可以在微细制造流程中添加一个附加的曝光步骤。这种直写式曝光可以具有高产量。为了有效的标记，曝光分辨率可能低于扫描仪/光掩模分辨率。因此，可以快速且可靠地对唯一标识符进行曝光。当使用位于涂布机
‑
显影机内的直写式模块时，可以进一步增加产量。
[0042]
因此，可以使用金属布线层的一部分来形成视觉微观唯一标识符。用于形成给定图案的导电材料或介电材料除了用作视觉标识符之外，基本上是非功能性半导体结构。可以使用许多不同的材料组合，例如，以氧化物和氮化物代替导体和电介质，只要这两种材料可以在视觉上区分开或具有某种类型的视觉对比即可。这种对比可以是在可见光范围内，也可以是在红外线或紫外线范围内。可以在裸片上的任何给定层上对唯一标识符进行图案化。如果形成在上层或顶部金属层上，则可以更容易地在视觉上识别该唯一标识符。对于后续检查，可能需要去除一些包装层以接近给定芯片。然后，可以使用显微镜查看或读取唯一标识符以验证真实性。视觉唯一标识符可以包括足够的信息来识别芯片的制造地点、制造时间和制造工具。还可以参考数据库以基于特定的唯一标识符识别此详细信息。
[0043]
在前面的描述中，已经阐明了具体细节，比如加工系统的特定几何形状以及对其中使用的各种部件和工艺的描述。然而，应当理解，本文的技术可以在脱离这些具体细节的其他实施例中实践，并且这些细节是出于解释而非限制的目的。已经参考附图描述了本文披露的实施例。类似地，出于解释的目的，已经提出了具体的数字、材料和配置以便提供透彻的理解。然而，可以在没有这些具体细节的情况下实践实施例。具有基本相同的功能结构的部件由相似的附图标记表示，并且因此可以省略任何多余的描述。
[0044]
已经将各种技术描述为多个独立的操作以帮助理解各种实施例。描述的顺序不应当解释为意味着这些操作一定是依赖于顺序的。实际上，这些操作无需按照呈现的顺序进行。可以以与所描述的实施例不同的顺序来进行所描述的操作。在附加实施例中，可以进行各种附加操作和/或可以省略所描述的操作。
[0045]
如本文所使用的，“衬底”或“目标衬底”通常是指根据本发明被加工的对象。衬底可以包括器件(特别是半导体或其他电子器件)的任何材料部分或结构，并且可以例如是基础衬底结构(比如半导体晶圆、掩模版)、或基础衬底结构上或上覆的层(比如薄膜)。因此，衬底不限于图案化或未图案化的任何特定基础结构、下层或上覆层，而是设想为包括任何这种层或基础结构、以及层和/或基础结构的任何组合。该描述可以参考特定类型的衬底，但这仅出于说明性目的。
[0046]
本领域技术人员还将理解，在仍然实现相同目的的同时，可以对以上所说明的技术的操作做出许多改变。本披露内容的范围旨在包含这些改变。因此，对实施例的前述描述不旨在是限制性的。相反，对实施例的任何限制在所附权利要求中进行了呈现。