一种三端固定正输出电压调整器及制作方法与流程

1.本发明涉及电源管理技术领域，具体为一种三端固定正输出电压调整器及制作方法。


背景技术：

2.在各种仪器和电子设备中，集成电路(ic)芯片会包括具有不同的操作电压的组成部件；但是通常一个芯片通常只设置一个固定电压的电源。所以，芯片上通常会设置一个电压调整器将电源提供的固定电压转换成各不同部件的工作电压。在实际生产生活中，为了适应电子设备体逐渐积变小的变化，芯片、电压调整器的集成度也随之变高、体积也随之变小。然而，电压调整器体积变小会带来散热困难、每个器件中的电流密度增大、半导体器件受辐射引起的损伤变大，进而导致电压调整器整体性能趋于不稳的问题。


技术实现要素：

3.为了解决电压调整器体积变小导致的性能不稳的问题，本发明提供一种三端固定正输出电压调整器，其集成度高、体积小、温度稳定性高，同时具备稳定的性能，能够广泛用于各种仪器和电子设备中。同时，本专利也公开了一种三端固定正输出电压调整器的制作方法
4.本发明的技术方案是这样的：一种三端固定正输出电压调整器，其包括：一个输入端、一个输出端、一个公共端，在所述输入端、输出端之间的集成电路管芯上，设置有调整器的子单元结构，所述调整器的子单元结构包括：启动电路、恒流源电路、基准电压源、误差放大器、调整管模块、取样电路、过热保护单元、安全工作区保护单元；
5.输入电压经所述输入端进入电路，所述启动电路导通后，启动所述恒流源电路，然后进入所述基准电压源、所述误差放大器的电路，建立起始工作电流；
6.所述调整管模块确保输出电压的稳定性；所述取样电路设置于所述调整管模块、所述输出端之间，基于对所述取样电路的电阻的调整，实现在所述输出端输出不同的电压；
7.所述过热保护单元基于过热保护元件实现，对所述调整管模块的温度进行过热保护；所述安全工作区保护单元在所述调整管模块发生过流和输出短路时，对所述调整管模块进行过流和短路保护；
8.其特征在于：
9.所述基准电压源为多管能隙电压基准源；所述基准电压源设置于所述启动电路和所述调整管模块之间，控制所述调整管模块的注入电流；所述恒流源电路采用镜像恒流源，基于双集电极、共发射极的三极管实现；
10.所述误差放大器基于有源负载的达林顿管共射放大器实现；
11.所述调整管模块为平面结构，包括两个npn晶体管，二者接成达林顿管射级输出器的结构。
12.其进一步特征在于：
13.所述集成电路管芯的版图上，所述调整管模块设置在所述集成电路管芯的一端，将所述调整管模块的中心线设置为热对称线，沿所述热对称线远离所述调整管模块的方向，以温度为标准依次设置弧形等温线；所述过热保护单元、所述安全工作区保护单元设置于所述调整管模块最近的位置；所述取样电路、所述基准电压源的电路设置于距离所述调整管模块最远的位置；所述误差放大器的电路设置在所述取样电路、所述基准电压源的电路和所述过热保护单元之间；所述过热保护单元和所述安全工作区保护单元、所述取样电路和所述基准电压源、所述误差放大器分别分布在一个所述等温线上，同时均匀分布在所述热对称线两侧；
14.所述调整管模块的面积与所述集成电路管芯面积的比例大于50％；
15.所述多管能隙电压基准源电路中，基准源每路的工作电流为120μa；
16.所述调整管模块包括两个三极管，采用npn－npn达林顿结构调整管结构；集电极从所述集成电路管芯上表面引出，采用浓磷深n

结集电极接触和u型集电极结构；所述调整管模块的发射极采用鱼骨状结构，所述发射极包括n个平行设置的发射区，在每个所述发射区分支上都串联一个镇流电阻；所述调整管模块结构中，在所述p扩散区和所述基区接触之间为一个p型沟道电阻；
17.所述调整器的子单元结构的电路包括：启动电路、基准电压源的电压基准电路、调整管模块的调整电路、取样电路、过热保护单元的过热保护电路、安全工作区保护单元的安全工作区保护电路、恒流源电路；
18.所述启动电路包括：电阻r1、r11、r12、r13、r18，齐纳二极管d1、三极管q12、q18；所述基准电压源的电压基准电路包括：三极管q1～q10、q17，电容c1、c2，电阻r2、r3、r4、r5、r6、r7、r8、r9、r10，所述恒流源电路基于pnp三极管q11a、q11b实现；所述调整管模块的调整电路包括三极管q15、q16；所述安全工作区保护单元的安全工作区保护电路包括：三极管q14，齐纳二极管d2，电阻r14、r15、r16、r17、r19；所述取样电路包括：电阻r20、r21；所述过热保护单元的过热保护电路包括：三极管q13；
19.所述输入端连接所述电阻r1的一端、所述三极管q12的集电极、所述三极管q11a的发射极、所述三极管q11b的发射极、所述电阻r17的一端、所述三极管q15的集电极、所述三极管q16的集电极；所述电阻r1的另一端连接所述三极管q12的基极、所述二管d1的负极，所述三极管q12的发射极连接所述电阻r12的一端、所述三极管q17的基极；所述电阻r12的另一端连接所述三极管q18的基极、所述电阻r11的一端；所述电阻r11的另一端连接所述电阻r13的一端、所述三极管q13的基极；所述电阻r13的另一端连接所述二管d1的正极、所述三极管q13的发射极、所述电阻r4的一端、所述三极管q3的发射极、所述电阻r5的一端、所述电阻r6的一端、所述电阻r8的一端、所述三极管q8的发射极、所述三极管q10的集电极、所述电阻r21的一端后接入所述公共端；所述三极管q13的集电极连接所述三极管q11b的集电极、所述三极管q14的集电极、所述三极管q15的基极、所述电阻r10的一端；所述三极管q11a的基极连接所述三极管q11b的基极、所述三极管q11a的集电极、所述三极管q17的集电极、所述三极管q18的集电极；所述三极管q18的发射极连接所述电阻r18的一端；所述电阻r18的另一端连接所述三极管q2的集电极、所述三极管q1的发射极、所述电阻r2的一端；所述三极管q17的发射极连接所述三极管q1的集电极；所述三极管q1的基极连接所述电阻r21的另一端、所述电阻r20的一端、所述三极管q6的基极；所述三极管q2的基极连接所述电阻r2的另
一端、所述电阻r3的一端，所述三极管q2的发射极连接所述电容c2的一端、所述三极管q3的基极、所述电阻r4的另一端；所述电容c2的另一端连接所述电阻r3的另一端、所述三极管q4的基极、所述三极管q3的集电极；所述三极管q4的集电极连接所述电阻r7的一端、所述三极管q6的发射极；所述三极管q4的发射极连接所述三极管q5的基极、所述电阻r5的另一端；所述三极管q5的发射极连接所述电阻r6的另一端；所述三极管q5的集电极连接所述三极管q7的基极、所述电容c1的一端、所述电阻r7的另一端；所述三极管q6的集电极连接所述电容q15的发射极、所述电阻r15的一端、所述三极管q16的基极；所述三极管q7的集电极连接所述电容c1的另一端、所述电阻r9的一端、所述三极管q10的基极、所述三极管q8的集电极；所述三极管q7的发射极连接所述三极管q8的基极、所述三极管q9的基极和集电极；所述三极管q9的发射极连接所述电阻r8的另一端；所述三极管q10的发射极连接所述电阻r9的另一端、所述电阻r10的另一端；所述电阻r20的另一端连接所述电阻r16的一端、所述电阻r19的一端后，接入所述输出端；所述电阻r16的另一端连接所述三极管q16的发射端、所述电阻r14的一端；所述电阻r19的另一端连接所述三极管q14的发射极；所述三极管q14的基极连接所述电阻r14的另一端、所述电阻r15的另一端、所述二极管d2的正极；所述单租r17的另一端连接所述二极管d2的负极。
20.一种三端固定正输出电压调整器的制作方法，其包括以下步骤：
21.s1：备料，采用p型硅单晶抛光基片；
22.s2：初始氧化，在基片表面氧化；
23.s3：埋层扩散，在基片上注入n型半导体杂质，退火，形成深结、高浓度、低方阻的n 埋层区域；
24.s4：外延淀积，生成n型外延层；
25.s5：隔离扩散，经过光刻、离子注入、退火，生成p型隔离区；
26.s6：深磷扩散，经光刻，在npn晶体管的集电区形成集电区，扩散高浓度磷并退火；
27.s7：基区扩散，经光刻，刻蚀出基区，注入硼，并退火，使其扩散形成基区；
28.s8：发射区扩散，在基区上刻蚀出发射区，进行磷扩散，退火成npn晶体管的发射区；
29.s9：通过在基片表面淀积二氧化硅后，刻蚀出引线孔；淀积金属铝，光刻形成互联的金属布线
30.s10：经表面钝化、晶圆减薄、背面金属化、晶圆热烘培、中间测试、划片后，形成集成电路管芯；
31.s11：对所述集成电路管芯进行后续工序得到电压调整器成品ic；
32.所述后续工序包括：装配、烧结、检验、键合、封装、测试、筛选；
33.其特征在于：
34.步骤s3的埋层扩散操作中，采取增加外延层的厚度，同时埋层采用高温、长时间扩散，在外延层生长之前，采用氯化氢气相抛光，降低表面浓度，控制埋层反扩；
35.步骤s6的深磷扩散操作中，基于浓磷深结扩散的方式，使深磷扩散穿通到埋层；同时降低埋层方阻，提高集电区杂质浓度，减少集电极的串联电阻；
36.步骤s7的基区扩散操作中，采用离子注入技术，严格控制基区硼电阻的方阻；
37.步骤s8的发射区扩散操作中，增加发射区磷的浓度，降低发射区限流电阻的阻值。
38.其进一步特征在于：
39.步骤s3的埋层扩散操作中，结深控制为：10
±
1μm，方阻控制为12
±
3ω/sq；
40.步骤s4中，所述外延层厚度控制范围为：15
±
0.5μm，
41.步骤s6的深磷扩散操作中，深磷区方阻<0.8ω/sq；
42.步骤s7的基区扩散操作中，基区硼电阻的方值控制为140ω/sq
±
10％，结深控制为：3.2
±
0.2μm，单结电压bv
cb
≥100v；
43.步骤s8的发射区扩散操作中，发射区限流电阻的方值控制为3
±
0.5ω/sq，npn的电流放大系数β控制为250
±
50，npn的结电压bv
ce
≥60v；
44.步骤s9中，在基片表面淀积二氧化硅后，刻蚀引线孔之前，在基片表面上生长了一层致密的氮化硅；
45.步骤s10中的背面金属化操作中，背面金属化采用ti
‑
ni
‑
ag结构。
46.本发明提供的一种三端固定正输出电压调整器，基于多管能隙电压基准源实现的基准电压源的工作电流较大，可以有效降低辐射对半导体器件小电流放大倍数的影响，有效地提高器件的抗辐射的性能，确保电源调整器的整体性能的稳定性；平面结构的调整管模块，降低了调整管模块上通过的电流密度，进而降低了电压调整器温度升高的可能性，有效的防止了电源调整器发生结温过高的问题，确保产品的性能稳定性；同时提高了电流容量，增加了电流调整器的负载能力；基于有源负载的达林顿管共射放大器实现的误差放大器，各放大级的基极偏置电压是基准电压的一部分，因此放大器的温漂将和基准源的温漂同步，提高了电源调整器的温度稳定性。
附图说明
47.图1为本专利中电压调整器的电路框架结构示意图；
48.图2为本专利中电压调整器的电路原理图；
49.图3为调整管模块中镇流电阻示意图；
50.图4为调整管结构示意图；
51.图5为管芯版图热对称布置示意图；
52.图6为集成电路管芯的工艺流程图；
53.图7为电压调整器装配工艺流程图。
具体实施方式
54.本发明一种三端固定正输出电压调整器，其包括：一个输出端、一个输入端、一个公共端，在输入端、输出端之间的集成电路管芯上，设置有调整器的子单元结构，调整器的子单元结构包括：启动电路1、基准电压源2、调整管模块3、取样电路4、过热保护单元5、安全工作区保护单元6、恒流源电路7、误差放大器8；如图1所示，启动电路1、基准电压源2的电压基准电路、调整管模块3的调整电路、取样电路4、过热保护单元5的过热保护电路、安全工作区保护单元6的安全工作区保护电路、恒流源电路7的连接关系为：输入电压经输入端进入电路，启动电路1导通后，启动恒流源电路7，然后进入基准电压源2的电压基准电路、误差放大器8的电路，建立起始工作电流；调整管模块3的调整电路确保输出电压的稳定性；取样电路4设置于调整管模块3、输出端之间，基于对取样电路4的电阻的调整，实现在输出端输出
不同的电压；过热保护单元5基于过热保护元件实现，对调整管模块3的温度进行过热保护；安全工作区保护单元6在调整管模块3发生过流和输出短路时，对调整管模块3进行过流和短路保护。
55.基准电压源2为多管能隙电压基准源；基准电压源2设置于启动电路1和调整管模块3之间，控制调整管模块3的注入电流；恒流源电路7采用镜像恒流源，基于双集电极、共发射极的三极管实现；为了确保产品的可靠性，本专利中，电路设计上采用工作电流较大的多管能隙电压基准源电路，使核辐射造成的小电流β下降的影响减小，可有效地提高器件的抗核辐射的性能，本实施例中，多管能隙电压基准源电路中，基准源每路的工作电流为120μa，与现有产品相比，具备更强的抗辐射能力，延长了产品的使用寿命。
56.调整管模块3为平面结构，包括两个npn晶体管，二者接成达林顿管射级输出器的结构，具体实施时，采用两个大功率npn晶体管实现，其中末级输出管q
16
耗散功率高达15w；如图2所示，调整管模块3包括两个三极管q
15
、q
16
，连接为npn－npn达林顿调整管电路，其中q
16
为大功率管；本专利中，将调整管模块3面积增大，调整管模块3的面积与集成电路管芯面积的比例大于50％，有效地降低调整管每个单元的电流密度，避免出现结温过高的问题，从而可提高调整管的可靠性。因为调整管模块3为平面结构，所以调整管模块3的集电极从集成电路管芯上表面引出，采用浓磷深n

结集电极接触和u型集电极结构，确保可以减小集电极串联电阻r
cs
和饱和压降v
ces
；进而减小调整管模块3集电极的接触电阻，降低饱和压降，达到降低压差。
57.因为在平面结构的调整管中，允许的最大电流去取决于对应于基极孔的有效发射极周长。所以本专利中，调整管模块3的发射极采用鱼骨状结构，有效的增大了发射极周长，进而有效的提高了发射极的最大允许电流。
58.如图3所示，以调整管模块3中的三极管q16进行说明。发射极包括n个平行设置的发射区，在每个发射区分支上都串联一个镇流电阻rei，起均流的作用，防止工作中发生二次击穿的问题发生；即，如果第i个发射极单元电流增大，总v
be
恒定，则有：i
ei
↑→
v
rei
↑→
v
bei
↓→
i
ei
↓
，从而保证了电流均匀分配，进而确保了整体性能的稳定性。
59.作为工作区的p扩散区泛指在双极集成电路制造过程中通过掺杂(b硼)方式形成的p(空穴多子导电)型区域；本专利中，p扩散区包括：npn晶体管的基区、横向pnp晶体管的发射区和集电区、衬底pnp晶体管的发射区、电阻(基区电阻)、以及隔离槽；如图4所示，调整管模块3结构中，在p扩散区和基区接触之间为一个p型沟道电阻(图中标记为：基区沟道电阻)，该p型勾到电阻区域方块电阻数十倍于基区方阻；发射极注入主要集中在与基极接触孔相邻的发射极周边上，而在矩形基区的四周内注入极少，p型沟道电阻确保发射区电阻rei发挥镇流电阻的作用，达到发射极电流均流的目的，从而也防止了因发射极电流不均而导致的局部高热点的产生，进而提高了电压调整器的温度稳定性。
60.如图5所示，本专利中，采用5um双极工艺版图设计，集成电路管芯为功率集成电路，调整管为大功率管，为工作中的主要热源，所以集成电路管芯的版图上，热源的调整管模块3对应的输出调整电路作为设置在集成电路管芯的一端，将调整管模块3的中心线设置为热对称线，沿热对称线远离调整管模块3的方向，以温度为标准依次设置弧形等温线；过热保护单元5和安全工作区保护单元6、取样电路4和基准电压源2、误差放大器8分别分布在一个等温线上，同时均匀分布在热对称线两侧；产品整体采用热分布平衡设计，使得温度敏
感电路热度均匀，确保各个模块本身的性能的稳定性，进而确保电压调整器整体的稳定性。
61.基准电压源2是集成稳压器的电压标准，稳压器的许多重要参数如v
o
、s
v
、s
i
、s
t
等都与基准电压源2性能有关，所以将取样电路4、基准电压源2电路设置于距离调整管模块3最远的位置，确保电压调整器的整体性能的平稳性。
62.误差放大器8的电压增益、失调及温漂等性能将直接影响稳压器的s
v
、s
i
、s
t
等参数，本专利中，误差放大器8的电路设置在取样电路4、基准电压源2电路和过热保护单元5之间，尽量降低芯片温度和温度梯度对误差放大器8的性能的影响。
63.过热保护单元5、安全工作区保护单元6设置于调整管模块3最近的位置，提高过热保护单元5、安全工作区保护单元6的测量功率管结温的精度和提高过热保护的灵敏度，进而有效地保护电路不被烧毁。
64.如图2所示，调整器的子单元结构的电路包括：启动电路1、基准源电路、调整管模块3、取样电路4、过热保护单元5、安全工作区保护单元6；
65.启动电路1包括：电阻r1、r11、r12、r13、r18，齐纳二极管d1、三极管q12、q18；基准电压源的电压基准电路包括：三极管q1～q10、q17，电容c1、c2，电阻r2、r3、r4、r5、r6、r7、r8、r9、r10，恒流源电路7基于pnp三极管q11a和q11b实现；调整管模块3的调整电路包括三极管q15、q16；安全工作区保护单元6包括：三极管q14，齐纳二极管d2，电阻r14、r15、r16、r17、r19；取样电路4包括：电阻r20、r21；过热保护单元5的过热保护电路包括：三极管q13；
66.输入端连接电阻r1的一端、三极管q12的集电极、三极管q11a的发射极、三极管q11b的发射极、电阻r17的一端、三极管q15的集电极、三极管q16的集电极；电阻r1的另一端连接三极管q12的基极、二管d1的负极，三极管q12的发射极连接电阻r12的一端、三极管q17的基极；电阻r12的另一端连接三极管q18的基极、电阻r11的一端；电阻r11的另一端连接电阻r13的一端、三极管q13的基极；电阻r13的另一端连接二管d1的正极、三极管q13的发射极、电阻r4的一端、三极管q3的发射极、电阻r5的一端、电阻r6的一端、电阻r8的一端、三极管q8的发射极、三极管q10的集电极、电阻r21的一端后接入公共端；三极管q13的集电极连接三极管q11b的集电极、三极管q14的集电极、三极管q15的基极、电阻r10的一端；三极管q11a的基极连接三极管q11b的基极、三极管q11a的集电极、三极管q17的集电极、三极管q18的集电极；三极管q18的发射极连接电阻r18的一端；电阻r18的另一端连接三极管q2的集电极、三极管q1的发射极、电阻r2的一端；三极管q17的发射极连接三极管q1的集电极；三极管q1的基极连接电阻r21的另一端、电阻r20的一端、三极管q6的基极；三极管q2的基极连接电阻r2的另一端、电阻r3的一端，三极管q2的发射极连接电容c2的一端、三极管q3的基极、电阻r4的另一端；电容c2的另一端连接电阻r3的另一端、三极管q4的基极、三极管q3的集电极；三极管q4的集电极连接电阻r7的一端、三极管q6的发射极；三极管q4的发射极连接三极管q5的基极、电阻r5的另一端；三极管q5的发射极连接电阻r6的另一端；三极管q5的集电极连接三极管q7的基极、电容c1的一端、电阻r7的另一端；三极管q6的集电极连接电容q15的发射极、电阻r15的一端、三极管q16的基极；三极管q7的集电极连接电容c1的另一端、电阻r9的一端、三极管q10的基极、三极管q8的集电极；三极管q7的发射极连接三极管q8的基极、三极管q9的基极和集电极；三极管q9的发射极连接电阻r8的另一端；三极管q10的发射极连接电阻r9的另一端、电阻r10的另一端；电阻r20的另一端连接电阻r16的一端、电阻r19的一端后，接入输出端；电阻r16的另一端连接三极管q16的发射端、电阻r14的一端；电阻r19的
另一端连接三极管q14的发射极；三极管q14的基极连接电阻r14的另一端、电阻r15的另一端、二极管d2的正极；单租r17的另一端连接二极管d2的负极。
67.由电阻r1、r
12
、r
11
、r
13
，齐纳二极管d
z1
及三极管q
12
、q
18
组成晶体管隔离启动电路1。当接上电源后，该支路导通，q
12
、q
18
进入工作状态，启动镜像恒流源q
11
，建立起始工作电流，进而使基准电压源2、放大器及调整管等整个电路进入正常工作状态。
68.当d
z1
导通后，e点电位v
e
被钳位在：
[0069][0070]
设v
z1
＝7v，v
be
＝0.65v，则v
a
＝2.88v；
[0071]
恒流源进入稳定状态后，内部电路正常工作，此时a点电位为：
[0072]
v
e
＝v
ref
‑
v
re1
≈(3.98
‑
0.65)v＝3.35v
[0073]
显而易见v
e
＞v
a
，于是q
18
截止，这样就把启动电路1和工作电路部分隔离开了。
[0074]
本专利技术方案中，基准电压源2是多管复合式能隙基准源，q
11
为共发射极、双集电极的镜像恒流源；基准电压源2由三极管q6、q7、q8、r7和q1、q2、q3、r2以及q4、q5、r6等共同组成多管复合能隙基准源，基准电压为：
[0075]
v
ref
＝v
be6
v
be7
v
be8
v
r7
[0076]
亦可：v
ref
＝v
be1
v
be2
v
be3
v
r2
[0077]
其中v
r7
为电阻r7上的压降，v
r2
为电阻r2上的压降，若忽略各管的基极电流，
[0078]
则有：v
r7
＝i
c5 r7；i
c5
＝v
r6
/r6；
[0079]
版图中q2和q4、q3和q5是面积相同的管子，根据由电路图可见，若忽略r3(电阻值仅20多欧)上的压降，则有：
[0080]
v
be2
v
be3
＝v
be4
v
be5
v
r6
[0081][0082]
由于v
r4
≈v
r5
；v
r2
＝v
r7
[0083]
所以
[0084]
综上可得：
[0085][0086]
取 v
be
＝0.7v，代入各电阻值
[0087]
经计算：v
ref
＝4.018v≈4v
[0088]
故该基准电压约为4v。
[0089]
基准电压的温度系数：
[0090][0091]
选取合适的r2、r4、r5、r6、r7电阻值，即可实现基准电压的零温度系数。该基准电压也不受(v
i
‑
v
o
)变化的影响。
[0092]
误差放大器8是由q6、r7、q7、q8、q
10
、r9、r
10
组成，为有源负载的达林顿管共射放大器，其增益较高，确保输出电压更加准确。而且各放大级的基极偏置电压又是基准电压的一部分，因此放大器的温漂将和基准源的温漂同步，所以提高了它的温度稳定性。其中q
10
、r9是为了提高误差放大器8的灵敏度而设置的，因为当r
be10
《r9时，
△
i
c8
≈
△
i
b10
,所以反馈电流
△
i≈(1 β)
·
△
i
c8
，从而提高了放大器的灵敏度。
[0093]
当输出电压变化时，通过q6的射随，q7的基极电流变化，使q
10
的基极电位发生变化，即也使q
11
的集电极电位发生变化，进而控制了调整管的基极偏置电压，即控制了调整管的基极注入电流，使输出电压保持稳定。
[0094]
由q
15
、q
16
达林顿管组成调整单元电路。th1805的最大输出电流为1.5a，所以q
15
、q
16
为大功率管，接成达林顿管射级输出器的结构，其电流增益较高，耐压、功耗也较高，该管的面积也较大，占整个芯片面积的54.5％。
[0095]
取样电路4由电阻r
20
、r
21
组成，r
21
与r
20
的比值决定了输出电压的值，
[0096][0097]
即固定r
21
，改变r
20
的阻值，则输出电压v
o
可在5～24v之间可变。在版图设计上，r
20
实际是一个电阻阵列，只要改变铝连线的版，即可改变r
20
的阻值，从而得到不同的输出电压。
[0098]
过热保护单元5中，由齐纳二极管d
z1
、三极管q
12
、电阻r
12
、r
11
、r
13
及三极管q
13
组成，其中q
13
是过热保护元件，用来测量芯片的温度。过热保护电路的启动温度设计在175℃左右，在室温时，r
13
上的压降v
r13
≈0.4v,所以此时q
13
截止，过热保护不启动；当稳压器功耗过大、散热较差或环境温度过高而使芯片温度达到175摄氏度时，此时v
z1
上升、v
beth
下降，导致v
r13
>v
beth13
，于是q
13
导通，引起i
b15
注入电流减小，使v
o
和输出电流下降，起到保护调整管的作用。在版图设计时，都把q
13
放在调整管(热源)q
15
、q
16
的附近，以提高过热保护的灵敏度。
[0099]
安全工作区保护单元6包括过流、过压保护电路，由齐纳管d
z2
、三极管q
14
及电阻r
17
、r
15
、r
14
、r
19
、r
16
组成。电路正常工作时，q
14
不导通。当过流或输出短路时，短路电流在r
16
上的压降使q
14
管导通，分流了调整管q
15
的基极注入电流，随之输出电流减小，实现了过流和短路保护作用；当(v
i
‑
v
o
)压差过大时，d
z2
、r
17
、r
14
、r
16
支路导通，也使q
14
管导通，抽取调整管q
15
的基极注入电流，完成了过压保护作用，过压、过流保护互相结合保证了调整管的安全工作。
[0100]
参照说明书附图的图6，为了制作上述电压调整器，本专利技术方案中的调整器的制作方法，其具体包括以下步骤。
[0101]
s1：备料，采用p型基片；本专利产品采用的衬底材料为双极集成电路通用的衬底材料，电阻率为8～13ω
·
cm的p型(111)晶向硅单晶片，原始片厚度为600～700μm，。
[0102]
s2：初始氧化，在基片表面氧化。
[0103]
s3：埋层扩散，在基片上注入n型砷(as)或锑(sb)半导体杂质，退火，形成深结、高浓度、低表面电阻的的n 埋层区域；埋层扩散操作中，提高埋层的浓度和结深，控制埋层上返，减小集电极串联电阻r
cs
和饱和压降v
ces
，用以减小集电极的接触电阻，降低饱和压降、降低压差，进而提高npn调整管的最大输出电流。本实施例中，结深控制为：10
±
1μm，方阻控制为12
±
3ω/sq。详细步骤包括图6中的：埋层光刻、埋层腐蚀、埋层注氧、埋层注入、埋层退火。
[0104]
s4：外延生长，生成n型外延层；通过增加外延层的厚度，提高npn调整管的电流放大系数β；在步骤s3的埋层扩散操作中，埋层采用高温、长时间扩散，在外延层生长之前，采用氯化氢气相抛光，降低表面浓度，以减小对外延层的反扩，确保外延层的厚度，进而提高npn调整管的耐压性，提高npn管的最大输出电流。本实施例中，外延层厚度控制范围为：15
±
0.5μm，电阻率ρ：4.0
±
0.3ωcm。详细步骤包括图6中的：外延淀积。
[0105]
s5：隔离扩散，生长一层二氧化硅后，经过光刻刻蚀出隔离区，经过预淀积硼或者离子注入硼、退火，生成p型隔离区；本实施例中，方阻控制为：2
±
1ω/sq，隔离结电压v
iso
≥100v。详细步骤包括图6中的：一次氧化、深磷光刻。
[0106]
s6：深磷扩散，经光刻在功率较大的npn晶体管(输出达林顿)的集电区，扩散高浓度磷并退火；本专利中的调整管模块3为平面结构，所以调整管模块3的集电极从集成电路管芯上表面引出，会导致集电极串联电阻r
cs
较大，在深磷扩散操作中，基于浓磷深结扩散的方式，使深磷扩散穿通到埋层；同时降低埋层方阻，提高集电区杂质浓度，减少集电极的串联电阻r
cs
，降低饱和压降，进而减低压差。本实施例的深磷扩散操作中，深磷方阻<0.8ω/sq。详细步骤包括图6中的：深磷预扩、深磷氧化、隔离光刻、隔离预扩、隔离再扩。
[0107]
s7：基区扩散，经光刻，刻蚀出基区，注入硼，并退火，使其扩散形成(npn晶体管)的基区；基区扩散操作中，采用离子注入技术，严格控制基区硼电阻的方值，以控制v
be
值，进而控制v
ref
的温度系数，确保产品有较高的高基准电压、输出电压的精度和温度稳定性；本实施例的基区扩散操作中，基区硼电阻的方值控制为140ω/sq
±
10％，结深控制为：3.2
±
0.2μm，单结电压bv
cb
≥100v。详细步骤包括图6中的：基区光刻、基区注入、基区退火。
[0108]
s8：发射区扩散，在基区生成一层氧化物，然后刻蚀出发射区，进行磷扩散，退火成npn晶体管的发射区；发射区扩散操作中，增加发射区磷的浓度，以提高发射区载流子的浓度，确保提高npn管的电流增益；同时降低发射区限流电阻的阻值，进一步提高npn调整管的电流输出能力；本实施例的发射区扩散操作中，发射区限流电阻的方值控制为3
±
0.5ω/sq，npn的电流放大系数β控制为250
±
50，npn的结电压bv
ce
≥60v。详细步骤包括图6中的：发射区光刻、发生区磷扩散。
[0109]
s9：通过在基片表面生长一层二氧化硅后，刻蚀出引线孔；淀积金属铝，再次通过光刻形成互联的金属布线。
[0110]
步骤s9中，在基片表面热生长出二氧化硅sio2薄膜后，在基片表面上生长了一层致密的氮化硅n4si3，然后进行刻蚀引线孔的操作；本专利技术方案中，在氧化层上增加一层约的致密的热氮化硅，减少和消除氧化层上的针孔，有效地防止由于氧化层针孔引
起的管子漏电、耐压能力降低、甚至穿通短路等现象的出现，提升了内部大面积mos电容的耐电压击穿能力，极大的提高了产品的可靠性。
[0111]
本专利在进行金属层布线时，将铝(al层)布在二氧化硅层上，尽量减少铝条覆盖面积，采用最短铝条，以降低针孔短路的可能；将通过铝条的电流密度控制为j＜2ma/μm2，通过增加铝膜的厚度，提高铝膜承受电流的能力，进而防止铝条的电迁移现象；本实施例中，铝膜厚度控制为：2～2.5μm。
[0112]
采用多根键合丝共同键合，分别连接输入、输出端，以降低引线电阻和提高电流承受能力。
[0113]
步骤s9详细步骤包括图6中的：发射区氧化、一次孔光刻、电容氧化、长si3n4、二次孔光刻、刻蚀二次孔、淀积铝、光刻铝、腐蚀铝、铝合金。
[0114]
s10：经表面钝化、晶圆减薄、背面金属化、晶圆热烘培、中间测试、划片后，形成集成电路管芯；在背面金属化操作中，背面金属化采用ti
‑
ni
‑
ag结构，对于芯片背面的金属化操作采用ausn共晶焊料烧接工艺，焊料层厚度控制在20
±
10μm，确保集成电路管芯有更好的散热性能；具体形成的管芯结构如图4所示。
[0115]
对集成电路管芯封装前，采用干燥氮气高温烘焙工艺，将加工过程中吸附的水份充分去除，以保护封装后管壳内的干燥，封装时采用干氮保护，干氮露点控制在
‑
60摄氏度以下，避免管壳内气氛对芯片的不良影响；最终成品的参数指标可达到：水汽含量小于5000ppm，极大的提高了成品的性能稳定性。
[0116]
封装时，采用带钨铜热沉的陶瓷、铁镍及可伐合金的表面贴装壳体封装，并在壳体表面镀金；由于铁镍及可伐合金是高导磁材料，可以起到对交变低频磁场及靜磁场的屏蔽作用，对产品产生了很有效的防止电磁干扰作用，确保了产品工作时的稳定性。
[0117]
步骤s10详细步骤包括图6中的：pe钝化、压点光刻、减薄、背面金属化、芯片中测、划片。
[0118]
s11：对集成电路管芯进行后续装配、烧结、核验、键合、封装、测试、筛选等工序，得到电压调整器成品ic。对集成电路管芯装配得到电压调整器的装配工序详细步骤参照说明书附图的图7。
[0119]
使用本发明的技术方案得到的电压调整器，有效发射极周长由原来的11150μm增长到13850μm，由此可推算在满负载(1.5a)时，调整管的电流密度为0.108ma/μm，即可说明在同样负载的情况下，集成电路管芯的工作温度较低，提高了稳压器的性能可靠性，同时较大的电流容量，提升了产品的负载能力。