一种基于有限状态机的数字鉴相器的制作方法

技术特征：
1.一种基于有限状态机的数字鉴相器，其特征在于，包括：第一同步电路、第二同步电路、状态机、保存电路和加减计数器电路，其中，所述第一同步电路的输入端连接输入信号，第一同步电路的输出端连接所述状态机的第一输入端，用于将所述第一同步电路的输入端输入的输入信号进行同步处理，避免出现亚稳态的情况，输出所述输入信号的同步信号；所述第二同步电路的输入端连接反馈信号，所述第二同步电路的输出端连接所述状态机的第二输入端，用于将所述第二同步电路的输入端输入的反馈信号进行同步处理，避免出现亚稳态的情况，输出所述反馈信号的同步信号；其中，所述的反馈信号为与所述输入信号相鉴定相位误差的信号；所述状态机的第一输出端连接所述加减计数器的第一输入端，用于控制等待状态、加状态、减状态和保存状态的转移；所述状态机的第二输出端连接所述保存电路的第一输入端及连接所述加减计数器的第二输入端，用于控制所述加减计数器的清零操作和所述保存电路对数值的保存；所述加减计数器电路的输出端连接所述保存电路的第二输入端，用于传输保存所述加减计数器中的数值；所述保存电路的第一输出端连接所述状态机的第三输入端，用于设置所述状态机在特定情况中处于等待状态。2.根据权利要求1所述的一种基于有限状态机的数字鉴相器，其特征在于，所述第一同步电路和第二同步电路均由两个d触发器串联组成，由fpga的时钟提供时钟信号。3.根据权利要求1所述的一种基于有限状态机的数字鉴相器，其特征在于，所述状态机是由四个状态组成，分别为等待状态、加状态、减状态和保存状态，所述状态机的初始状态为等待状态，当所述状态机有所述输入信号和所述反馈信号输入时，面对不同的情况进行状态的转移。4.根据权利要求3所述的一种基于有限状态机的数字鉴相器，其特征在于，当所述状态机初始状态为等待状态时，所述状态机的第一输出端输出为2’b00(以2位二进制数表示的数值“0”)，第二输出端输出为低电平；当输入信号的上升沿和反馈信号的上升沿处于一个fpga周期内时，转移状态为保存状态；当所述输入信号的上升沿超前于所述反馈信号的上升沿时，转移状态为加状态；当所述输入信号的上升沿滞后于所述反馈信号的上升沿时，转移状态为减状态。5.根据权利要求3所述的一种基于有限状态机的数字鉴相器，其特征在于，当所述状态机初始状态为加状态时，所述状态机的第一输出端输出为2’b01(以2位二进制数表示的数值“1”)，第二输出端输出为低电平；当所述反馈信号的上升沿超前于所述输入信号的上升沿，状态转移为所述保存状态；否则，继续保持为所述加状态；当所述状态机初始状态为保存状态时，所述状态机的第一输出端输出为2’b00(以2位二进制数表示的数值“0”)，第二输出端输出为高电平；当所述保存电路的第一输出端为高电平时，状态转移为等待状态；否则，继续保持为保存状态；所述状态机处于其他情况时，所述状态机的第一输出端输出为2’b00(以2位二进制数表示的数值“0”)，第二输出端输出为低电平；状态转移均为等待状态。6.根据权利要求5所述的一种基于有限状态机的数字鉴相器，其特征在于，当加减计数
器的第一输入端输入为2’b00时，进行加零操作，即不进行任何操作；当加减计数器的第一输入端输入为2’b01时，进行加1操作；当加减计数器的第一输入端输入为2’b10时，进行减1操作；当加减计数器的第二输入端输入为高电平时，加减计数器进行清零操作。7.根据权利要求5所述的一种基于有限状态机的数字鉴相器，其特征在于，当保存电路的第一输入端输入为高电平时，所述保存电路的第二输出端即数字鉴相器的输出端输出加减计数器输出的数值；当所述保存电路第二输入端输入为全零时，所述保存电路的第一输出端输出为高电平。8.根据权利要求7所述的一种基于有限状态机的数字鉴相器，其特征在于，所述保存电路是根据状态机控制保存和输出数据，其输出范围是
‑
64～63的整数，所述保存电路的输出以7位宽的二进制补码整数形式输出的。9.根据权利要求7所述的一种基于有限状态机的数字鉴相器，其特征在于，当所述输入信号超前与所述的反馈信号时，鉴相器的输出为正；否则，所述鉴相器的输出为负。10.根据权利要求1
‑
9任一项所述的一种基于有限状态机的数字鉴相器，其特征在于，所述状态机采用等待状态、加状态、减状态、保持状态四种状态构成，保存电路采用寄存器为主体、状态机控制构成和加减计数器电路采用有符号位的七位二进制码的计数器构成。

技术总结
本发明请求保护一种基于有限状态机的数字鉴相器，包括第一同步电路、第二同步电路、状态机、加减计数器和保存电路，所述第一同步电路、所述第二同步电路和所述保存电路连接到所述状态机的输入端，所述加减计数器和所述保存电路连接所述状态机的输出端，所述加减计数器连接所述保存电路。本发明先通过第一同步电路和第二同步电路实现对所述第一同步电路输入的输入信号和所述第二同步电路输入的反馈信号进行信号的同步处理，避免亚稳态情况对鉴相器输出结果的影响；然后，在状态机的控制下，根据不同的输入情况进行相应的加或减计数处理；最后，通过保存电路完成数据的保存以及输出。通过以上操作，可以有效的缩短鉴相器的输出时间，减小功耗。减小功耗。减小功耗。


技术研发人员：王巍 张涛洪 赵汝法 张珊 稅绍林
受保护的技术使用者：重庆邮电大学
技术研发日：2021.08.18
技术公布日：2021/11/8