一种低功耗电路及提高低功耗电路电流利用率的方法与流程

1.本发明涉及低功耗电路技术领域，尤其涉及一种低功耗电路及提高低功耗电路电流利用率的方法。


背景技术：

2.在现代的集成电路设计中，如放大器/比较器/驱动器等，都是采用如图1所示的方式进行连接，由一个供电电源供电（可由芯片外部供电或片上集成ldo供电等），一个物理地回流，电流由电源流向地，形成一个回路。这样的设计方法简介明了，电压空间较大，易于电路设计，是传统的电路设计方法。一路电流仅供一个功能电路使用，从功耗角度考虑，利用率较低， 对于对低功耗电路设计而言，并不是最优秀设计。


技术实现要素：

3.针对现有技术存在的问题，本发明的目的在于提供一种低功耗电路及提高低功耗电路电流利用率的方法，其能够最大化利用电流能源，提高电流利用率。
4.为实现上述目的，本发明采用的技术方案是：一种低功耗电路，其包括至少一去耦电容、以及依次串接在电源与地之间至少两组功能电路；所述功能电路设有电源输入端和接地端，自电源至地方向第一个功能电路的电源输入端与电源连接，最后一个功能电路的接地端接地；两两相邻的功能电路中，前一功能电路的接地端与后一功能电路的电源输入端连接并形成连接节点，每一连接节点通过一去耦电容接地。
5.优选地，所述功能电路的数量为两组，自电源至地方向依次为差分共源放大器功能电路和单端共源放大器功能电路；所述差分共源放大器功能电路中，电阻r1和r2的一端均连接电源vcc，电阻r1的另一端连接mos管m1的漏极，电阻r2的另一端则连接mos管m2的漏极；所述mos管m1的源极、mos管m2的源极以及恒流源i1的输入端连接；所述mos管m1的栅极、mos管m2的栅极、mos管m1的漏极和mos管m2的漏极分别作为差分共源放大器功能电路的第一输入端in1、第二输入端in2、第一输出端out1和第二输出端out2；所述单端共源放大器功能电路中，电阻r3的一端与所述恒流源i1的输出端以及去耦电容c的一端连接，电阻r3的另一端与mos管m3的漏极连接；所述mos管m3的源极与去耦电容c的另一端连接并接地gnd；所述mos管m3的栅极和漏极分别作为单端共源放大器功能电路的输入端in3和输出端out3。
6.本发明还公开了一种提高低功耗电路电流利用率的方法，其为在电源与地之间依次串联有至少两组功能电路，所有的功能电路复用同一路静态电流；每一功能电路设有电源输入端和接地端，自电源至地方向的第一个功能电路的电源输入端与电源连接，最后一个功能电路的接地端接地；两两相邻的功能电路中，前一功能电路的接地端与后一功能电路的电源输入端连接并形成连接节点，各连接节点均通过一去
耦电容接地，利用去耦电容使得各连接节点成为交流地或虚拟地，为各功能电路构建出独立的电压空间。
7.优选地，所述功能电路的数量为两组。
8.采用上述方案后，本发明将两两相邻的功能电路的连接节点通过一去耦电容接地，使得各连接节点构成为交流地或虚拟地，进而将电源到地的电压空间分段成多个独立的电压空间，每个独立的电压空间对应一个功能电路使用，实现了多个功能电路复用同一路静态电流，且各功能电路均能独立正常工作，有效提高了电流的利用率，降低了功耗开销，实现低功耗目标。
附图说明
9.图1为现有功能电路的连接示意图；图2为本发明功能电路的连接示意图；图3为本发明低功耗电路的示意图。
10.标记说明：差分共源放大器功能电路1；单端共源放大器功能电路2。
具体实施方式
11.如图2所示，本发明揭示了一种低功耗电路，其包括至少一去耦电容、以及依次串接在电源与地之间至少两组功能电路。每个功能电路均设有电源输入端和接地端，自电源至地方向第一个功能电路的电源输入端与电源连接，最后一个功能电路的接地端接地。两两相邻的功能电路中，前一功能电路的接地端与后一功能电路的电源输入端连接并形成连接节点，每一连接节点通过一去耦电容接地。
12.因为现代集成电路先进工艺的电路供电电源一般为3.3v或更低，为保持功能电路有足够的电压空间，故功能电路的数量为两组为宜。
13.如图3所示，作为一较优实施例，两组功能电路自电源至地方向依次为差分共源放大器功能电路1和单端共源放大器功能电路2。
14.在差分共源放大器功能电路1中，电阻r1和r2的一端均连接电源vcc，电阻r1的另一端连接mos管m1的漏极，电阻r2的另一端则连接mos管m2的漏极。mos管m1的源极、mos管m2的源极和恒流源i1的输入端连接。mos管m1的栅极、mos管m2的栅极、mos管m1的漏极和mos管m2的漏极则分别作为差分共源放大器功能电路1的第一输入端in1、第二输入端in2、第一输出端out1和第二输出端out2。
15.在单端共源放大器功能电路2中，电阻r3的一端与恒流源i1的输出端以及去耦电容c1的一端连接，电阻r3的另一端与mos管m3的漏极连接。mos管m3的源极则与去耦电容c1的另一端连接并接地gnd。mos管m3的栅极和漏极则分别作为单端共源放大器功能电路2的输入端in3和输出端out3。
16.在差分共源放大器功能电路1中，恒流源i1的输出端为该电路的接地端，在单端共源放大器功能电路2中，电阻r3不与mos管m3的漏极连接的一端为电源接入端，差分共源放大器功能电路1和接地端和单端共源放大器功能电路2电源接入端连接形成连接节点k，那么差分共源放大器功能电路1则工作在vcc与x之间的电压空间，单端共源放大器功能电路2
则工作在x与gnd之间的电压空间，通过合理的参数调节设计，可以使得这两个功能电路都有合适的工作电压空间，而这两个功能电路都能正常独立工作，且共享复用同一路电流。
17.有鉴于此，本发明还公开了一种提高低功耗电路电流利用率的方法，其为在电源与地之间依次串联有至少两组功能电路，所有的功能电路复用同一路静态电流。每一功能电路都设有电源输入端和接地端，自电源至地方向的第一个功能电路的电源输入端与电源连接，最后一个功能电路的接地端接地。两两相邻的功能电路中，前一功能电路的接地端与后一功能电路的电源输入端连接并形成连接节点，各连接节点均通过一去耦电容接地，利用去耦电容使得各连接节点成为交流地或虚拟地，为各功能电路构建出独立的电压空间。独立电压空间的数量取决于电压空间分配裕度。此外，为适应现代集成电路先进工艺，功能电路的数量为两组为宜。
18.本发明的关键在于，通过将两两相邻的功能电路的连接节点通过一去耦电容接地，使得各连接节点构成为交流地或虚拟地，进而将电源到地的电压空间分段成多个独立的电压空间，每个独立的电压空间对应一个功能电路使用，实现了多个功能电路复用同一路静态电流，且各功能电路均能独立正常工作，有效提高了电流的利用率，降低了功耗开销，实现低功耗目标。
19.以上所述，仅是本发明实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。


技术特征：
1.一种低功耗电路，其特征在于：包括至少一去耦电容、以及依次串接在电源与地之间至少两组功能电路；所述功能电路设有电源输入端和接地端，自电源至地方向的第一个功能电路的电源输入端与电源连接，最后一个功能电路的接地端接地；两两相邻的功能电路中，前一功能电路的接地端与后一功能电路的电源输入端连接并形成连接节点，每一连接节点通过一去耦电容接地。2.根据权利要求1所述的一种低功耗电路，其特征在于：所述功能电路的数量为两组，自电源至地方向依次为差分共源放大器功能电路和单端共源放大器功能电路；所述差分共源放大器功能电路中，电阻r1和r2的一端均连接电源vcc，电阻r1的另一端连接mos管m1的漏极，电阻r2的另一端则连接mos管m2的漏极；所述mos管m1的源极、mos管m2的源极以及恒流源i1的输入端连接；所述mos管m1的栅极、mos管m2的栅极、mos管m1的漏极和mos管m2的漏极分别作为差分共源放大器功能电路的第一输入端in1、第二输入端in2、第一输出端out1和第二输出端out2；所述单端共源放大器功能电路中，电阻r3的一端与所述恒流源i1的输出端以及去耦电容c的一端连接，电阻r3的另一端与mos管m3的漏极连接；所述mos管m3的源极与去耦电容c的另一端连接并接地gnd；所述mos管m3的栅极和漏极分别作为单端共源放大器功能电路的输入端in3和输出端out3。3.一种提高低功耗电路电流利用率的方法，其特征在于：在电源与地之间依次串联有至少两组功能电路，所有的功能电路复用同一路静态电流；每一功能电路设有电源输入端和接地端，自电源至地方向的第一个功能电路的电源输入端与电源连接，最后一个功能电路的接地端接地；两两相邻的功能电路中，前一功能电路的接地端与后一功能电路的电源输入端连接并形成连接节点，各连接节点均通过一去耦电容接地，利用去耦电容使得各连接节点成为交流地或虚拟地，为各功能电路构建出独立的电压空间。4.根据权利要求1所述的一种提高低功耗电路电流利用率的方法，其特征在于：所述功能电路的数量为两组。

技术总结
本发明涉及一种低功耗电路及提高低功耗电路电流利用率的方法，低功耗电路包括至少一去耦电容以及至少两组功能电路；功能电路设有电源输入端和接地端，第一个功能电路的电源输入端与电源连接，最后一个功能电路的接地端接地；两两相邻的功能电路中，前一功能电路的接地端与后一功能电路的电源输入端连接并形成连接节点，每一连接节点通过一去耦电容接地。将各连接节点通过一去耦电容接地，使得各连接节点构成交流地或虚拟地，进而将电源到地的电压空间分段成多个独立的电压空间供各功能电路使用，实现了多个功能电路复用同一路静态电流，且各功能电路均能独立正常工作，有效提高了电流的利用率，降低了功耗开销，实现低功耗目标。目标。目标。


技术研发人员：林少衡 陈伟
受保护的技术使用者：厦门优迅高速芯片有限公司
技术研发日：2021.08.12
技术公布日：2021/11/8