一种栅极驱动单元、栅极驱动电路、显示装置和驱动方法与流程

1.本发明涉及显示技术领域，特别是涉及一种栅极驱动单元、栅极驱动电路、显示装置和栅极驱动方法。


背景技术：

2.栅极驱动电路(goa，gate on array)是一种将栅极驱动电路集成于tft基板上的技术，每个栅极驱动单元作为一个移位寄存器将扫描信号依次传递给下一栅极驱动单元，逐行开启薄膜晶体管tft开关，完成显示装置的各像素单元的数据信号输入。随着平板显示技术的快速发展，对显示装置画面品质的需求越来越高。


技术实现要素：

3.为了解决上述问题至少之一，本发明提供一种栅极驱动单元，包括：
4.第一栅极驱动电路，连接信号输入端、时钟信号端以及前端输出端，包括输出开关，所述输出开关与所述前端输出端、所述时钟信号端连接；
5.第二电路，连接所述前端输出端和输出端，包括第一电阻和第二电阻，其中，所述第一电阻的一端与所述前端输出端连接，所述第一电阻的另一端与输出端连接，所述第二电阻的一端与所述输出端连接，所述第二电阻的另一端与第一信号线连接，所述第二电阻与所述输出开关具有相同波动特性。
6.例如，在本技术一些实施例提供的栅极驱动单元中，所述输出开关和所述第二电阻均为薄膜晶体管，所述第二电阻包括控制端、第一端和第二端，所述控制端与第二信号线连接，所述第一端与所述输出端连接，所述第二端与所述第一信号线连接。
7.例如，在本技术一些实施例提供的栅极驱动单元中，所述第二电阻与所述输出开关为采用相同材料和相同工艺步骤同时形成的。
8.例如，在本技术一些实施例提供的栅极驱动单元中，所述第二电阻的有源层为a
‑
si，所述第二电阻的栅绝缘层为g
‑
sinx。
9.例如，在本技术一些实施例提供的栅极驱动单元中，所述第二电阻阻值的波动跟随所述输出开关的波动，所述第一电阻的阻值在所述第二电阻的阻值变化范围内；
10.所述第一电阻的阻值大于等于1kω且小于等于3kω。
11.例如，在本技术一些实施例提供的栅极驱动单元中，所述第一栅极驱动电路包括：
12.输入电路，连接信号输入端和上拉节点，被配置为在所述信号输入端的输入信号处于有效输入电平时，将所接收的输入信号传递到上拉节点；
13.复位电路，连接复位信号端、第一电源电压端和上拉节点，被配置为在复位信号端的复位信号处于有效控制电平时将上拉节点处的上拉信号下拉至第一电源电压端的电源电压；
14.下拉控制电路，连接第二电源电压端、第三电源电压端、上拉节点、下拉节点以及第一电源电压端，被配置为控制下拉电路是否进行操作；
15.下拉电路，连接下拉节点、上拉节点、第一电源电压端和所述前端输出端，被配置为在下拉节点处的下拉信号处于有效下拉电平时将所述前端输出端和所述上拉节点下拉至所述第一电源电压端的电源电压；以及
16.输出电路，包括输出开关，连接所述时钟信号端、上拉节点和所述前端输出端，被配置为在上拉节点处的上拉信号处于有效上拉电平时将所述时钟信号端的时钟信号输出到所述前端输出端。
17.本发明提供一种栅极驱动电路，包括多个级联所述的栅极驱动单元。
18.本发明提供一种显示装置，包括所述的栅极驱动电路。
19.本发明提供一种如所述的显示装置的栅极驱动方法，包括：
20.第一栅极驱动电路在信号输入端的输入信号处于有效输入电平时，控制输出开关将时钟信号端的时钟信号输出到前端输出端以输出第一输出信号；
21.第二电路根据第一电阻和第二电阻对所述第一输出信号进行分压、并将所述第二电阻上的电压作为第二输出信号从输出端输出。
22.例如，在本技术一些实施例提供的栅极驱动方法中，所述第一栅极驱动电路在信号输入端的输入信号处于有效输入电平时，控制输出开关将时钟信号端的时钟信号输出到前端输出端以输出第一输出信号进一步包括：所述输出开关的输出能力下降时，所述第一输出信号降低；
23.所述第二电路根据第一电阻和第二电阻对所述第一输出信号进行分压、并将所述第二电阻上的电压作为第二输出信号从输出端输出进一步包括：所述第二电阻的阻值增加以补偿所述第二输出信号；
24.或者
25.所述第一栅极驱动电路在信号输入端的输入信号处于有效输入电平时，控制输出开关将时钟信号端的时钟信号输出到前端输出端以输出第一输出信号进一步包括：所述输出开关的输出能力上升时，所述第一输出信号增加；
26.所述第二电路根据第一电阻和第二电阻对所述第一输出信号进行分压、并将所述第二电阻上的电压作为第二输出信号从输出端输出进一步包括：所述第二电阻的阻值减少以补偿所述第二输出信号。
27.本发明的有益效果如下：
28.本发明针对目前现有的问题，制定一种栅极驱动单元、栅极驱动电路、显示装置和栅极驱动方法，栅极驱动单元包括第一栅极驱动电路和第二电路，第一栅极驱动电路包括输出开关，第二电路包括第一电阻和第二电阻，通过使用与输出开关具有相同波动特性的第二电阻，有效改善各栅极驱动单元输出的电信号的差异，能够缓解因薄膜晶体管的工艺波动导致不同行之间存在输出电压不同而造成显示不均的问题，提高显示效果，具有实际应用价值。
附图说明
29.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他
的附图。
30.图1示出本发明的一个实施例所述栅极驱动单元的结构框图；
31.图2示出本发明的一个实施例所述栅极驱动单元的电路示意图；
32.图3示出本发明的一个实施例所述第二电阻的截面图；
33.图4示出本发明的一个实施例所述栅极驱动方法的流程图。
具体实施方式
34.为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
35.现有技术中，使用goa技术的显示装置存在因各goa单元输出端的电压不均引起的显示装置画面显示不均的问题。
36.针对上述情况，发明人经过大量研究和试验提出，goa单元输出端的电压不均是由于：现有技术是通过改变goa单元内部驱动结构(如薄膜晶体管的长宽比等工艺)来控制输出电压以实现显示亮度的变化，但是由于薄膜晶体管本身因工作环境等影响，各goa单元输出电压并未达到均一化，从而产生差异，输入至显示基板的栅极信号也会产生差异，最终引起面板显示不均，较大影响了产品的品质。
37.根据上述问题和导致该问题的原因，如图1所示，本发明的一个实施例提供了一种栅极驱动单元，包括：
38.第一栅极驱动电路，连接信号输入端、时钟信号端以及前端输出端，包括输出开关，所述输出开关与所述前端输出端、所述时钟信号端连接；
39.第二电路，连接所述前端输出端和输出端，包括第一电阻和第二电阻，其中，所述第一电阻的一端与所述前端输出端连接，所述第一电阻的另一端与输出端连接，所述第二电阻的一端与所述输出端连接，所述第二电阻的另一端与第一信号线连接，所述第二电阻与所述输出开关具有相同波动特性。
40.在本实施例中，考虑到现有技术中因薄膜晶体管的工艺制作的问题，在不同工作环境中存在波动变化引起输出的栅极信号存在差异导致显示不均，在栅极驱动单元中设置有：实现输出栅极驱动信号功能的第一栅极驱动电路、以及用于调节各栅极驱动单元差异的第二电路，通过第二电路包括的第一电阻和具有与第一栅极驱动电路相同波动特性的第二电阻，能够改善各栅极驱动单元输出的电信号的差异，有效缓解因薄膜晶体管的工艺波动导致不同行之间存在输出电压不同而造成显示不均的问题，提高显示效果，具有实际应用价值。
41.在一个具体的示例中，如图2所示，第一栅极驱动电路，包括输入电路201、复位电路202、下拉控制电路203、下拉电路204和输出电路205，包括多个薄膜晶体管和多个电容，其中输出开关m3响应于上拉节点的电位导通将所述时钟信号端的时钟信号输出到前端输出端以输出第一输出信号。
42.在一个可选的实施例中，所述第一栅极驱动电路包括：
43.输入电路201连接信号输入端input和上拉节点pu，被配置以在信号输入端的输入信号input处于有效输入电平时，将所接收的输入信号传递到上拉节点pu。
44.复位电路202连接复位信号端reset、第一电源电压端vss和上拉节点pu，被配置以在复位信号端reset的复位信号处于有效控制电平时将上拉节点pu处的上拉信号下拉至第一电源电压端vss的电源电压。
45.所述下拉控制电路203连接第二电源电压端vdd1、第三电源电压端vdd2、上拉节点pu、下拉节点pd1和pd2以及第一电源电压端vss，被配置为控制下拉电路204是否进行操作。
46.例如，下拉控制电路203在上拉节点pu处的上拉信号处于有效上拉电平时在下拉节点pd处产生处于非有效下拉电平的下拉信号；而在上拉节点pu处的上拉信号处于非有效上拉电平时，响应高电平电压信号vdd1或vdd2，将高电平电压信号vdd1或vdd2提供给下拉节点pd1和pd2。
47.下拉电路204连接下拉节点pd、上拉节点pu、第一电源电压端vss和前端输出端，被配置以在下拉节点pd处的下拉信号处于有效下拉电平时将所述前端输出端和所述上拉节点pu下拉至所述第一电源电压端vss的电源电压。
48.输出电路205连接时钟信号端clk、上拉节点pu和前端输出端，被配置以在上拉节点pu处的上拉信号处于有效上拉电平时将时钟信号端clk的时钟信号输出到前端输出端。
49.在本实施例中，输入电路201包括输入晶体管m1，输入晶体管m1的栅极和第一极与信号输入端input连接，输入晶体管m1的第二极与上拉节点pu连接。在信号输入端input的输入信号处于高电平时，输入晶体管m1导通，将信号输入端input的输入信号传递到上拉节点pu。
50.值得说明的是，输入电路201的具体实现结构和控制方式等不构成对本公开实施例的限制。
51.在本实施例中，复位电路202包括复位晶体管m2，复位晶体管m2的栅极与复位信号端reset连接，第一极与上拉节点pu连接，第二极与第一电源电压端vss连接。在复位信号端reset处的复位信号处于高电平时，复位晶体管m2导通，将上拉节点pu处的上拉信号下拉至第一电源电压端vss的电源电压。值得说明的是，复位电路202仅仅是示例，其还可以具有其它结构。
52.在本实施例中，下拉控制电路203包括第一下拉控制电路和第二下拉控制电路，下拉节点pd包括第一下拉节点pd1和第二下拉节点pd2。第一下拉控制电路包括第一下拉控制晶体管m5、第二下拉控制晶体管m6、第三下拉控制晶体管m9和第四下拉控制晶体管m8。第一下拉控制晶体管m5的栅极和第一下拉控制节点pd_cn1连接，第一极与第二电源电压端vdd1连接，第二极与第一下拉节点pd1连接；第二下拉控制晶体管m6的栅极与上拉节点pu连接，第一极与第一下拉节点pd1连接，第二极与第一电源电压端vss连接；第三下拉控制晶体管m9的栅极和第一极与第二电源电压端vdd1连接，第二极与第一下拉控制节点pd_cn1连接；第四下拉控制晶体管m8的栅极与上拉节点pu连接，第一极与第一下拉控制节点pd_cn1连接，第二极与第一电源电压端vss连接。
53.第二下拉控制电路包括第五下拉控制晶体管m5’、第六下拉控制晶体管m6’、第七下拉控制晶体管m9’和第八下拉控制晶体管m8’。第五下拉控制晶体管m5’的栅极和第二下拉控制节点pd_cn2连接，第一极与第三电源电压端vdd2连接，第二极与第二下拉节点pd2连接；第六下拉控制晶体管m6’的栅极与上拉节点pu连接，第一极与第二下拉节点pd2连接，第二极与第一电源电压端vss连接；第七下拉控制晶体管m9’的栅极和第一极与第三电源电压
端vdd2连接，第二极与第二下拉控制节点pd_cn2连接；第八下拉控制晶体管m8’的栅极与上拉节点pu连接，第一极与第二下拉控制节点pd_cn2连接，第二极与第一电源电压端vss连接。
54.在本实施例中，下拉电路204包括第一下拉电路和第二下拉电路。第一下拉电路包括第一节点下拉晶体管m10和第一输出下拉晶体管m11，第一节点下拉晶体管m10的栅极和第一输出下拉晶体管m11的栅极与第一下拉节点pd1连接，第一节点下拉晶体管m10的第二极和第一输出下拉晶体管m11的第二极与第一电源电压端vss连接，第一节点下拉晶体管m10的第一极与上拉节点pu连接，第一输出下拉晶体管m11的第一极与前端输出端连接。在第一下拉节点pd1处的下拉信号处于高电平时，第一节点下拉晶体管m10和第一输出下拉晶体管m11导通，分别将上拉节点pu和前端输出端下拉至第一电源电压端vss的电源电压。
55.第二下拉电路包括第二节点下拉晶体管m10’和第二输出下拉晶体管m11’，第二节点下拉晶体管m10’的栅极和第二输出下拉晶体管m11’的栅极与第二下拉节点pd2连接，第二节点下拉晶体管m10’的第二极和第二输出下拉晶体管m11’的第二极与第一电源电压端vss连接，第二节点下拉晶体管m10’的第一极与上拉节点pu连接，第二输出下拉晶体管m11’的第一极与前端输出端连接。在第二下拉节点pd2处的下拉信号处于高电平时，第二节点下拉晶体管m10’和第二输出下拉晶体管m11’导通，分别将上拉节点pu和前端输出端下拉至第一电源电压端vss的电源电压。
56.值得说明的是，上述的下拉控制电路203和下拉电路204仅仅是示例，其还可以具有其它结构。
57.在本实施例中，输出电路205包括输出开关m3和第二电容器c2，输出开关m3的栅极与上拉节点pu连接，输出开关m3的第一极与时钟信号端clk连接，输出开关m3的第二极与前端输出端连接；第二电容器c2的第一端与上拉节点pu连接，第二电容器c2的第二端与前端输出端连接。在上拉节点pu处的上拉信号处于高电平时，输出开关m3导通，将时钟信号端clk的第二时钟信号输出到前端输出端。
58.值得说明的是，上述的输出电路205仅仅是示例，其还可以具有其它结构。
59.需要说明的是，本实施例的第一栅极驱动仅用于说明本技术的具体实现方式，本技术对此不做具体限定，本领域技术人员可以根据实际应用需求选择适当的栅极驱动电路，在此不再赘述。
60.在本实施例中，如图2所示，第二电路包括第一电阻r0和第二电阻m12，第二电阻m12与输出开关m3具有相同波动特性。
61.其中，所述输出开关和所述第二电阻均为薄膜晶体管，所述第二电阻m12包括控制端、第一端和第二端，所述控制端与第二信号线连接，所述第一端与所述输出端连接，所述第二端与所述第一信号线连接。
62.具体的，如图3所示，第二电阻m12包括：
63.设置在衬底100上的栅极101、所述栅极101连接第二信号线vgh，
64.覆盖所述栅极101的栅极绝缘层102、所述栅极绝缘层102为g
‑
sinx，
65.设置在所述栅极绝缘层102上的有源层103、所述有源层103a
‑
si，
66.设置在所述有源层103上的源极104和漏极105，其中源极104和漏极105中的一个连接第一信号线vgl，另一个连接输出端v01。
67.在本实施例中，有源层103a
‑
si是薄膜晶体管的核心层，薄膜晶体管的电学特性和功能主要由该层材料决定，其中有源层103a
‑
si的膜质影响薄膜晶体管的电流。具体的，相同条件下，有源层103a
‑
si的膜质越好则电流越大、反之越小，根据方块电阻的膜质与电阻的关系：r＝ρl/s，其中ρ为电阻率，l为材料的长度，s为面积，l和s与膜质相关。
68.在本实施例中，所述输出开关m3和所述第二电阻m12为采用相同材料和相同工艺步骤同时形成的，即所述第二电阻m12与输出开关m3具有相同的波动特性。
69.具体的，本实施例中的输出开关m3和所述第二电阻m12使用相同的有源层a
‑
si材料，且工艺条件特别是膜质相同，当工艺波动引起膜质变化时，第二电阻m12与第一栅极驱动电路的输出开关m3的膜质会发生同步变化，从而利用第二电阻m12改善输出开关m3中的a
‑
si的工艺差异。进一步的，由于有源层a
‑
si为半导体材料、电阻大，因此将第二电阻m12的栅极连接高压信号vgh，源极和漏极分别连接低压信号vgl和输出端v01，从而第二电阻m12导通以实现分压功能，从而实现对输出端输出的电压v01的电压值进行调节。
70.需要说明的是，本实施例使用的有源层为a
‑
si、栅绝缘层为g
‑
sinx仅用于说明本技术的具体实施方式，对薄膜晶体管的材料不做具体限定。并且，本领域技术人员应当理解，具有相同材料、工艺步骤形成的薄膜晶体管具有相同的波动特性。因此，本领域技术人员应当根据实际应用需求选择适当的材料和工艺步骤制作薄膜晶体管，在此不再赘述。
71.在实际应用过程中，第一栅极驱动电路在信号输入端的输入信号处于有效输入电平时，控制输出开关将时钟信号端的时钟信号输出到前端输出端以输出第一输出信号；第二电路根据第一电阻和第二电阻对所述第一输出信号进行分压、并将所述第二电阻上的电压作为第二输出信号从输出端输出。
72.在现有技术中，栅极驱动电路仅包括第一栅极驱动电路，从前端输出端输出的第一输出信号即作为栅极驱动信号传输至显示基板，当输出开关m3存在波动时，不同行输出的各栅极驱动信号间存在电压差。
73.具体的，如图2所示，栅极驱动电路输出的栅极驱动信号为图中前端输出端输出的第一输出信号v1，当工艺波动导致第一输出信号v1变化为v1’，其中v1’＝xv1，其压差变化为v1和v1’之间的差值(1
‑
x)v1’。
74.在本实施例中，通过使用与输出开关m3具有相同波动特性的第二电阻减小输出开关m3引起的栅极驱动信号的波动，从而改善不同行输出的各栅极驱动信号间的电压差，能够提高显示装置的显示效果。
75.具体的，当栅极驱动单元不工作时，clk无信号输出，前端输出端输出的第一输出信号v1为低电平；由于第二电阻m12连接至低电压信号vgl，则输出端输出的栅极驱动信号v01为低电平，即第一电阻r0两端无压差，输出端输出的栅极驱动信号v01为低电压信号vgl。因此，各行栅极驱动单元间输出的信号无压差。
76.具体的，当栅极驱动单元工作时，clk为有效信号输出，输出开关m3导通，前端输出端输出的第一输出信号v1为高电平；同时，第二电阻m12导通，第一电阻r0和第二电阻m12形成串联回路，输出端输出的栅极驱动信号v01为第二电阻m12分压的电信号。
77.具体的，该串联回路的电流为：
78.因此得到：
79.在本实施例中，当工艺波动导致第一输出信号v1变化为v1’，其压差变化为v1和v1’之间的差值(1
‑
x)v1’。
80.同时，因工艺波动导致输出端输出的栅极驱动信号v01波动为v01’、即xv01，其压差变化为v01和v01’之间的差值：
[0081][0082]
在一个可选的实施例中，所述第二电阻m12阻值的波动跟随所述输出开关m3的波动，所述第一电阻r0的阻值在所述第二电阻m12的阻值变化范围内，具体的，所述第一电阻的阻值大于等于1kω且小于等于3kω。
[0083]
即r0近似等于m12，则
[0084][0085]
因此，本实施例的栅极驱动单元因工艺波动导致输出的栅极驱动信号的差值为：而现有技术中栅极驱动单元因工艺波动导致输出的栅极驱动信号的差值为：(1
‑
x)v1’，即本实施例的栅极驱动信号的差值小于现有技术中栅极驱动信号的差值，即本实施例通过使用与输出开关具有相同波动特性的第二电阻，能够改善各栅极驱动单元输出的电信号的差异，有效缓解因薄膜晶体管的工艺波动导致不同行之间存在输出电压不同而造成显示不均的问题，提高显示效果，具有实际应用价值。
[0086]
在一个具体的示例中，如图2所示，所述输出开关m3的输出能力下降时，所述第一输出信号v1降低，所述第二电阻m12的阻值增加以补偿所述输出端输出的第二输出信号，所示第二输出信号即栅极驱动信号，从而改善因输出开关m3的波动引起的输出栅极驱动信号的差异，有效改善显示效果。
[0087]
在另一个具体的示例中，如图2所示，所述输出开关m3的输出能力上升时，所述第一输出信号v1增加，所述第二电阻m12的阻值减少以补偿所述输出端输出的第二输出信号，所示第二输出信号即栅极驱动信号，从而改善因输出开关m3的波动引起的输出栅极驱动信号的差异，有效改善显示效果。
[0088]
基于上述实施例的栅极驱动单元，本技术还提供一种栅极驱动电路，包括多个级联的上述栅极驱动单元。
[0089]
本实施例的栅极驱动单元能够应用于液晶显示装置也能够应用于电致发光二极管显示装置。
[0090]
基于上述实施例的栅极驱动电路，本技术还提供一种显示装置，包括上述栅极驱动电路。
[0091]
本实施例的显示装置可以为液晶显示装置，也可以为电致发光二极管显示装置。值得说明的是，前述实施例和随之带来的有益效果同样适用于本实施例，因此，相同的部分不再赘述。
[0092]
基于上述实施例的栅极驱动单元、栅极驱动电路和显示装置，本技术的一个实施
例还提供一种栅极驱动方法，如图4所示，包括：
[0093]
第一栅极驱动电路在信号输入端的输入信号处于有效输入电平时，控制输出开关将时钟信号端的时钟信号输出到前端输出端以输出第一输出信号；
[0094]
第二电路根据第一电阻和第二电阻对所述第一输出信号进行分压、并将所述第二电阻上的电压作为第二输出信号从输出端输出。
[0095]
在本实施例中，考虑到现有技术中因薄膜晶体管的工艺制作的问题，在不同工作环境中存在波动变化引起输出的栅极信号存在差异导致显示不均，在栅极驱动单元中设置有：实现输出栅极驱动信号功能的第一栅极驱动电路、以及用于调节各栅极驱动单元差异的第二电路，通过第二电路包括的第一电阻和具有与第一栅极驱动电路相同波动特性的第二电阻，能够改善各栅极驱动单元输出的电信号的差异，有效缓解因薄膜晶体管的工艺波动导致不同行之间存在输出电压不同而造成显示不均的问题，提高显示效果，具有实际应用价值。
[0096]
在一个可选的实施例中，所述第一栅极驱动电路在信号输入端的输入信号处于有效输入电平时，控制输出开关将时钟信号端的时钟信号输出到前端输出端以输出第一输出信号进一步包括：所述输出开关的输出能力下降时，所述第一输出信号降低；所述第二电路根据第一电阻和第二电阻对所述第一输出信号进行分压、并将所述第二电阻上的电压作为第二输出信号从输出端输出进一步包括：所述第二电阻的阻值增加以补偿所述第二输出信号。
[0097]
在本实施例中，通过具有与输出开关相同波动特性的第二电阻跟随输出开关的波动，从而改善各栅极驱动单元输出的电信号的差异，有效缓解因薄膜晶体管的工艺波动导致不同行之间存在输出电压不同而造成显示不均的问题，能够提高显示效果。
[0098]
在另一个可选的实施例中，所述第一栅极驱动电路在信号输入端的输入信号处于有效输入电平时，控制输出开关将时钟信号端的时钟信号输出到前端输出端以输出第一输出信号进一步包括：所述输出开关的输出能力上升时，所述第一输出信号增加；所述第二电路根据第一电阻和第二电阻对所述第一输出信号进行分压、并将所述第二电阻上的电压作为第二输出信号从输出端输出进一步包括：所述第二电阻的阻值减少以补偿所述第二输出信号。
[0099]
在本实施例中，通过具有与输出开关相同波动特性的第二电阻跟随输出开关的波动，从而改善各栅极驱动单元输出的电信号的差异，有效缓解因薄膜晶体管的工艺波动导致不同行之间存在输出电压不同而造成显示不均的问题，能够提高显示效果。
[0100]
由于本实施例提供的栅极驱动方法与上述几种实施例提供的显示装置相对应，因此在前实施方式也适用于本实施例提供的栅极驱动方法，在本实施例中不再详细描述。
[0101]
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。