一种阵列基板、显示面板及显示装置的制作方法

1.本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。


背景技术：

2.随着显示技术的不断发展，显示面板被广泛应用于手机、平板电脑以及公共场所大厅的信息查询机等电子设备中，为人们的生活带来了便利。
3.目前全面屏是市场的发展趋势，为了提升屏占比压缩台阶区域的宽度是一个重要的技术点。现有技术通常通过设置多路解复用器(demux)来减少数据扇出线的数量，从而减少数据扇出线所占的宽度，起到压缩台阶区宽度的技术效果。


技术实现要素：

4.本发明提供一种阵列基板、显示面板及显示装置，以实现降低多路选择器的功耗。
5.第一方面，本发明实施例提供一种阵列基板，包括显示区和位于所述显示区外围的台阶区；
6.多条扫描线和多条数据线，均位于所述显示区，多条所述扫描线沿第一方向延伸并沿第二方向排列，多条所述数据线沿所述第二方向延伸并沿所述第一方向排列，所述第一方向与所述第二方向交叉；
7.多路选择器和多条数据源信号线，位于所述台阶区；所述多路选择器包括多个数据选择电路和至少一条时钟信号线，所述数据选择电路包括数据信号输入端、至少一个数据信号控制端和至少两个数据信号输出端，所述数据信号输入端与所述数据源信号线电连接，所述数据信号控制端与所述时钟信号线一一对应电连接，所述数据信号输出端与所述数据线一一对应电连接；
8.在所述扫描线上施加扫描导通电压的时段内，与同一个所述数据选择电路电连接的多条所述数据线中，存在一条所述数据线与所述数据源信号线始终导通电连接。
9.第二方面，本发明实施例提供一种显示面板，包括第一方面所述的阵列基板。
10.第三方面，本发明实施例提供一种显示装置，包括第二方面所述的显示面板。
11.本发明实施例提供一种阵列基板，在扫描线上施加扫描导通电压的时段内，与同一个数据选择电路电连接的多条数据线中，存在一条数据线与数据源信号线始终导通电连接。即，同一个数据选择电路中，在扫描线上施加扫描导通电压的时段内，存在一条数据线与数据源信号线始终导通电连接，其余的数据线在时钟信号线输入数据导通电压时与数据源信号线电连接，并在时钟信号线输入时钟截止电压时与数据源信号线断开。由于一个数据选择电路对应设置一条数据线与数据源信号线始终导通电连接，无需为该条数据线设置开通和关断的波动电压，降低了数据选择电路的功耗，进而降低了多路选择器的功耗。
附图说明
12.图1为现有设计中的一种阵列基板的驱动时序图；
13.图2为本发明实施例提供的一种阵列基板的结构示意图；
14.图3为本发明实施例提供的一种阵列基板的驱动时序图；
15.图4为本发明实施例提供的一种多路选择器的结构示意图；
16.图5为本发明实施例提供的另一种多路选择器的结构示意图；
17.图6为本发明实施例提供的另一种多路选择器的结构示意图；
18.图7为本发明实施例提供的另一种多路选择器的结构示意图；
19.图8为本发明实施例提供的另一种多路选择器的结构示意图；
20.图9为本发明实施例提供的另一种多路选择器的结构示意图；
21.图10为本发明实施例提供的另一种阵列基板的驱动时序图；
22.图11为本发明实施例提供的另一种多路选择器的结构示意图；
23.图12为本发明实施例提供的另一种阵列基板的驱动时序图；
24.图13为本发明实施例提供的另一种多路选择器的结构示意图；
25.图14为本发明实施例提供的另一种多路选择器的结构示意图；
26.图15为本发明实施例提供的另一种阵列基板的驱动时序图；
27.图16为本发明实施例提供的另一种阵列基板的驱动时序图；
28.图17为本发明实施例提供的一种显示面板的结构示意图；
29.图18为本发明实施例提供的一种显示装置的结构示意图；
30.图19为本发明实施例提供的另一种显示装置的结构示意图。
具体实施方式
31.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
32.图1为现有设计中的一种阵列基板的驱动时序图，参考图1，在时段t1’，向扫描线施加高电平，将与该条扫描线电连接的一行开关晶体管导通，并在时段t1’内，控制多路选择器(即多路解复用器)将数据源信号线与奇数列的数据线导通，向与奇数列的数据线电连接的开关晶体管施加数据信号，进而将数据信号施加到奇数列的像素电极上。在时段t2’内，控制多路选择器将数据源信号线与偶数列的数据线导通，向与偶数列的数据线电连接的开关晶体管施加数据信号，进而将数据信号施加到偶数列的像素电极上。然而，这种驱动方式下，多路选择器的功耗偏高。
33.图2为本发明实施例提供的一种阵列基板的结构示意图，图3为本发明实施例提供的一种阵列基板的驱动时序图，参考图2和图3，阵列基板包括显示区101和位于显示区101外围的台阶区102。阵列基板包括多条扫描线21和多条数据线22。多条扫描线21和多条数据线22均位于显示区101。多条扫描线21中的至少一条可以由显示区101延伸到显示区101之外的区域。多条数据线22中的至少一条可以由显示区101延伸到显示区101之外的区域。多条扫描线21沿第一方向延伸并沿第二方向排列，多条数据线22沿第二方向延伸并沿第一方向排列，第一方向与第二方向交叉。阵列基板包括多路选择器30和多条数据源信号线23均位于台阶区102。多路选择器30包括多个数据选择电路31和至少一条时钟信号线32，数据选择电路31包括数据信号输入端、至少一个数据信号控制端和至少两个数据信号输出端，数
据信号输入端与数据源信号线23电连接，数据信号控制端与时钟信号线32一一对应电连接，数据信号输出端与数据线22一一对应电连接，从而时钟信号线32可以控制数据选择电路31，将数据源信号线23依次与多条数据线22中的一条电连接，从而实现一条数据源信号线23连接多条数据线22的目的，减少数据源信号线23的数量，并减小了阵列基板的边框。
34.参考图2和图3，在扫描线21上施加扫描导通电压的时段(以第一条扫描线21上施加扫描导通电压的时段t1为例)内，与同一个数据选择电路31电连接的多条数据线22中，存在一条数据线22与数据源信号线23始终导通电连接。为了清晰起见，在本发明各个实施例所对应的附图中，将与数据源信号线23始终导通电连接的数据线22加粗表示。示例性地，在时段t1内，第一条扫描线21上施加扫描导通电压，将与第一条扫描线21电连接的一行开关晶体管导通，在时段t1内，控制数据选择电路31将数据源信号线23与第一条数据线22导通，向与第一条数据线22电连接的开关晶体管施加数据信号，进而将数据信号施加到第一个像素电极上。由于第二条数据线22与数据源信号线23始终导通电连接，时段t1内数据源信号线23传输的数据信号被施加到第二个像素电极上。在时段t2内，控制数据选择电路31将数据源信号线23与第二条数据线22导通，向与第二条数据线22电连接的开关晶体管施加数据信号，进而将数据信号施加到第二个像素电极上。可见，第二个像素电极上的数据信号最初为时段t1内数据源信号线23传输的数据信号，最终变为时段t2内数据源信号线23传输的数据信号。第一条扫描线21上施加扫描导通电压的时段t1之后，第一个像素电极上锁定为时段t1内数据源信号线23传输的数据信号，第二个像素电极上锁定为时段t2内数据源信号线23传输的数据信号。与数据源信号线23始终导通电连接的数据线22即便一直在充电，也不会影响正常的显示。
35.本发明实施例提供一种阵列基板，在扫描线21上施加扫描导通电压的时段内，与同一个数据选择电路31电连接的多条数据线22中，存在一条数据线22与数据源信号线23始终导通电连接。即，同一个数据选择电路31中，在扫描线21上施加扫描导通电压的时段内，存在一条数据线22与数据源信号线23始终导通电连接，其余的数据线22在时钟信号线32输入数据导通电压时与数据源信号线23电连接，并在时钟信号线32输入时钟截止电压时与数据源信号线23断开。由于一个数据选择电路31对应设置一条数据线22与数据源信号线23始终导通电连接，无需为该条数据线22设置开通和关断的波动电压，降低了数据选择电路31的功耗，进而降低了多路选择器30的功耗。
36.图4为本发明实施例提供的另一种阵列基板的驱动时序图，结合参考图3和图4，数据选择电路31包括第一开关单元311和第二开关单元312。至少一条时钟信号线32包括第一时钟信号线321和第二时钟信号线322。第一开关单元211的控制端与第一时钟信号线321电连接，第一开关单元211的第一端与数据线22电连接，第一开关单元211的第二端与数据源信号线23电连接。第二开关单元312的控制端与第二时钟信号线322电连接，第二开关单元312的第一端与数据线22电连接，第二开关单元312的第二端与数据源信号线23电连接。在扫描线21上施加扫描导通电压的时段内，第二时钟信号线322上施加恒定电位电压，始终将第二开关单元312导通。本发明实施例中，在扫描线21上施加扫描导通电压的时段(以第一条扫描线21上施加扫描导通电压的时段t1为例)内，在时段t1内，第一时钟信号线321控制第一开关单元311导通，数据源信号线23传输的数据信号被施加到与第一开关单元311电连接的数据线22上。在时段t2内，第一时钟信号线321控制第一开关单元311截止。在时段t1
内，第二时钟信号线322控制第二开关单元312导通，数据源信号线23传输的数据信号被施加到与第二开关单元312电连接的数据线22上。在时段t2内，第二时钟信号线322控制第二开关单元312导通，数据源信号线23传输的数据信号被施加到与第二开关单元312电连接的数据线22上。最终，与第二开关单元312电连接的数据线22被施加的是时段t2内数据源信号线23传输的数据信号。由于无需在时段t2内将第二开关单元312关断，第二开关单元312在时段t1(包括时段t1和时段t2)内均导通，第二时钟信号线322上施加的恒定电位电压无波形的波动，降低了数据选择电路31的功耗，进而降低了多路选择器30的功耗。
37.图5为本发明实施例提供的另一种阵列基板的驱动时序图，参考图5，第二开关单元312包括n型晶体管。恒定电位电压为高电平信号，高电平信号的电压值大于零。本发明实施例中，第二开关单元312包括n型晶体管，第二时钟信号线322上施加的恒定电位电压为高电平信号，高电平信号控制n型晶体管始终导通。高电平信号例如可以采用vgh信号。
38.示例性地，参考图5，第一开关单元311包括n型晶体管。第一开关单元311在高电平下导通，第一开关单元311在低电平下截止。第一开关单元311和第二开关单元312均采用n型晶体管，第一开关单元311和第二开关单元312均采用相同类型的晶体管，有利于降低数据选择电路31的制作难度。
39.图6为本发明实施例提供的另一种阵列基板的驱动时序图，参考图6，第二开关单元312包括p型晶体管。恒定电位电压为低电平信号，低电平信号的电压值小于零。本发明实施例中，第二开关单元312包括p型晶体管，第二时钟信号线322上施加的恒定电位电压为低电平信号，低电平信号控制p型晶体管始终导通。低电平信号例如可以采用vgl信号。
40.示例性地，参考图6，第一开关单元311包括p型晶体管。第一开关单元311在高电平下截止，第一开关单元311在低电平下导通。第一开关单元311和第二开关单元312均采用p型晶体管，第一开关单元311和第二开关单元312均采用相同类型的晶体管，有利于降低数据选择电路31的制作难度。
41.图7为本发明实施例提供的另一种阵列基板的驱动时序图，参考图7，至少一条时钟信号线32还包括第二时钟反信号线322x。第二开关单元312包括cmos晶体管，cmos晶体管还包括反控制端，cmos晶体管的反控制端与第二时钟反信号线322x电连接。恒定电位电压为高电平信号，高电平信号的电压值大于零，第二时钟反信号线322x上施加低电平信号，低电平信号的电压值小于零。本发明实施例中，第二开关单元312包括cmos晶体管，cmos晶体管中的n型晶体管的栅极与第二时钟信号线322电连接，第二时钟信号线322上施加的恒定电位电压为高电平信号，高电平信号控制n型晶体管始终导通。cmos晶体管中的p型晶体管的栅极与第二时钟反信号线322x电连接，第二时钟反信号线322x上施加低电平信号，低电平信号控制p型晶体管始终导通。从而，第二时钟信号线322和第二时钟反信号线322x控制cmos晶体管始终导通。
42.图8为本发明实施例提供的另一种阵列基板的驱动时序图，参考图8，至少一条时钟信号线32还包括第二时钟反信号线322x。第二开关单元312包括cmos晶体管，cmos晶体管还包括反控制端，cmos晶体管的反控制端与第二时钟反信号线322x电连接。恒定电位电压为低电平信号，低电平信号的电压值小于零，第二时钟反信号线322x上施加高电平信号，高电平信号的电压值大于零。本发明实施例中，第二开关单元312包括cmos晶体管，cmos晶体管中的p型晶体管的栅极与第二时钟信号线322电连接，第二时钟信号线322上施加的恒定
电位电压为低电平信号，低电平信号控制p型晶体管始终导通。cmos晶体管中的n型晶体管的栅极与第二时钟反信号线322x电连接，第二时钟反信号线322x上施加高电平信号，高电平信号控制n型晶体管始终导通。从而，第二时钟信号线322和第二时钟反信号线322x控制cmos晶体管始终导通。
43.示例性地，参考图7和图8，至少一条时钟信号线32还包括第一时钟反信号线321x。第二开关单元312包括cmos晶体管，cmos晶体管还包括反控制端，第二开关单元312中cmos晶体管的反控制端与第一时钟反信号线321x电连接。第一开关单元311和第二开关单元312均采用cmos晶体管，第一开关单元311和第二开关单元312均采用相同类型的晶体管，有利于降低数据选择电路31的制作难度。
44.图9为本发明实施例提供的另一种阵列基板的驱动时序图，图10为本发明实施例提供的另一种阵列基板的驱动时序图，参考图9和图10，数据选择电路31还包括第三开关单元313。至少一条时钟信号线32还包括第三时钟信号线323。第三开关单元313的控制端与第三时钟信号线323电连接，第三开关单元313的第一端与数据线22电连接，第三开关单元313的第二端与数据源信号线23电连接。本发明实施例中，在扫描线21上施加扫描导通电压的时段(以第一条扫描线21上施加扫描导通电压的时段t1为例)内，在时段t1内，第一时钟信号线321控制第一开关单元311导通，数据源信号线23传输的数据信号被施加到与第一开关单元311电连接的数据线22上。在时段t2和时段t3内，第一时钟信号线321控制第一开关单元311截止。在时段t2内，第三时钟信号线323控制第三开关单元313导通，数据源信号线23传输的数据信号被施加到与第三开关单元313电连接的数据线22上。在时段t1和时段t3内，第三时钟信号线323控制第三开关单元313截止。在时段t1、时段t2和时段t3内，第二时钟信号线322控制第二开关单元312导通，数据源信号线23传输的数据信号被施加到与第二开关单元312电连接的数据线22上。最终，与第二开关单元312电连接的数据线22被施加的是时段t3内数据源信号线23传输的数据信号。由于无需在时段t3内将第二开关单元312关断，第二开关单元312在时段t1(包括时段t1、时段t2和时段t3)内均导通，第二时钟信号线322上施加的恒定电位电压无波形的波动，降低了数据选择电路31的功耗，进而降低了多路选择器30的功耗。
45.可以理解的是，上述各实施例中，在扫描线21上施加扫描导通电压的时段内，第二时钟信号线322上施加恒定电位电压，始终将第二开关单元312导通。由于第二开关单元312始终导通，与第二开关单元312电连接的数据线22和数据源信号线23始终导通电连接，因此，在另外的一些实施方式中，可以将始终导通电连接的开关单元去掉，并对应去掉控制该开关单元的时钟信号线，以减少开关单元和始终控制线的数量，减小多路选择器30占据的台阶区102的面积，减小阵列基板的边框。
46.图11为本发明实施例提供的另一种多路选择器的结构示意图，图12为本发明实施例提供的另一种阵列基板的驱动时序图，参考图11和图12，数据选择电路31包括第一开关单元311。至少一条时钟信号线32包括第一时钟信号线321。第一开关单元311的控制端与第一时钟信号线321电连接，第一开关单元311的第一端与数据线22电连接，第一开关单元311的第二端与数据源信号线23电连接。与同一个数据选择电路31电连接的多条数据线22中，存在一条数据线22与数据源信号线23直接电连接。本发明实施例中，在扫描线21上施加扫描导通电压的时段(以第一条扫描线21上施加扫描导通电压的时段t1为例)内，在时段t1
内，第一时钟信号线321控制第一开关单元311导通，数据源信号线23传输的数据信号被施加到与第一开关单元311电连接的数据线22上。在时段t2内，第一时钟信号线321控制第一开关单元311截止。在时段t1和时段t2内，数据源信号线23传输的数据信号均被施加到与数据源信号线23直接电连接的数据线22上。最终，与数据源信号线23直接电连接的数据线22被施加的是时段t2内数据源信号线23传输的数据信号。
47.图13为本发明实施例提供的另一种多路选择器的结构示意图，参考图13，第一开关单元311包括n型晶体管。第一开关单元311在高电平下导通，第一开关单元311在低电平下截止。在其他实施方中，第一开关单元311包括p型晶体管或者cmos晶体管。
48.图14为本发明实施例提供的另一种多路选择器的结构示意图，图15为本发明实施例提供的另一种阵列基板的驱动时序图，参考图14和图15，数据选择电路31还包括第三开关单元313。至少一条时钟信号线32还包括第三时钟信号线323。第三开关单元313的控制端与第三时钟信号线323电连接，第三开关单元313的第一端与数据线22电连接，第三开关单元313的第二端与数据源信号线23电连接。本发明实施例中，在扫描线21上施加扫描导通电压的时段(以第一条扫描线21上施加扫描导通电压的时段t1为例)内，在时段t1内，第一时钟信号线321控制第一开关单元311导通，数据源信号线23传输的数据信号被施加到与第一开关单元311电连接的数据线22上。在时段t2和时段t3内，第一时钟信号线321控制第一开关单元311截止。在时段t2内，第三时钟信号线323控制第三开关单元313导通，数据源信号线23传输的数据信号被施加到与第三开关单元313电连接的数据线22上。在时段t1和时段t3内，第三时钟信号线323控制第三开关单元313截止。在时段t1、时段t2和时段t3内，数据源信号线23传输的数据信号均被施加到与数据源信号线23直接电连接的数据线22上。最终，与数据源信号线23直接电连接的数据线22被施加的是时段t3内数据源信号线23传输的数据信号。
49.示例性地，参考图2，阵列基板还包括衬底10。多条扫描线21和多条数据线22位于衬底10的同一侧。
50.图16为本发明实施例提供的另一种阵列基板的驱动时序图，参考图4和图16，在时段t1内，第一条扫描线21上施加扫描导通电压。在时段t2内，第二条扫描线21上施加扫描导通电压。第二时钟信号线322上施加恒定电位电压，始终将第二开关单元312导通。恒定电位电压在时段t1和时段t2内均保持不变。进一步地，恒定电位电压在各条扫描线21上施加扫描导通电压的过程中均保持不变。
51.可选地，扫描导通电压的时段内存在多个数据导通时段，多个数据导通时段中的最后一个为最后数据导通时段，与数据源信号线23始终导通电连接的数据线22在最后数据导通时段内输入其所对应的数据信号。
52.示例性地，参考图3，扫描导通电压的时段内存在两个数据导通时段，分别为时段t1和时段t2。时段t2位于时段t1之后，时段t2为最后数据导通时段，与数据源信号线23始终导通电连接的数据线22在时段t2内输入其所对应的数据信号。
53.示例性地，参考图10，扫描导通电压的时段内存在三个数据导通时段，分别为时段t1、时段t2和时段t3。时段t3位于时段t1和时段t2之后，时段t3为最后数据导通时段，与数据源信号线23始终导通电连接的数据线22在时段t3内输入其所对应的数据信号。
54.可选地，数据选择电路31包括第一开关单元311，至少一条时钟信号线32包括第一
时钟信号线321。第一开关单元311的控制端与第一时钟信号线321电连接，第一开关单元311的第一端与数据线22电连接，第一开关单元311的第二端与数据源信号线23电连接。第一时钟信号线321上施加数据导通电压的时间位于最后数据导通时段之前。
55.示例性地，参考图3，扫描导通电压的时段内存在两个数据导通时段，分别为时段t1和时段t2。时段t2位于时段t1之后，时段t2为最后数据导通时段。在时段t1内，第一时钟信号线321上施加数据导通电压。时段t1位于时段t2之前。
56.示例性地，参考图10，扫描导通电压的时段内存在三个数据导通时段，分别为时段t1、时段t2和时段t3。时段t3位于时段t1和时段t2之后，时段t3为最后数据导通时段。在时段t1内，第一时钟信号线321上施加数据导通电压。时段t1位于时段t3之前。
57.图17为本发明实施例提供的一种显示面板的结构示意图，参考图17，显示面板包括上述实施例中的阵列基板100。由于显示面板包括上述实施例中的阵列基板100，因此具有上述阵列基板的有益效果，即，降低多路选择器的功耗。
58.示例性地，参考图17，显示面板还包括彩膜基板200和液晶层300，液晶层300位于阵列基板100与彩膜基板200之间。液晶层300包括多个液晶分子。在其他实施方式中，显示面板还可以为液晶显示面板之外的其他面板，例如有机发光显示面板、量子点显示面板或者微发光二极管显示面板等。
59.图18为本发明实施例提供的一种显示装置的结构示意图，参考图18，显示装置包括上述实施例中的显示面板。显示装置具体可以为手机、平板电脑、车载显示装置以及智能可穿戴设备等。
60.示例性地，参考图2和图18，显示装置还包括驱动芯片ic，驱动芯片ic绑定于台阶区102。驱动芯片ic可以与数据源信号线23电连接，并在各数据导通时段内，向数据源信号线23施加数据信号。
61.图19为本发明实施例提供的另一种显示装置的结构示意图，参考图19，显示装置还包括驱动芯片ic和柔性电路板fpc，柔性电路板fpc绑定于台阶区102。驱动芯片ic位于柔性电路板fpc上，驱动芯片ic通过柔性电路板fpc与数据源信号线23电连接，并在各数据导通时段内，向数据源信号线23施加数据信号。
62.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。