功率半导体器件的制造方法与流程

本发明涉及半导体，尤其涉及一种功率半导体器件的制造方法。

背景技术：

1、功率半导体器件，例如沟槽栅绝缘栅双极晶体管（igbt）以及沟槽栅金属氧化物半导体场效应晶体管（mosfet），由于具有导通损耗低、电流承载能力强等优点，被广泛应用于新能源汽车、电力电子以及工业控制等领域。

2、随着功率半导体器件向高功率密度方向发展，器件单元尺寸不断缩小，相邻沟槽之间的台面区域宽度逐渐减小。在沟槽栅结构中，通常需要在相邻沟槽之间的台面区域形成接触孔，以实现源极金属与源区之间的电连接。

3、然而，当器件单元尺寸进一步减小时，接触孔与相邻沟槽之间的间距相应减小。在接触孔形成过程中，如果接触孔位置发生偏移或者接触孔侧壁向沟槽方向扩展，容易造成接触孔与沟槽内栅极之间的间距不足，从而导致器件可靠性下降。

4、因此，如何在较小的台面区域内形成与源区可靠连接的接触孔，同时避免接触孔形成过程对沟槽栅结构造成影响，并兼顾器件单元密度和导通性能，成为本领域技术人员亟待解决的技术问题。

5、需要说明的是，上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、针对现有技术中的问题，本发明的目的在于提供功率半导体器件的制造方法，以解决在高密度沟槽栅功率半导体器件中，随着相邻沟槽之间台面区域宽度减小，接触孔与源区之间难以形成可靠连接、接触孔形成过程容易影响沟槽栅结构，以及为保证接触面积而增大台面区域导致器件单元密度降低和导通性能受限的技术问题。

2、本公开实施方式提供一种功率半导体器件的制造方法，其包括：

3、提供半导体衬底，在半导体衬底中形成多个间隔设置的沟槽，以在相邻沟槽之间形成台面区域；

4、在沟槽内形成栅介质层以及栅极，栅极的顶面低于半导体衬底的顶面；

5、在台面区域的表面注入第一导电类型杂质，以形成源区；

6、在形成源区之后，对半导体衬底进行湿法氧化处理，以使源区重塑为横截面呈上窄下宽的台面结构，并形成覆盖台面结构及栅极的第一氧化层；

7、在第一氧化层上形成层间介质层；

8、刻蚀层间介质层及第一氧化层以露出台面结构，并利用剩余的层间介质层和第一氧化层作为掩膜刻蚀台面结构，以形成延伸至源区的接触孔。

9、在一些实施方式中，功率半导体器件的制造方法还包括：

10、使用热氧化，在沟槽内壁热氧化层作为栅介质层，以及在台面区域顶部形成第二氧化层；

11、在台面区域的表面注入第一导电类型杂质之前，对第二氧化层进行减薄处理。

12、在一些实施方式中，对第二氧化层进行减薄处理，包括：

13、采用刻蚀工艺对第二氧化层进行减薄，台面区域剩余的第二氧化层的厚度为170å～230å。

14、在一些实施方式中，功率半导体器件的制造方法还包括：

15、在半导体衬底中形成多个间隔设置的沟槽之前，向半导体衬底注入第一导电类型杂质并进行推进，以形成载流子存储层；以及

16、在对第二氧化层进行减薄处理之前，向载流子存储层注入第二导电类型杂质并进行推进，以形成基区；

17、其中，源区自台面区域的顶面延伸至基区内且源区的结深小于基区的结深。

18、在一些实施方式中，向半导体衬底注入第一导电类型杂质并进行推进，包括：

19、向半导体衬底注入磷离子，注入剂量为2×10^12cm^-2～2×10^13cm^-2，注入能量为80kev-2mev，推进温度1100-1200℃，推进时间60-300min。

20、在一些实施方式中，向台面区域注入第二导电类型杂质并进行推进，以形成载流子存储层，包括：

21、向台面区域注入硼离子，注入剂量为4×10^13cm^-2～2×10^14cm^-2，注入能量为60-200kev，推进温度1050-1250℃，推进时间10-120min。

22、在一些实施方式中，在台面区域的表面注入第一导电类型杂质，以形成源区，包括：

23、向台面区域注入砷离子形成n型源区，其中，砷离子的注入剂量为8×10^15cm^-2～2×10^16cm^-2，注入能量为100kev～150kev。

24、在一些实施方式中，湿法氧化处理的温度为1000℃～1075℃，湿法氧化处理的时间为5min～10min。

25、在一些实施方式中，功率半导体器件的制造方法还包括：

26、在对半导体衬底进行湿法氧化处理之后，在不高于湿法氧化处理温度的条件下进行退火处理，退火处理的时间为60min～150min。

27、在一些实施方式中，源区的底部低于栅极的顶部。

28、在一些实施方式中，采用如下方法在沟槽内形成栅极：

29、沉积栅极材料层，栅极材料层覆盖台面区域和填充沟槽；

30、在沉积栅极材料层之后，进行退火，退火的氛围为氧气，退火温度950℃-1100℃，退火时间10-60min，退火次数为至少1次；

31、在退火之后，刻蚀栅极材料层，以形成栅极。

32、在一些实施方式中，功率半导体器件的制造方法还包括：

33、在刻蚀层间介质层及第一氧化层以露出台面结构之前，通过同一光刻步骤定义沟槽的上方区域以及接触孔区域，利用层间介质层和第一氧化层对沟槽内的栅极进行自对准保护，以刻蚀层间介质层及第一氧化层以露出台面结构，并利用剩余的层间介质层和第一氧化层作为掩膜刻蚀台面结构，以形成延伸至源区的接触孔，接触孔的侧壁倾角为80°～85°。

34、在一些实施方式中，在形成接触孔之后，功率半导体器件的制造方法还包括：在接触孔内形成正面金属层；在半导体衬底的背面注入第二导电类型杂质以形成集电区；在形成集电区之后，在半导体衬底的背面形成背面金属层。

35、在一些实施方式中，栅极顶部低于半导体衬底的表面的距离为0.3μm～0.6μm。

36、本公开实施方式提出的功率半导体器件的制造方法具有如下优点：

37、通过采用上述技术方案，在形成源区之后对半导体衬底进行湿法氧化处理，使源区所在区域发生形貌重塑，从而形成横截面呈上窄下宽的台面结构。该台面结构能够为后续接触孔形成提供有利的几何轮廓，使接触孔在较小台面尺寸条件下仍能够可靠延伸至源区，从而提高接触孔与源区之间的电连接可靠性。

38、同时，在台面结构重塑过程中形成覆盖于台面结构及栅极上方的第一氧化层，并在其上形成层间介质层。在后续接触孔形成过程中，第一氧化层和层间介质层能够作为刻蚀阻挡层及保护层，对沟槽内的栅极进行保护，从而降低接触孔刻蚀过程对沟槽栅结构造成影响的风险。

39、因此，本公开实施方式能够在保证接触孔与源区可靠连接的同时，实现对沟槽栅结构的有效保护，有利于解决高单元密度器件中接触孔形成空间受限的问题，并兼顾器件单元密度、导通性能及可靠性。

40、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。