激活埋层p-GaN材料中Mg杂质的方法及其应用

本技术具体涉及一种激活埋层p-gan材料中mg杂质的方法及其应用，属于半导体。

背景技术：

1、在功率半导体器件领域，传统的硅（si）基器件受限于材料本身的物理特性，导致其在高压、高频、高效率应用场景中逐渐面临性能瓶颈。为了满足日益提升的功率转换效率、功率密度及高温工作稳定性需求，宽禁带半导体尤其是氮化镓（gan）因其优异的材料特性而受到广泛关注。gan具有更宽的禁带宽度（约3.4 ev）、更高的电子迁移率（约1500 cm2/vs）、更高的临界击穿电场（约3.3 mv/cm）以及良好的热稳定性，有望在新能源汽车、工业电机驱动、数据中心电源及可再生能源转换系统中实现更优的功率处理能力，正逐步成为新一代高性能功率器件的首选。在650 v以下的应用领域，基于横向结构的gan高电子迁移率晶体管（hemt）已广泛实现商业化，并在快充、服务器电源和消费级dc-dc变换器中得到应用。然而，对于电压等级超过900 v、电流需求高达百安培以上的场合，如车载主驱逆变器、工业级dc-dc转换模块及电网接口，横向器件在导通电阻和散热方面逐渐暴露出局限。为应对高电压、大电流和高功率密度的系统需求，gan基纵向器件逐渐受到关注。由于其比导通电阻更低、击穿电压更高、更易实现芯片堆叠和系统集成，纵向gan功率器件在提升效率、减小系统体积方面展现出巨大潜力，有望为高电压、大电流应用提供更优异的功率处理解决方案。

2、在gan垂直mosfet、hbt器件的结构中，p型gan埋层区域的高效且稳定的掺杂与激活始终是亟须解决的关键技术问题。采用金属有机化合物化学气相沉积（metal-organicchemical vapor deposition，mocvd）生长的gan通常需要采用nh3作为氮源。而mg作为受主杂质易与h形成电中性的mg-h钝化复合体，使mg失去受主活性，无法提供空穴，需要进行高温退火处理，断开mg-h键，并驱动h原子向材料表面扩散逸出，最终使mg受主杂质恢复电活性。h在p-gan中的扩散势垒为0.7ev，p-gan在表层时，一般通过高温退火，h即可克服0.7ev的势垒，从p-gan中溢出。然而在纵向功率器件的材料结构中，形成pn结的p-gan层在施主n型半导体n-gan层的下方，因此，p-gan作为埋层被后续生长的n- gan层覆盖，而h在高掺杂的n-gan层中的扩散势垒非常高（~3.4ev），h通过高温退火得到的能量无法克服如此高的势垒，导致h无法穿透n-gan层从而离开p-gan层。在高温下与mg断开后的h在室温下将再次钝化mg。未激活的p-gan层会导致器件源漏穿通现象，导致器件无法承受高电压。

3、现有技术激活p-gan中mg的方式主要包括：（1）通过在材料表面或侧壁开窗刻蚀掉p-gan上的n-gan ，暴露出埋层p-gan，实现mg受主的激活。这种方式会不可避免地引入大量刻蚀损伤，造成漏电和耐压降低，并且会显著压缩器件的有效面积，从而限制器件集成度。同时，在远离开窗区域的p-gan，h无法排除，激活率将显著降低。（2）参阅us 2022/0230883a1，采用离子注入引入刻蚀损伤激活埋层p-gan的方法，即在n-gan层离子注入后在n2氛围中高温退火，从而排除埋层p-gan中的h离子。该方式虽然可以激活埋层p-gan，但离子注入对上方n+-gan层造成了破坏，无法满足后续器件源区低阻欧姆接触以及高质量pn结的需求。

技术实现思路

1、本技术的主要目的在于提供一种激活埋层p-gan材料中mg杂质的方法及其应用，以克服现有技术的不足。

2、为实现前述发明目的，本技术采用了如下技术方案。

3、根据本技术的第一个方面，提供了一种激活埋层p型半导体材料中mg杂质的方法，所述埋层p型半导体材料上叠设有n型半导体层；所述方法包括：在所述n型半导体层上生长p型半导体牺牲层，直至h能够以h+形式存在于n型半导体中，之后对所述埋层p型半导体材料进行退火处理；

4、其中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层均是ⅲ族氮化物材质的。

5、在一个实施例中，所述ⅲ族氮化物包括但不限于gan、ingan、algan、alingan、alinn、inn、aln等中的一种或多种的组合。

6、在一个实施例中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层三者的厚度分别为10~1000nm、10~150nm、10~1000nm。

7、进一步，本技术中在mg-h键可断裂的温度基础上，n-gan中费米能级与价带顶越接近，所需退火温度越低。

8、在一个实施例中，所述退火处理是在空气、氧气或保护性气氛中进行。其中，用于形成所述保护性气氛的气体包括氮气、氨气等气体中的一种或多种的组合。

9、在一个实施例中，所述退火处理的温度为500~1000℃，进一步的可以为550、600、650、700、750、800、850、900、950、1000℃等，可以优选为500~900℃，进一步优选为600~900℃，进一步优选为700~900℃，进一步优选为800~900℃。所述退火温度若过低，将影响激活效果；所述退火温度若过高，将会导致ⅲ族氮化物分解。

10、在一个实施例中，所述退火处理的时间为30s~3h，进一步的可以为1min、5min、10min、15min、20min、25min、30min、35min、40min、45min、1h、1.5h、2h、2.5h或3h。示例性的，可以为15min~1h，示例性的可以为15min~45min。所述退火处理可以是一次性完成，也可以是分多次陆续完成，因此所述退火时间可以是一次连续退火时间，也可以是多次退火时间之和。

11、根据本技术的第二个方面，提供了一种激活埋层p型半导体材料中mg杂质的方法，所述埋层p型半导体材料上叠设有n型半导体层；所述方法包括：

12、在所述n型半导体层上生长p型半导体牺牲层，直至n型半导体的费米能级与价带顶的距离≤2.6ev，进一步优选为≤2.5ev，进一步优选为≤2.4ev，进一步优选为≤2.3ev，进一步优选为≤2.2ev，尤其优选为≤2.1ev，之后对所述埋层p型半导体材料进行退火处理；

13、其中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层均是ⅲ族氮化物材质的。

14、在一个实施例中，所述ⅲ族氮化物包括但不限于gan、ingan、algan、alingan、alinn、inn、aln等中的一种或多种的组合。

15、在一个实施例中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层三者的厚度分别为10~1000nm、10~150nm、10~1000nm。

16、在一个实施例中，所述退火处理是在空气、氧气或保护性气氛中进行。其中，用于形成所述保护性气氛的气体包括氮气、氨气等气体中的一种或多种的组合。

17、在一个实施例中，所述退火处理的温度为500~1000℃，进一步的可以为550、600、650、700、750、800、850、900、950、1000℃等，可以优选为500~900℃，进一步优选为600~900℃，进一步优选为700~900℃，进一步优选为800~900℃。

18、在一个实施例中，所述退火处理的时间为30s~3h，进一步的可以为1min、5min、10min、15min、20min、25min、30min、35min、40min、45min、1h、1.5h、2h、2.5h或3h。示例性的，可以为15min~1h，示例性的可以为15min~45min。

19、根据本技术的第三个方面，提供了所述激活埋层p型半导体材料中mg杂质的方法在制备半导体装置中的用途。

20、进一步的，所述半导体装置包括功率半导体器件，例如mosfet等，且不限于此。

21、根据本技术的第四个方面，提供了一种半导体结构，其包括依次叠设的埋层p型半导体材料、n型半导体层和p型半导体牺牲层；并且，在所述n型半导体层中h能够以h+形式存在。

22、在一个实施例中，所述ⅲ族氮化物包括但不限于gan、ingan、algan、alingan、alinn、inn、aln等中的一种或多种的组合。

23、在一个实施例中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层三者的厚度分别为10~1000nm、10~150nm、10~1000nm。

24、在一个实施例中，所述埋层p型半导体材料、n型半导体层、p型半导体牺牲层的掺杂浓度分别为1×1017~1×1020cm-3、1×1016~1×1021cm-3、1×1017~1×1020cm-3。

25、根据本技术的第五个方面，提供了一种半导体结构，其包括依次叠设的埋层p型半导体材料、n型半导体层和p型半导体牺牲层；并且，所述n型半导体层中n型半导体的费米能级与价带顶的距离≤2.6ev，进一步优选为≤2.5ev，进一步优选为≤2.4ev，进一步优选为≤2.3ev，进一步优选为≤2.2ev，尤其优选为≤2.1ev。其中，n型半导体的费米能级与价带顶的距离越接近，则激活埋层p型半导体材料所需的退火温度越低，更有利于保障半导体材料的性能，且降低工艺难度及能耗。

26、在一个实施例中，所述ⅲ族氮化物包括但不限于gan、ingan、algan、alingan、alinn、inn、aln等中的一种或多种的组合。

27、在一个实施例中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层三者的厚度分别为10~1000nm、10~150nm、10~1000nm。

28、在一个实施例中，所述埋层p型半导体材料、n型半导体层、p型半导体牺牲层的掺杂浓度分别为1×1017~1×1020cm-3、1×1016~1×1021cm-3、1×1017~1×1020cm-3。

29、根据本技术的第六个方面，提供了一种半导体装置的制作方法，包括：

30、提供埋层p型半导体材料，所述埋层p型半导体材料上叠设有n型半导体层；

31、在所述n型半导体层上生长p型半导体牺牲层，直至n型半导体的费米能级与价带顶的距离≤2.6ev，进一步优选为≤2.5ev，进一步优选为≤2.4ev，进一步优选为≤2.3ev，进一步优选为≤2.2ev，尤其优选为≤2.1ev，之后对所述埋层p型半导体材料进行退火处理；

32、其中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层均是ⅲ族氮化物材质的。

33、其中，n型半导体的费米能级与价带顶的距离越接近，则激活埋层p型半导体材料所需的退火温度越低，更有利于保障半导体材料的性能，且降低工艺难度及能耗。

34、在一个实施例中，所述ⅲ族氮化物包括但不限于gan、ingan、algan、alingan、alinn、inn、aln等中的一种或多种的组合。

35、在一个实施例中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层三者的厚度分别为10~1000nm、10~150nm、10~1000nm。

36、在一个实施例中，所述埋层p型半导体材料、n型半导体层及p型半导体牺牲层中的一者或多者可以通过金属有机化学气相沉积（mocvd）、等离子增强化学气相沉积（pecvd）、原子层沉积（ald）、分子束外延（mbe）、氢化物气相外延（hvpe）、程序速率化学气相沉积（prcvd）等工艺生长形成，且不限于此。

37、在一个实施例中，所述退火处理是在空气、氧气或保护性气氛中进行。其中，用于形成所述保护性气氛的气体包括氮气、氨气等气体中的一种或多种的组合。

38、在一个实施例中，所述退火处理的温度为500~1000℃，进一步的可以为550、600、650、700、750、800、850、900、950、1000℃等，可以优选为500~900℃，进一步优选为600~900℃，进一步优选为700~900℃，进一步优选为800~900℃。

39、在一个实施例中，所述退火处理的时间30s~3h，进一步的可以为1min、5min、10min、15min、20min、25min、30min、35min、40min、45min、1h、1.5h、2h、2.5h或3h。示例性的，可以为15min~1h，示例性的可以为15min~45min。

40、在一个实施例中，所述的方法还可以包括：在完成所述退火处理后，将所述p型半导体牺牲层部分或完全去除。

41、进一步的，用于去除所述p型半导体牺牲层的方法包括干法刻蚀、湿法腐蚀等，且不限于此。

42、在一个实施例中，所述的方法还可以包括：在去除所述p型半导体牺牲层之后，制作与埋层p型半导体材料和/或n型半导体层配合的电极。以所述半导体装置为mosfet为例，所述电极包括栅极、源极、漏极等。

43、在一个实施例中，所述的方法还可以包括台面隔离、退火等常规操作。

44、本技术技术方案的提出，主要是基于如下发现：h在ⅲ族氮化物半导体材料中的存在形式有h+、h-、h0三种，如图1所示。以gan为例，根据形成能，在gan材料中费米能级距离价带顶2.1ev及以下时，h以h+的形式存在，而在费米能级距离价带顶2.1ev以上时，h以h-的形式存在。而h在gan中的扩散势垒是针对固定电荷态 h+/ h-计算的，因此当h在gan中以h+的形式存在，则其扩散势垒会大大降低。

45、进而，本技术通过在叠设于埋层p型半导体材料上的n型半导体层之上再生长p型半导体牺牲层，通过p型半导体牺牲层与n型半导体层及埋层p型半导体材料形成pnp结，通过p型半导体牺牲层，调控n型半导体层的能带，使得n型半导体的导带升高，从而降低h在n型半导体层中的扩散势垒，继而在高温退火过程中，埋层p型半导体材料中的h可以穿过n型半导体层进入p型半导体牺牲层，最后从p型半导体牺牲层中溢出，从而激活埋层p型半导体材料。并且，在退火激活埋层p型半导体材料后，刻蚀掉表面p型半导体牺牲层以后，n型半导体层和金属之间依然可以形成良好的欧姆接触（以n-gan为例，其表面刻蚀会产生施主型杂质n空位，更有利于形成欧姆接触）。

46、以埋层p型半导体材料、p型半导体牺牲层的材质采用p-gan、n型半导体层的材质采用n-gan为例。参阅图2，在n-gan层上生长一层p-gan牺牲层后，p-gan牺牲层与n-gan层/埋层p-gan形成pnp结，使得n-gan的价带顶升高至与费米能级的距离接近2.1ev，从而显著降低h在n-gan中的扩散势垒，然后通过高温退火即可激活埋层p-gan。

47、相较于现有技术，本技术至少具有以下有益技术效果：

48、（1）本技术中激活埋层p型半导体材料中的mg杂质时，无需通过刻蚀窗口露出埋层p型半导体材料，可以避免在埋层p型半导体材料表面引入刻蚀损伤，克服由此引起的p型半导体材料欧姆接触难以制备、器件耐压低等问题，同时可以杜绝因离子注入引起的n型半导体层被破坏，无法满足后续器件源区低阻欧姆接触需求等缺陷。

49、（2）本技术中在完成埋层p型半导体材料激活后，p型半导体牺牲层可以通过干法刻蚀、湿法腐蚀等工艺去除，不会影响源极金属等与n型半导体层的欧姆接触制备。

50、（3）本技术中通过制作p型半导体牺牲层等方式，可以在制备半导体器件之前就将埋层p型半导体材料激活，从工艺层面上简化了器件的制备流程，并且激活时无刻蚀窗口，还有利于提高半导体器件的整体集成度。