半导体器件及其形成方法、封装结构及电子设备与流程

本公开涉及但不限于一种半导体器件及其形成方法、封装结构及电子设备。

背景技术：

1、在经典冯·诺依曼计算体系结构中，存储器与处理器是分离的，两者之间通过数据总线进行数据传输。执行命令时，处理器先从存储器中读取数据，处理完之后，再把更新后的数据写回存储器当中，数据频繁搬移带来巨大的功耗与时间开销；另外由于存储器带宽有限，使得处理器处理速度受限于存储器的访问速度，极大地影响计算性能。随着大数据与人工智能等应用的兴起，海量数据的处理使得冯·诺依曼计算体系结构瓶颈越来越突出。

技术实现思路

1、本公开实施例提供一种半导体器件及其形成方法、封装结构及电子设备。

2、第一方面，本公开实施例提供一种半导体器件，包括：沿第一方向堆叠的第一半导体结构、第二半导体结构和第三半导体结构；所述第二半导体结构位于所述第三半导体结构与所述第一半导体结构之间；其中，所述第一半导体结构包括模数转换电路和数据处理电路；所述第三半导体结构包括用于执行第一运算的存储阵列，所述第二半导体结构包括耦接至所述存储阵列的外围电路。

3、在一些实施方式中，所述第三半导体结构包括焊盘层；所述焊盘层包括多个焊盘结构，所述焊盘层位于所述存储阵列沿所述第一方向相对的两侧中远离所述第二半导体结构的一侧。

4、在一些实施方式中，所述第二半导体结构还包括半导体层、第一导电连接结构以及第二导电连接结构；所述第一半导体结构还包括控制器；所述第一导电连接结构与所述外围电路耦接，所述第二导电连接结构与所述控制器耦接；所述外围电路的部分结构位于所述半导体层中；所述第一导电连接结构以及所述第二导电连接结构均沿所述第一方向贯穿所述半导体层。

5、在一些实施方式中，所述第一导电连接结构沿所述第一方向靠近所述第三半导体结构的部分沿第二方向的尺寸小于所述第一导电连接结构沿所述第一方向靠近所述第一半导体结构的部分沿所述第二方向的尺寸；所述第二导电连接结构沿所述第一方向靠近所述第三半导体结构的部分沿所述第二方向的尺寸小于所述第二导电连接结构沿所述第一方向靠近所述第一半导体结构的部分沿所述第二方向的尺寸；所述第二方向与所述第一方向垂直。

6、在一些实施方式中，所述第二半导体结构还包括第一互连层；所述第一互连层位于所述外围电路与所述第三半导体结构之间；所述第一互连层包括第一互连结构；所述第一导电连接结构通过所述第一互连结构与所述外围电路连接。

7、在一些实施方式中，所述第一互连结构包括沿所述第一方向延伸的第三导电连接结构以及沿第三方向延伸且沿第二方向排布的多个第一导电线；所述第三导电连接结构沿所述第一方向相对的两端分别与所述外围电路、所述第一导电线连接；所述第二方向、所述第一方向以及所述第三方向两两垂直。

8、在一些实施方式中，所述第一导电连接结构以及所述第二导电连接结构均延伸至所述第一互连层中，所述第一导电连接结构沿所述第一方向相对的两端中的一端与对应的所述第一导电线连接，所述第二导电连接结构沿所述第一方向相对的两端中的一端与对应的所述第一导电线连接。

9、在一些实施方式中，所述第一互连结构还包括多个第四导电连接结构；位于所述第一导电连接结构与所述第一导电线之间的所述第四导电连接结构沿所述第一方向相对的两端中的一端与所述第一导电连接结构连接，另一端与对应的所述第一导电线连接；位于所述第二导电连接结构与所述第一导电线之间的所述第四导电连接结构沿所述第一方向相对的两端中的一端与所述第二导电连接结构连接，另一端与对应的所述第一导电线连接。

10、在一些实施方式中，所述第一互连结构还包括沿所述第三方向延伸且沿所述第二方向排布的多个第二导电线，以及多个第五导电连接结构；所述第一导电连接结构沿所述第一方向相对的两端中的一端与对应的所述第二导电线连接，所述第二导电连接结构沿所述第一方向相对的两端中的一端与对应的所述第二导电线连接；所述第五导电连接结构沿所述第一方向相对的两端中的一端与对应的所述第一导电线连接，另一端与对应的所述第二导电线连接。

11、在一些实施方式中，所述第一半导体结构和所述第二半导体结构键合连接，所述第二半导体结构与所述第三半导体结构键合连接。

12、在一些实施方式中，所述第三半导体结构还包括第一键合层，所述第二半导体结构还包括第二键合层，所述第一键合层与所述第二键合层位于所述存储阵列与所述外围电路之间；所述第一键合层包括第一介质层以及位于所述第一介质层中的第一键合触点，所述第二键合层包括第二介质层以及位于所述第二介质层中的第二键合触点；所述第一介质层与所述第二介质层接合，所述第一键合触点与所述第二键合触点接合。

13、在一些实施方式中，所述第三半导体结构还包括第二互连层以及位线；所述位线与所述第二互连层均位于所述存储阵列与所述第一键合层之间，所述位线位于所述存储阵列与所述第二互连层之间；所述第二互连层包括第二互连结构；所述存储阵列通过所述位线、所述第二互连结构、所述第一键合触点、所述第二键合触点以及所述第一互连结构与所述外围电路连接。

14、在一些实施方式中，所述第三半导体结构还包括第六导电连接结构；所述第六导电连接结构沿所述第一方向贯穿所述存储阵列，所述第六导电连接结构通过所述第二互连结构、所述第一键合触点、所述第二键合触点以及所述第一互连结构与所述第二导电连接结构连接。

15、在一些实施方式中，所述第三半导体结构还包括第三互连层；所述第三互连层包括多个第三互连结构；所述第三互连层位于所述焊盘层与所述存储阵列之间；所述第六导电连接结构通过多个所述第三互连结构中相应的所述第三互连结构与多个所述焊盘结构中的第一焊盘结构连接。

16、在一些实施方式中，所述第三半导体结构还包括源极线，所述源极线位于所述存储阵列与所述第三互连结构之间，所述源极线与所述存储阵列连接，且所述源极线通过多个所述第三互连结构中相应的所述第三互连结构与多个所述焊盘结构中的第二焊盘结构连接。

17、在一些实施方式中，所述第三半导体结构还包括第七导电连接结构；所述第七导电连接结构沿所述第一方向贯穿所述存储阵列，所述第七导电连接结构通过所述第二互连结构与所述存储阵列连接，所述第七导电连接结构通过多个所述第三互连结构中相应的所述第三互连结构与多个所述焊盘结构中的第三焊盘结构连接。

18、在一些实施方式中，所述第二半导体结构还包括第四互连层、第三键合层；所述第一半导体结构还包括第五互连层、第四键合层；所述第四互连层、所述第三键合层、所述第五互连层以及所述第四键合层均位于所述模数转换电路与所述外围电路之间，以及位于所述数据处理电路与所述外围电路之间；所述第四互连层位于所述第三键合层与所述外围电路之间；所述第五互连层位于所述第四键合层与所述模数转换电路之间，以及位于所述第四键合层与所述数据处理电路之间；所述第三键合层包括第三介质层以及位于所述第三介质层中的第三键合触点，所述第四键合层包括第四介质层以及位于所述第四介质层中的第四键合触点；所述第三介质层与所述第四介质层接合，所述第三键合触点与所述第四键合触点接合；所述第四互连层包括第四互连结构，所述第五互连层包括第五互连结构。

19、在一些实施方式中，所述第一导电连接结构通过所述第四互连结构、所述第三键合触点、所述第四键合触点以及所述第五互连结构与所述模数转换电路连接。

20、在一些实施方式中，所述第二导电连接结构通过所述第四互连结构、所述第三键合触点、所述第四键合触点以及所述第五互连结构与所述控制器连接。

21、在一些实施方式中，所述模数转换电路被配置为将所述存储阵列执行所述第一运算所获得的模拟计算信息转换为数字信息；所述数据处理电路被配置为对所述数字信息执行第二运算。

22、在一些实施方式中，所述第一运算包括乘积累加运算。

23、在一些实施方式中，所述第二运算包括补偿、激活、移位或池化运算中的多种或一种。

24、在一些实施方式中，所述存储阵列包括三维nand型存储阵列。

25、第二方面，本公开实施例提供一种半导体器件，包括：沿第一方向堆叠的第二半导体结构和第三半导体结构；其中，所述第三半导体结构包括用于执行第一运算的存储阵列；所述第二半导体结构包括耦接至所述存储阵列的外围电路，以及位于所述外围电路沿所述第一方向相对的两侧中远离所述第三半导体结构的一侧的第三键合层；所述第三键合层用于与第一半导体结构键合连接，所述第一半导体结构包括模数转换电路和数据处理电路。

26、在一些实施方式中，所述第三半导体结构包括焊盘层；所述焊盘层包括多个焊盘结构，所述焊盘层位于所述存储阵列沿所述第一方向相对的两侧中远离所述第二半导体结构的一侧。

27、在一些实施方式中，所述第二半导体结构还包括半导体层、第一导电连接结构以及第二导电连接结构；所述第一导电连接结构沿所述第一方向相对的两端中的一端与所述外围电路耦接，所述第一导电连接结构沿所述第一方向相对的两端中的另一端用于与所述模数转换电路耦接；所述第二导电连接结构用于与所述第一半导体结构的控制器耦接；所述外围电路的部分结构位于所述半导体层中；所述第一导电连接结构以及所述第二导电连接结构均沿所述第一方向贯穿所述半导体层。

28、在一些实施方式中，所述第三半导体结构还包括第六导电连接结构；所述第六导电连接结构沿所述第一方向贯穿所述存储阵列，所述第六导电连接结构沿所述第一方向相对的两端中的一端与所述第二导电连接结构耦接，所述第六导电连接结构沿所述第一方向相对的两端中的另一端与多个所述焊盘结构中的第一焊盘结构耦接。

29、在一些实施方式中，所述第三半导体结构还包括第七导电连接结构；所述第七导电连接结构沿所述第一方向贯穿所述存储阵列，所述第七导电连接结构沿所述第一方向相对的两端中的一端与所述存储阵列耦接，所述第七导电连接结构沿所述第一方向相对的两端中的另一端与多个所述焊盘结构中的第三焊盘结构耦接。

30、第三方面，本公开实施例提供一种封装结构，包括：封装基板、上述实施方式中任一实施方式所述的半导体器件以及塑封层；所述半导体器件设置在所述封装基板上；所述塑封层包封所述半导体器件。

31、第四方面，本公开实施例提供一种电子设备，包括：上述实施方式中任一实施方式所述的半导体器件。

32、第五方面，本公开实施例提供一种半导体器件的形成方法，包括：形成沿第一方向堆叠的第一半导体结构、第二半导体结构和第三半导体结构；所述第二半导体结构位于所述第三半导体结构与所述第一半导体结构之间；所述第一半导体结构包括模数转换电路和数据处理电路；所述第三半导体结构包括用于执行第一运算的存储阵列，所述第二半导体结构包括耦接至所述存储阵列的外围电路。

33、在一些实施方式中，所述形成沿第一方向堆叠的第一半导体结构、第二半导体结构和第三半导体结构，包括：分别形成第一半导体结构、第二半导体结构和第三半导体结构；将所述第二半导体结构分别与所述第一半导体结构以及所述第三半导体结构键合。

34、在一些实施方式中，形成所述第三半导体结构包括：形成焊盘层；所述焊盘层包括多个焊盘结构，所述焊盘层位于所述存储阵列沿所述第一方向相对的两侧中远离所述第二半导体结构的一侧。

35、在一些实施方式中，形成所述第二半导体结构包括：提供半导体层；从所述半导体层沿所述第一方向相对的两侧中的第一侧形成所述外围电路；从所述半导体层沿所述第一方向相对的两侧中的第二侧形成贯穿所述半导体层的第一导电连接结构以及第二导电连接结构；所述第一导电连接结构与所述外围电路耦接；形成所述第一半导体结构包括形成控制器；所述第二导电连接结构与所述控制器耦接。

36、本公开实施例中，第一半导体结构包括模数转换电路和数据处理电路，第二半导体结构包括外围电路，第三半导体结构包括用于执行第一运算的存储阵列，且第二半导体结构位于第一半导体结构与第三半导体结构之间，这样使得可以在第三半导体结构沿第一方向相对的两侧中远离第二半导体结构的一侧形成焊盘结构，使得不必形成贯穿第一半导体结构的中的半导体层的导电连接结构，从而使得可以改善形成贯穿第一半导体结构的中的半导体层的导电连接结构时对第一半导体结构中的模数转换电路和数据处理电路等先进逻辑器件的影响。