垂直封装柔带线芯片盒的制作方法

本发明涉及芯片封装，尤其涉及一种垂直封装柔带线芯片盒。

背景技术：

1、超导量子计算凭借其可扩展性强、与半导体工艺兼容程度高、易于测控及耦合等优势，被认为是当前最有希望实现可扩展通用量子计算的技术路线之一。随着量子比特位数的不断增加，其计算存储能力呈指数级规模拓展。然而，要构建高容错、可扩展的大规模通用量子计算机，需要百万量级的量子比特作为硬件基础，而每个量子比特通常需要配置独立的测控线路。

2、目前，超导量子芯片的封装普遍采用引线键合方式。具体而言，芯片被设置在电路板上，通过金属丝（通常为金丝或铝丝）实现芯片与电路板之间的电气连接。电路板上环绕芯片的一周预先设置有连接引出接口，芯片的信号通过这些接口被引出至外部测量与控制系统。然而，这一封装方案在实际应用中面临以下问题：

3、第一，金属丝键合线作为悬空细长结构，在高频微波控制信号下会引入显著的寄生电感和寄生电容。这些寄生参数会引发阻抗失配，进而导致信号反射、能量衰减和波形畸变，从而劣化信号传输质量，严重影响超导量子比特控制信号的保真度。

4、第二，随着超导量子芯片的量子比特数量不断增加，电路板上所需布置的连接引出接口数量也同步增长。需要说明的是，芯片内部集成的比特数量随边长平方（l2）增长，而承担数据吞吐的物理引脚仅随周长（4l）线性增长。这种“平方级”吞吐增长与“线性级”通道供给之间的增速失衡，导致单位边缘长度需承载的布线密度急剧上升。为缓解这一压力，可通过拓展电路板总体面积来分散引脚布局，但这仅能暂时应对——随着比特数量的持续增长，电路板面积本身也必然随之急剧扩大，最终受限于产品物理尺寸、成本及信号传输延迟等因素，无法无限扩展。同时，稀释制冷机内部可供封装使用的空间极为有限，大面积的平面封装方案难以满足大规模量子处理器在有限制冷空间内的集成需求，已成为制约超导量子计算系统扩展的关键瓶颈之一。

技术实现思路

1、本发明的目的在于提供一种垂直封装柔带线芯片盒，以解决现有超导量子芯片引线键合封装中信号质量劣化与电路板面积扩展受限的问题。该芯片盒通过垂直引出结构与接口密度转换机制，一方面消除寄生参数对高频信号的影响，提高信号传输质量；另一方面提高电路板上的接口密度，有效抑制电路板面积随量子比特数增加而扩大的幅度，有助于减少对稀释制冷机内部有限空间的占用。

2、为达此目的，本发明采用以下技术方案：

3、垂直封装柔带线芯片盒，包括：

4、封装单元；

5、工作单元，包括核心芯片、至少一个接口芯片和电路板，所述核心芯片、所述接口芯片和所述电路板均设于所述封装单元内，且至少一个所述接口芯片位于所述核心芯片和所述电路板之间，所述核心芯片朝向所述接口芯片的表面上设有若干个第一信号连接部，所述电路板朝向所述接口芯片的表面上设有若干个第二信号连接部，所述接口芯片具有相背设置的第一端面和第二端面，所述第一端面朝向所述核心芯片且以第一密度设有若干个第一信号转接部，所述第一信号转接部与对应的所述第一信号连接部电连接，所述第二端面朝向所述电路板且以第二密度设有若干个第二信号转接部，所述第二信号转接部与对应的所述第二信号连接部电连接，所述第一密度大于所述第二密度；

6、信号引出单元，包括若干个信号线，各所述信号线的第一端与各所述第二信号连接部一一对应电连接，各所述信号线的第二端穿过所述封装单元并延伸至所述封装单元外，用于引出所述核心芯片的信号。

7、作为垂直封装柔带线芯片盒的可选方案，所述第一信号连接部包括第一键合凸点，所述第一信号转接部包括第二键合凸点，所述第二键合凸点与所述第一键合凸点对应键合。

8、作为垂直封装柔带线芯片盒的可选方案，所述接口芯片内部设有沿其厚度方向贯穿的第一硅通孔，所述第一硅通孔的一端与所述第二键合凸点电连接，所述第一硅通孔的另一端通过第一导线与所述第二信号转接部电连接。

9、作为垂直封装柔带线芯片盒的可选方案，所述第二信号转接部包括第三键合凸点，所述第三键合凸点与所述第一导线电连接。

10、作为垂直封装柔带线芯片盒的可选方案，所述第二信号连接部包括第四键合凸点，所述第四键合凸点设于所述电路板朝向所述接口芯片的一侧，所述第四键合凸点与所述第三键合凸点对应键合。

11、作为垂直封装柔带线芯片盒的可选方案，所述电路板背离所述接口芯片一侧设有信号端子，所述电路板内部设有沿其厚度方向贯穿的第二硅通孔，所述第二硅通孔的一端与所述第四键合凸点电连接，所述第二硅通孔的另一端通过第二导线与所述信号端子电连接，所述信号线的线芯与对应的所述信号端子电连接。

12、作为垂直封装柔带线芯片盒的可选方案，所述信号线为柔带线。

13、作为垂直封装柔带线芯片盒的可选方案，所述封装单元包括底座，所述底座内设有沿其厚度方向依次布置且相互贯通的第一收纳槽和第二收纳槽，所述核心芯片设置于所述第一收纳槽内，所述接口芯片设置于所述第二收纳槽内，所述电路板设置于所述底座的顶端面上。

14、作为垂直封装柔带线芯片盒的可选方案，所述封装单元还包括盖体，所述盖体上设有第三收纳槽和穿线口，所述盖体密封盖合于所述底座上，所述电路板容置于所述第三收纳槽内，所述信号线的第二端穿过所述穿线口并延伸至所述盖体的外部。

15、作为垂直封装柔带线芯片盒的可选方案，所述封装单元还包括盖体，所述盖体上设有第三收纳槽，所述信号线嵌设于所述盖体内，所述盖体密封盖合于所述底座上，所述电路板容置于所述第三收纳槽内，所述信号线的第一端延伸出所述盖体并与所述第二信号连接部电连接。

16、与现有技术相比，本发明的有益效果：

17、本发明所提供的垂直封装柔带线芯片盒，通过将核心芯片、接口芯片与电路板自下而上依次堆叠于封装单元内，并利用接口芯片相背两端面分别设置高密度信号转接部和低密度信号转接部，实现核心芯片微米级高密度接口向电路板毫米级低密度接口的可靠转接。该垂直堆叠引出架构省去了传统悬空金属丝键合方案，从根源上消除了寄生电感和寄生电容的引入路径，有效抑制高频微波信号的反射、能量衰减与波形畸变，显著提升了信号传输质量。同时，通过接口芯片的密度转换与三维垂直堆叠引出架构的有机结合，使核心芯片的密集信号口无需在电路板所在平面进行扇出匹配，而是直接沿垂直方向引出。相较于现有技术中接口数量增加导致电路板面积显著膨胀的问题，本方案利用接口芯片将微米级高密度接口扩增为毫米级低密度接口，大幅降低了电路板的布线密度要求；垂直引出方式同时避免了信号线在电路板平面内的环绕走线，释放了大量平面空间。两者协同作用，在确保全部信号可靠引出的前提下，电路板面积随量子比特数增加的扩展幅度得到有效抑制，从而减少了对稀释制冷机内部有限测试空间的占用，为大规模超导量子处理器的集成封装提供了可靠的技术路径。

1.垂直封装柔带线芯片盒，其特征在于，包括：

2.根据权利要求1所述的垂直封装柔带线芯片盒，其特征在于，所述第一信号连接部包括第一键合凸点(211)，所述第一信号转接部包括第二键合凸点(221)，所述第二键合凸点(221)与所述第一键合凸点(211)对应键合。

3.根据权利要求2所述的垂直封装柔带线芯片盒，其特征在于，所述接口芯片(22)内部设有沿其厚度方向贯穿的第一硅通孔(222)，所述第一硅通孔(222)的一端与所述第二键合凸点(221)电连接，所述第一硅通孔(222)的另一端通过第一导线(223)与所述第二信号转接部电连接。

4.根据权利要求3所述的垂直封装柔带线芯片盒，其特征在于，所述第二信号转接部包括第三键合凸点(224)，所述第三键合凸点(224)与所述第一导线(223)电连接。

5.根据权利要求4所述的垂直封装柔带线芯片盒，其特征在于，所述第二信号连接部包括第四键合凸点(231)，所述第四键合凸点(231)设于所述电路板(23)朝向所述接口芯片(22)的一侧，所述第四键合凸点(231)与所述第三键合凸点(224)对应键合。

6.根据权利要求5所述的垂直封装柔带线芯片盒，其特征在于，所述电路板（23）背离所述接口芯片（22）一侧设有信号端子(232)，所述电路板(23)内部设有沿其厚度方向贯穿的第二硅通孔(233)，所述第二硅通孔(233)的一端与所述第四键合凸点(231)电连接，所述第二硅通孔(233)的另一端通过第二导线(234)与所述信号端子(232)电连接，所述信号线(31)与对应的所述信号端子(232)电连接。

7.根据权利要求1所述的垂直封装柔带线芯片盒，其特征在于，所述信号线(31)为柔带线。

8.根据权利要求1-7中任一项所述的垂直封装柔带线芯片盒，其特征在于，所述封装单元(1)包括底座(11)，所述底座(11)内设有沿其厚度方向依次布置且相互贯通的第一收纳槽(111)和第二收纳槽(112)，所述核心芯片(21)设置于所述第一收纳槽(111)内，所述接口芯片(22)设置于所述第二收纳槽(112)内，所述电路板(23)设置于所述底座(11)的顶端面上。

9.根据权利要求8所述的垂直封装柔带线芯片盒，其特征在于，所述封装单元(1)还包括盖体(12)，所述盖体(12)上设有第三收纳槽(121)和穿线口(122)，所述盖体(12)密封盖合于所述底座(11)上，所述电路板(23)容置于所述第三收纳槽(121)内，所述信号线(31)的第二端穿过所述穿线口(122)并延伸至所述盖体(12)的外部。

10.根据权利要求8所述的垂直封装柔带线芯片盒，其特征在于，所述封装单元(1)还包括盖体(12)，所述盖体(12)上设有第三收纳槽(121)，所述信号线(31)嵌设于所述盖体(12)内，所述盖体(12)密封盖合于所述底座(11)上，所述电路板(23)容置于所述第三收纳槽(121)内，所述信号线(31)的第一端延伸出所述盖体(12)并与所述第二信号连接部电连接。