半导体结构及其形成方法与流程

本申请的实施例涉及半导体结构及其形成方法。

背景技术：

1、半导体集成电路（ic）工业经历了指数级增长。ic材料和设计中的技术进步已经产生了多代ic，其中每一代都具有比上一代更小且更复杂的电路。在ic发展的过程中，功能密度（即，每芯片区的互连器件的数量）普遍增大，而几何尺寸（即，可以使用制造工艺创建的最小组件（或线））已经减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这样的缩小也增加了处理和制造ic的复杂性。

2、例如，随着集成电路（ic）技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止状态电流以及减小短沟道效应（sce）来改进栅极控制。多栅极器件通常是指具有设置在沟道区域的多于一侧上方的栅极结构或其部分的器件。鳍式场效应晶体管（finfet）和全环栅（gaa）晶体管（都也称为非平面晶体管）是多栅极器件的实例，多栅极器件已经成为用于高性能和低泄漏应用的流行且有前途的候选器件。finfet具有在多于一侧上由栅极包裹的抬高沟道（例如，栅极包裹从衬底延伸的半导体材料“鳍”的顶部和侧壁）。与平面晶体管相比，这样的配置提供了对沟道的更好的控制，并且极大地减小了sce（特别地，通过减小亚阈值泄漏（即，“截止”状态下的finfet的源极和漏极之间的耦合））。gaa晶体管具有可以部分或完全在沟道区域周围延伸以在两侧或多侧上提供对沟道区域的访问的栅极结构。由于这种配置，gaa晶体管也可以称为围绕栅极晶体管（sgt）或多桥沟道（mbc）晶体管。gaa晶体管的沟道区域可以由纳米线、纳米片、其它纳米结构和/或其它合适的结构形成。沟道区域的这些形状也赋予gaa晶体管不同的名称。例如，具有纳米片沟道区域的gaa晶体管可以称为纳米片晶体管。

3、为了满足改进的功耗和其它设计需求，期望具有不同阈值电压的多栅极晶体管。

技术实现思路

1、本申请的一些实施例提供了一种形成半导体结构的方法，包括：在衬底的第一区域上方形成第一沟道构件，并且在所述衬底的第二区域上方形成第二沟道构件；在所述第一沟道构件和所述第二沟道构件上方形成界面层；在所述界面层上方形成栅极介电层；在所述第二区域上方的所述栅极介电层上方选择性沉积阻挡层；在所述选择性沉积之后，在所述第一区域上方的所述栅极介电层和所述第二区域上方的所述阻挡层上方沉积偶极掺杂剂层；实施偶极驱入工艺；在实施所述偶极驱入工艺之后，从所述第一区域上方的所述栅极介电层和所述第二区域上方的所述阻挡层去除所述偶极掺杂剂层；在去除所述偶极掺杂剂层之后，从所述第二区域去除所述阻挡层；以及在所述第一区域和所述第二区域上方形成栅电极，其中，所述栅电极包括钛基材料。

2、本申请的另一些实施例提供了一种形成半导体结构的方法，包括：提供结构，包括：第一纳米结构，在第一源极/漏极部件对之间延伸；以及第二纳米结构，在第二源极/漏极部件对之间延伸；在所述第一纳米结构和所述第二纳米结构上方形成界面层；在所述第一纳米结构和所述第二纳米结构上方沉积栅极介电层；在所述第一纳米结构和所述第二纳米结构上方的所述栅极介电层上方沉积阻挡层；从所述第一纳米结构上方的所述栅极介电层上方选择性去除所述阻挡层；在所述选择性去除之后，在所述第一纳米结构上方的所述栅极介电层和所述第二纳米结构上方的所述阻挡层上方沉积偶极掺杂剂层，从而使得所述偶极掺杂剂层通过所述阻挡层与所述第二纳米结构间隔开；在沉积所述偶极掺杂剂层之后，实施偶极驱入工艺；在所述实施之后，去除所述偶极掺杂剂层；在去除所述偶极掺杂剂层之后，从所述第二纳米结构上方去除所述阻挡层；以及在去除所述阻挡层之后，形成栅电极以包裹所述第一纳米结构的每个和所述第二纳米结构的每个，其中，所述栅极介电层的介电常数大于所述界面层的介电常数。

3、本申请的又一些实施例提供了一种半导体结构，包括：第一基底鳍和第二基底鳍；隔离部件，设置在所述第一基底鳍和所述第二基底鳍之间；第一纳米结构，彼此堆叠在所述第一基底鳍上方；第二纳米结构，彼此堆叠在所述第二基底鳍上方；第一界面层，包裹所述第一纳米结构的每个；第二界面层，包裹所述第二纳米结构；第一栅极介电层，位于所述第一界面层上方；第二栅极介电层，位于所述第二界面层上方；以及栅电极，位于所述第一栅极介电层和所述第二栅极介电层上方，其中，所述第一界面层中的氮含量大于所述第二界面层中的氮含量，其中，所述第二栅极介电层中的铝含量大于所述第一栅极介电层中的铝含量，其中，所述栅电极包括钛基材料。

1.一种形成半导体结构的方法，包括：

2.根据权利要求1所述的方法，其中，所述阻挡层包括氧化铝。

3.根据权利要求1所述的方法，其中，所述偶极掺杂剂层包括氧化镧。

4.根据权利要求1所述的方法，其中，实施所述偶极驱入工艺使得所述偶极掺杂剂层中的元素扩散至所述第一区域中的所述栅极介电层中以及所述阻挡层中的元素扩散至所述第二区域中的所述栅极介电层中。

5.根据权利要求4所述的方法，

6.根据权利要求1所述的方法，其中，所述偶极驱入工艺包括在约500℃和约800℃之间的工艺温度。

7.根据权利要求1所述的方法，其中，选择性沉积所述阻挡层包括：

8.根据权利要求7所述的方法，

9.一种形成半导体结构的方法，包括：

10.一种半导体结构，包括：