一种基于数字锁相环的音频时钟同步方法及系统与流程

本发明涉及音频信号处理，尤其是涉及一种基于数字锁相环的音频时钟同步方法及系统。

背景技术：

1、在音频信号处理系统中，多个设备或芯片之间需要保持严格的时钟同步，以保证音频采样、传输和播放的一致性。时钟抖动（jitter）会直接导致模数转换（adc）或数模转换（dac）过程中的采样时刻误差，进而引起信噪比（snr）劣化和总谐波失真加噪声（thd+n）指标下降，最终表现为可闻的音质损失。

2、现有技术主要采用以下方案解决时钟同步问题，但均存在固有缺陷：

3、（1）传统模拟pll同步方案

4、如图6所示，通过鉴相器（phase detector）、电荷泵（charge pump）、环路滤波器（loop filter）和压控振荡器（vco）构成的闭环负反馈系统，使本地时钟跟踪输入参考信号。然而，该方案存在固有缺陷——环路滤波器需要同时实现“跟踪中心频率的慢速变化”和“抑制抖动的快速变化”两种矛盾功能。特别是对于参考时钟中固有的低频抖动分量（wander，通常指10hz以下的频率漂移或电源纹波耦合引起的周期性扰动），模拟环路滤波器由于阶数限制和元件参数容差，抑制能力严重不足。这些低频抖动会直接调制vco，在音频输出频谱上表现为对称的边带杂散（spurious tones），导致信噪比劣化。

5、（2）异步采样率转换（asrc）方案

6、asrc虽然可以将输出时钟的抖动抑制到本地晶振的精度水平，但其本质上是一个数字重采样过程。asrc无法有效分离输入信号中的抖动分量与信号分量，当输入时钟抖动较大时，重采样过程会产生混叠失真，其最终效果与传统pll方案相比并无显著提升。

7、（3）双链路同步方案

8、该方案通过独立的时钟传输链路传输低抖动参考时钟。虽然能有效抑制抖动，但需要与外部独立时钟源对应，当系统中存在多个音频播放源或需要进行时钟切换时，需要对应数量的物理传输路径，系统结构受限且成本高昂。

9、（4）大容量缓冲方案

10、通过大容量fifo缓冲器吸收时钟频率偏差，定期插入或丢弃采样点以维持同步。但该方案会导致时间延迟持续累积，在实时音频播放场景下，音频流与视频流之间的唇音同步（lip-sync）偏差会逐渐增大，无法满足音视频同步的严格要求。

11、（5）传统固定参数数字pll方案

12、在数字pll中，传统的一阶或二阶数字环路滤波器通常采用固定系数。当输入参考时钟（如来自spdif接收器的恢复时钟）包含周期性低频抖动或电源纹波耦合的确定性抖动（deterministic jitter，dj）时，传统dpll的反馈环路无法区分“需要跟踪的长期频率漂移”与“需要滤除的短期相位噪声”。这种混淆导致pll的数控振荡器（dco）控制字产生周期性调制，最终在音频dac输出端产生可闻的失真或本底噪声的周期性波动。在实际工程应用中，当pll配置不当或参数设计不合理时，输入测试信号在频谱上会出现对称的边带成分，直接导致音质劣化。

13、故而亟需提出一种基于数字锁相环的音频时钟同步方法来解决上述问题。

技术实现思路

1、基于此，有必要针对现有技术的不足，提供一种基于数字锁相环的音频时钟同步方法及系统，在精确估计时钟频率/相位偏差的同时，又能根据工作状态动态调整环路参数，对低频抖动具备优异抑制能力。

2、为解决上述技术问题，本发明采用以下技术方案：

3、本发明提供了一种基于数字锁相环的音频时钟同步方法，其包括如下步骤：

4、步骤s1、接收参考时钟信号和反馈时钟信号，对参考时钟信号与反馈时钟信号进行比较，获取两者对应有效边沿的时间差t；

5、步骤s2、在连续m个同步周期内，对参考时钟信号与反馈时钟信号之间的时间差t进行采样，得到由m个采样值组合而成的初始时间差序列集合x={,,...,}；其中，m为可配置参数；

6、步骤s3、将初始时间差序列集合x={,,...,}中的采样值进行中值滤波预处理，获取有效时间差序列集合y={,,...,}；其中，表示第i个同步周期经预处理后的时间差，对应的周期序号为；

7、步骤s4、采用最小二乘法对数据点(,)进行线性拟合，求取拟合直线方程：

8、；其中，k为拟合直线的斜率，表示每个同步周期时间差的变化量，b为拟合直线的截距，表示初始相位偏差；

9、步骤s5、根据斜率k计算频率偏差，并据此调整数控振荡器输出同步后的音频时钟信号；其中，为参考时钟周期，为数控振荡器的标称输出频率。

10、进一步地，所述步骤s3的方法，包括以下步骤：

11、s31、构建长度为m的滑动窗口；

12、s32、基于初始时间差序列集合x={,,...,}对滑动窗口内m个采样点进行排序，将滑动窗口内数据进行排序后取中间值作为当前采样点对应的时间差输出结果；

13、s33、移动滑动窗口，逐个采样点输出对应的时间差输出结果，获取有效时间差序列集合y={,,...,}。

14、进一步地，所述步骤s5的方法，包括如下步骤：

15、根据斜率k计算频率偏差；

16、基于计算得到的频率偏差计算出频率控制字调整量；其中，round()表示四舍五入取整运算，频率分辨率=，指代为位宽为w的数控振荡器的工作时钟频率；

17、将δfcw叠加到当前频率控制字fcw上，得到更新后的频率控制字fcw_new；

18、数控振荡器在每个系统时钟周期以fcw_new为步进值对相位进行累加，相位累加器的溢出信号经音频时钟输出单元整形后输出同步后的音频时钟信号；其中，数控振荡器采用相位累加器结构，输出频率与频率控制字fcw呈线性对应关系。

19、进一步地，所述步骤s5之前，还包括

20、步骤s4-1、根据斜率k的绝对值大小动态调整环路带宽。

21、进一步地，所述步骤s4-1的方法，具体操作为：

22、当|k|>k1时，调整环路带宽为宽带宽；

23、当|k|

24、当|k|在[k2,k1]区间内时，环路带宽与|k|呈线性关系：；

25、其中，k1对应于相对频率偏差为50ppm的等效斜率，k2对应于相对频率偏差为1ppm的等效斜率；指代为环路滤波器的比例路径增益系数。

26、进一步地，所述步骤s5之前，还包括

27、步骤s4-2、计算最小二乘拟合的残差均方根值：

28、；当超过预设阈值时，按照预设设定自动延长采样窗口长度m。

29、进一步地，所述步骤s5之前，还包括

30、步骤s5-1、根据预先存储的频率–温度特性查找表，得到温度补偿量并直接前馈修正数控振荡器的频率控制字fcw。

31、进一步地，所述步骤s5-1的方法，具体操作为：

32、当温度变化超过预设温度差值时，根据预先存储的频率–温度特性查找表获取当前温度引入的频率偏移量，并将其转换为对应的频率控制字补偿量δfcw_temp，该补偿量以前馈方式直接叠加至数控振荡器的频率控制字fcw。

33、进一步地，所述步骤s5之后，还包括

34、步骤s5-2、当检测到连续两次采样的时间差变化量超过预设跳变阈值时，判定为异常跳变事件。

35、第二方面，本发明提供了一种采用基于数字锁相环的音频时钟同步方法的系统，其包括：

36、参考时钟输入单元，用于接收外部参考时钟信号或从数字音频流中提取参考时钟信号；

37、偏差检测与运算单元，连接于参考时钟输入单元与数字pll核心电路之间，用于在多个同步周期内统计输入的参考时钟信号与反馈时钟信号之间的时域偏差量，并计算偏差检测结果；

38、数字pll核心电路单元，包括数控振荡器、数字鉴相器、数字环路滤波器、可编程分频器；

39、参数自适应调整单元，连接于偏差检测与运算单元、数字pll核心电路两者之间，用于根据偏差检测结果动态调整数字pll核心电路单元中的环路带宽和锁定参数；

40、音频时钟输出单元，用于输出同步后的音频主时钟。

41、综上所述，本发明提供的一种基于数字锁相环的音频时钟同步方法及系统通过采集连续m个同步周期内的时间差采样值，采用最小二乘法对采样序列进行线性拟合，以拟合直线的斜率估计频率偏差，以拟合残差评估抖动特性，在精确估计时钟频率/相位偏差的同时，又能根据工作状态动态调整环路参数，对低频抖动具备优异抑制能力，从而在统计意义上最优地分离“真实频率漂移”与“随机抖动”。