超低电容的ESD保护器件的制作方法

本技术涉及电子元器件，特别涉及一种超低电容的esd保护器件。

背景技术：

1、随着电子芯片朝小尺寸、高密度、低功耗方向发展，集成电路面积越来越小，随之而来的是对静电放电（esd）越来越敏感，静电放电很容易导致电子设备损坏，尤其是在一些电子产品的接口端。为了保护敏感电子元件免受esd事件损害，esd保护器件的使用越来越多。

2、esd保护器件通常采用普通pn二极管结构，但普通二极管电容值较大（通常在几十皮法到几百皮法之间），且钳位电压较高，难以满足高速信号线路和低电压设备的要求。要实现高速通信，需要降低二极管电容，通常做法是减小pn二极管面积或者提高反向击穿电压，但任何一种方式都会导致esd抗扰度下降。当两个二极管串联时，它们的组合电容会减小，据此通过封装或芯片集成实现两个二极管串联降低电容的方法开始被采用，但通过封装或芯片集成实现两个二极管串联占用的面积大，成本高，不适合小型封装。为此，双极型三极管（bjt）也开始被用做esd保护器件，但是bjt结构esd保护器件对于高速通信来说，电容仍不够低，同时由于放大增益影响容易出现深回扫闩锁缺点。

技术实现思路

1、本实用新型的目的之一是提供一种超低电容的esd保护器件，可以在保证低钳位电压的同时，降低器件电容值，且可以避免bjt结构三极管的大会扫导致的闩锁效应。

2、为了实现上述目的，本实用新型提供的超低电容的esd保护器件包括一个或多个元胞，所述元胞包括：衬底，所述衬底为第一掺杂类型；第一外延层，所述第一外延层位于所述衬底上，所述第一外延层为第一掺杂类型；埋层，所述埋层位于部分所述第一外延层上，所述埋层为第二掺杂类型；第二外延层，所述第二外延层位于未被埋层覆盖的所述第一外延层和所述埋层上，所述第二外延层为第一掺杂类型；第一掺杂区，所述第一掺杂区从所述第二外延层的表面延伸至所述第二外延层中，所述第一掺杂区为第二掺杂类型；若干隔离结构，所述隔离结构从所述第二外延层的表面延伸至第一外延层中，部分所述隔离结构穿过所述埋层并形成第一区域，部分所述隔离结构未穿过所述埋层并形成第二区域；第二掺杂区，所述第二掺杂区从所述第一区域的第一掺杂区的表面延伸至所述第一区域的第一掺杂区中，所述第二掺杂区为第一掺杂类型；第三掺杂区，所述第三掺杂区从所述第一区域的第一掺杂区的表面延伸至所述第一区域的第一掺杂区中，所述第三掺杂区为第二掺杂类型，所述第三掺杂区与所述第二掺杂区相互分离；第四掺杂区，所述第四掺杂区从所述第二区域的第一掺杂区的表面延伸至所述第二区域的第一掺杂区中，所述第四掺杂区为第二掺杂类型。

3、可选的，所述隔离结构包括四个隔离结构，第一隔离结构和第二隔离结构之间的所述埋层、第二外延层和第一掺杂区、所述第一隔离结构、所述第二隔离结构形成所述第一区域；所述第三隔离结构和所述第四隔离结构之间的第二外延层和第一掺杂区、所述第三隔离结构、所述第四隔离结构形成所述第二区域。

4、可选的，所述第一外延层的掺杂浓度小于所述衬底和所述第二掺杂区的掺杂浓度，所述第一外延层的掺杂浓度大于所述第三掺杂区的掺杂浓度，所述埋层的掺杂浓度大于所述第一掺杂区的掺杂浓度。

5、可选的，所述第二掺杂区的宽度小于所述第三掺杂区的宽度。

6、可选的，所述第二掺杂区的宽度小于所述第四掺杂区的宽度。

7、可选的，所述第二掺杂区的宽度小于所述第四掺杂区的宽度且小于所述第三掺杂区的宽度。

8、可选的，所述第二掺杂区的深度小于所述第三掺杂区的深度且小于所述第四掺杂区的深度，所述第三掺杂区和所述第四掺杂区的深度相等。

9、可选的，所述第三掺杂区位于所述第二外延层内且位于所述第一掺杂区上，所述第三掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度。

10、可选的，所述第一外延层覆盖所述衬底的正面；所述第二外延层上具有正面金属层，所述超低电容的esd保护器件还包括位于所述衬底的背面上背面金属层。

11、可选的，所述第二外延层上具有层间介质层，所述层间介质层具有与所述第二掺杂区位置对应的第一接触孔以及与所述第四掺杂区位置对应的第二接触孔，所述正面金属层位于所述层间介质层上且填充所述第一接触孔和所述第二接触孔。

12、可选的，所述第一区中的所述第二掺杂区、所述第一掺杂区、所述第一掺杂区下方的第二外延层、所述埋层和所述第一外延层构成的串联电路与所述第二区中的所述第一掺杂区和所述第一掺杂区下方的第二外延层连接构成的第二反向二极管并联。

13、可选的，多个元胞依次并行排布，所述衬底上具有多个所述第一区和多个所述第二区，一个所述第一区对应一个所述第二区，所述第一区的所述第二掺杂区和对应的所述第二区中的所述第四掺杂区相互连接；所述超低电容的esd保护器件具有多个第一输入输出端口，一个所述第一输入输出端口连接一个所述第二掺杂区和对应的一个所述第四掺杂区。

14、可选的，所述第二掺杂区和所述第一掺杂区连接构成第一正向二极管，所述第一掺杂区和所述第一掺杂区下方的第二外延层连接构成第一反向二极管，所述第一掺杂区下方的第二外延层和所述埋层连接构成第二正向二极管，所述第一外延层和所述埋层连接构成稳压二极管，所述第一正向二极管、所述第一反向二极管、所述第二正向二极管和所述稳压二极管串联。

15、可选的，所述超低电容的esd保护器件具有第一输入输出端口和第二输入输出端口，所述第二掺杂区和所述第四掺杂区均与所述第一输入输出端口连接，所述衬底与所述第二输入输出端口连接。

16、可选的，所述第一输入输出端口接高电位，所述第二输入输出端口接低电位时，电流通过正面金属层流入所述esd保护器件，在所述第一区域，电流通过所述第一正向二极管、所述第一反向二极管，由所述第二正向二极管和所述稳压二极管构成的三极管以及所述衬底到达所述第二输入输出端口。

17、本实用新型提供的超低电容的esd保护器件中，第一掺杂区下方的第二外延层、埋层和第一外延层可以连接构成两个二极管且该两个二极管可以组合形成纵向三极管，该纵向三极管相较于单个二极管具有较低的电容；第二掺杂区、第一掺杂区和第一掺杂区下方的第二外延层可以连接构成与纵向三极管串联的两个二极管，且第二掺杂区的面积较其它掺杂区小，面积小的第二掺杂区决定整个esd保护器件的最终电容，可以进一步降低esd保护器件的电容，满足更高速信号通信线路对esd保护器件的苛刻要求；通过第一掺杂区下方的第二外延层、第一掺杂区和埋层的浓度和位置关系设置，保证了esd保护器件在esd期间的低工作电压和低钳位电压；由于高掺杂浓度的埋层的存在，纵向三极管的增益很小，纵向三极管工作在浅回扫区，避免了常规三极管的大会扫导致的闩锁效应；第一外延层、埋层、第一掺杂区下方的第二外延层、第一掺杂区至第二掺杂区在衬底上依次层叠，使得esd保护器件占用的芯片面积较小，可以满足芯片的小型化需求。

1.一种超低电容的esd保护器件，其特征在于，包括：一个或多个元胞，所述元胞包括：

2.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述隔离结构包括四个隔离结构，第一隔离结构和第二隔离结构之间的所述埋层、第二外延层和第一掺杂区、所述第一隔离结构、所述第二隔离结构形成所述第一区域；所述第三隔离结构和所述第四隔离结构之间的第二外延层和第一掺杂区、所述第三隔离结构、所述第四隔离结构形成所述第二区域。

3.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第一外延层的掺杂浓度小于所述衬底和所述第二掺杂区的掺杂浓度，所述第一外延层的掺杂浓度大于所述第三掺杂区的掺杂浓度，所述埋层的掺杂浓度大于所述第一掺杂区的掺杂浓度。

4.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第二掺杂区的宽度小于所述第三掺杂区的宽度。

5.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第二掺杂区的宽度小于所述第四掺杂区的宽度。

6.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第二掺杂区的宽度小于所述第四掺杂区的宽度且小于所述第三掺杂区2的宽度。

7.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第二掺杂区的深度小于所述第三掺杂区的深度且小于所述第四掺杂区的深度，所述第三掺杂区和所述第四掺杂区的深度相等。

8.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第三掺杂区位于所述第二外延层内且位于所述第一掺杂区上，所述第三掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度。

9.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第一外延层覆盖所述衬底的正面；所述第二外延层上具有正面金属层，所述超低电容的esd保护器件还包括位于所述衬底的背面上背面金属层。

10.如权利要求9所述的超低电容的esd保护器件，其特征在于，所述第二外延层上具有层间介质层，所述层间介质层具有与所述第二掺杂区位置对应的第一接触孔以及与所述第四掺杂区位置对应的第二接触孔，所述正面金属层位于所述层间介质层上且填充所述第一接触孔和所述第二接触孔。

11.如权利要求1所述的超低电容的esd保护器件，其特征在于，所述第一区中的所述第二掺杂区、所述第一掺杂区、所述第一掺杂区下方的第二外延层、所述埋层和所述第一外延层构成的串联电路与所述第二区中的所述第一掺杂区和所述第一掺杂区下方的第二外延层连接构成的第二反向二极管并联。

12.如权利要求1所述的超低电容的esd保护器件，其特征在于，多个元胞依次并行排布，所述衬底上具有多个所述第一区和多个所述第二区，一个所述第一区对应一个所述第二区，所述第一区的所述第二掺杂区和对应的所述第二区中的所述第四掺杂区相互连接；所述超低电容的esd保护器件具有多个第一输入输出端口，一个所述第一输入输出端口连接一个所述第二掺杂区和对应的一个所述第四掺杂区。

13.如权利要求1至12中任一项所述的超低电容的esd保护器件，其特征在于，所述第二掺杂区和所述第一掺杂区连接构成第一正向二极管，所述第一掺杂区和连接构成第一反向二极管，所述第一掺杂区下方的第二外延层和所述埋层连接构成第二正向二极管，所述第一外延层和所述埋层连接构成稳压二极管，所述第一正向二极管、所述第一反向二极管、所述第二正向二极管和所述稳压二极管串联。

14.如权利要求13所述的超低电容的esd保护器件，其特征在于，所述超低电容的esd保护器件具有第一输入输出端口和第二输入输出端口，所述第二掺杂区和所述第四掺杂区均与所述第一输入输出端口连接，所述衬底与所述第二输入输出端口连接。

15.如权利要求14所述的超低电容的esd保护器件，其特征在于，所述第一输入输出端口接高电位，所述第二输入输出端口接低电位时，电流通过正面金属层流入所述esd保护器件，在所述第一区域，电流通过所述第一正向二极管、所述第一反向二极管，由所述第二正向二极管和所述稳压二极管构成的三极管以及所述衬底到达所述第二输入输出端口。