半导体存储器装置及其制造方法与流程

本发明是关于半导体存储器装置及其制造方法。

背景技术：

1、在先进半导体制造中，栅极导体结构在决定晶体管效能、可靠度以及元件良率方面扮演着至关重要的角色。钨因其低电阻率、良好的热稳定性以及与高密度元件架构的相容性，而被广泛应用于栅极导体整合中。然而，在下游的制造工艺期间，特别是在长时间的薄膜沉积或热工艺之后，钨表面很容易氧化并形成氧化钨。这种氧化现象成为了主要的可靠度疑虑，因为氧化钨在某些湿式化学环境下在化学上是不稳定的。因此，在高温化学处理期间，栅极导体结构变得容易受到腐蚀和材料损失的影响，最终影响到晶圆认可测试的良率。

2、氧化钨的形成主要与沉积、等离子体处理、清洗后等待时间或热循环期间的氧气暴露有关。与纯金属钨相比，氧化钨的化学抗性要弱得多。当晶圆进入涉及诸如磷酸或热去离子水等化学品的湿式清洗或剥离工艺时，该氧化层会与溶液发生反应并逐渐溶解。在升高的温度下，反应速率会显著增加，从而加速氧化钨的移除，甚至侵蚀下方的金属钨。因此，这会导致钨凹陷、表面粗糙度增加以及栅极导体区域内的局部钨流失。

3、在薄膜工艺流程延长或表面保护不足的结构中，这种损伤机制尤为严重。更长的工艺时间意味着更多地暴露于氧气和湿气中，从而增加了氧化物生长的机率。此外，如果沉积与湿式清洗之间的工艺排队时间未得到妥善控制，原生氧化可能会在钨表面上持续发展。一旦氧化物厚度超过临界水平，高温化学品就能更容易地渗透到晶粒边界和脆弱的界面中，导致不均匀的蚀刻行为。这种局部腐蚀可能会产生栅极电阻变异、开路或降低晶体管的电学特性。

4、从元件效能的角度来看，栅极导体内部的钨流失会直接影响到在晶圆认可测试期间测量到的关键电学参数。例如，增加的栅极电阻会改变晶体管的切换速度和时序行为。严重的钨凹陷也可能影响临界电压的均匀性以及漏电流的分布。因此，即使是微小的氧化钨腐蚀，也可能在最终的电学测试阶段转化为显著的良率损失。

5、数个与工艺相关的因素可能会进一步加剧氧化钨侵蚀的问题。高化学温度是最具影响力的参数之一，因为升高的热能会加速氧化物溶解的动力学。化学品浓度和工艺持续时间对腐蚀的严重程度也有强烈的影响。例如，长时间浸泡在高温的热磷酸中可能会持续移除保护性氧化层，并使新鲜的钨表面暴露于进一步的侵蚀中。此外，冲洗效率不足或残留的化学品污染可能会在晶圆表面留下反应性物种，导致在湿工艺完成后继续发生腐蚀。

6、为了将氧化钨的损伤降到最低，半导体厂通常会实施多种工艺优化策略。一种常见的方法是通过改进真空传输或更短的排队时间控制，来减少钨沉积后的氧气暴露。另一种有效的解决方案是引入保护性阻挡层或覆盖膜，以将钨与环境氧化隔绝。工艺工程师也可以通过降低化学温度、缩短浸泡时间或调整化学品浓度来优化湿式清洗配方，以减少对钨的侵蚀。此外，先进的表面预处理和清洗后干燥技术有助于抑制残留的湿气和氧化反应。

7、总结来说，栅极导体结构内氧化钨的形成是先进半导体制造中一项关键的整合挑战。由于氧化钨对诸如高温的热磷酸和去离子水等高温化学品表现出较差的抗性，该结构在湿工艺期间极易受到腐蚀和钨流失的影响。这种退化会严重影响元件的电学效能并降低晶圆认可测试良率。因此，控制氧化行为、优化化学工艺以及加强线上监控，对于提高栅极导体的可靠度并维持稳定的半导体制造良率至关重要。

技术实现思路

1、本发明提出一种创新的半导体存储器装置及其制造方法，解决先前技术的问题。

2、于本发明的一些实施例中，一种半导体存储器装置的制造方法包括：在基板上形成具有钨层的栅极导体叠层，其中该钨层具有氧化钨薄膜；以及对该氧化钨薄膜进行含氮等离子体处理，以在该钨层上形成至少一氧氮化钨（wnxoy）层，其中x与y都为正整数，且x大于y。

3、于本发明的一些实施例中，该wnxoy层与该钨层直接接触。

4、于本发明的一些实施例中，该含氮等离子体包含纯n2气体。

5、于本发明的一些实施例中，该含氮等离子体包含4%的h2与96%的n2气体。

6、于本发明的一些实施例中，对该氧化钨薄膜进行该含氮等离子体处理以形成另一氧氮化钨（wnzok）层，其中z与k都为正整数，且k大于z。

7、于本发明的一些实施例中，该wnxoy层位于该wnzok层与该钨层之间。

8、于本发明的一些实施例中，制造方法还包含在进行该含氮等离子体处理之后，进行磷酸工艺。

9、于本发明的一些实施例中，制造方法还包含在进行该含氮等离子体处理之后，进行热去离子水工艺。

10、于本发明的一些实施例中，一种半导体存储器装置包括：位于基板上的栅极导体叠层，其中该栅极导体叠层具有钨层；以及位于该钨层上的一氧氮化钨（wnxoy）层，其中x与y都为正整数，且x大于y。

11、于本发明的一些实施例中，该wnxoy层与该钨层直接接触。

12、于本发明的一些实施例中，半导体存储器装置还包含另一氧氮化钨（wnzok）层，其中z与k都为正整数，且k大于z，该wnxoy层位于该wnzok层与该钨层之间。

13、于本发明的一些实施例中，该wnxoy层与该钨层直接接触。

14、于本发明的一些实施例中，该栅极导体叠层还包含位于该钨层与该基板之间的多晶硅层。

15、于本发明的一些实施例中，该栅极导体叠层还包含位于该多晶硅层与该基板之间的栅极氧化层。

16、于本发明的一些实施例中，该栅极氧化层与该基板接触。

17、因此，含氮等离子体可形成一种具有化学组成梯度的氧氮化钨堆叠结构，其中上层wnzok层作为化学反应性较高或牺牲性的表面层，而下层wnxoy层则作为位于钨层上的化学性质较稳定且具有抗扩散能力的阻障层。以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

1.一种半导体存储器装置的制造方法，其特征在于，包含：

2.根据权利要求1所述的制造方法，其特征在于，该wnxoy层与该钨层直接接触。

3.根据权利要求1所述的制造方法，其特征在于，该含氮等离子体包含纯n2气体。

4.根据权利要求1所述的制造方法，其特征在于，该含氮等离子体包含4%的h2与96%的n2气体。

5.根据权利要求1所述的制造方法，其特征在于，对该氧化钨薄膜进行该含氮等离子体处理以形成另一氧氮化钨（wnzok）层，其中z与k都为正整数，且k大于z。

6.根据权利要求5所述的制造方法，其特征在于，该wnxoy层位于该wnzok层与该钨层之间。

7.根据权利要求1所述的制造方法，其特征在于，还包含在进行该含氮等离子体处理之后，进行磷酸工艺。

8.根据权利要求1所述的制造方法，其特征在于，还包含在进行该含氮等离子体处理之后，进行热去离子水工艺。

9.一种半导体存储器装置，其特征在于，包含：

10.根据权利要求9所述的半导体存储器装置，其特征在于，该wnxoy层与该钨层直接接触。

11.根据权利要求9所述的半导体存储器装置，其特征在于，还包含另一氧氮化钨（wnzok）层，其中z与k都为正整数，且k大于z，该wnxoy层位于该wnzok层与该钨层之间。

12.根据权利要求11所述的半导体存储器装置，其特征在于，该wnxoy层与该钨层直接接触。

13.根据权利要求9所述的半导体存储器装置，其特征在于，该栅极导体叠层还包含位于该钨层与该基板之间的多晶硅层。

14.根据权利要求13所述的半导体存储器装置，其特征在于，该栅极导体叠层还包含位于该多晶硅层与该基板之间的栅极氧化层。

15.根据权利要求14所述的半导体存储器装置，其特征在于，该栅极氧化层与该基板接触。