包括多栅极晶体管的半导体器件的制作方法

本公开涉及一种半导体器件，并且更具体地涉及一种包括叉片（forksheet）场效应晶体管（fet）的半导体器件。

背景技术：

1、为了提高集成电路器件的集成度，可以利用如下的多栅极晶体管：其中具有鳍形或纳米线形的硅体形成在衬底上，并且在硅体的表面上形成有栅极。由于这样的多栅极晶体管利用三维沟道，这有助于器件中的集成的缩放。此外，即使不增大多栅极晶体管的栅极长度，也可以提高电流控制能力。此外，可以有效地抑制其中沟道区域的电势受漏极电压影响的sce（短沟道效应）。

技术实现思路

1、为了提高集成电路器件的集成度，一些方法实现了一种叉片场效应晶体管（forksheet fet），在该叉片场效应晶体管中，相邻的多栅极晶体管使用绝缘壁结构被分隔。

2、本公开的方面提供了一种具有改进的性能和工艺裕度（process margin）的半导体器件。

3、本公开的方面还提供了一种用于制造具有改进的性能和工艺裕度的半导体器件的方法。

4、然而，本公开的方面不限于本文中阐述的方面。通过参考下面给出的本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员将变得更加明显。

5、根据本公开的方面，提供了一种半导体器件，所述半导体器件包括：衬底；壁结构，所述壁结构位于所述衬底上，并且在第一方向上延伸，所述壁结构包括在与所述第一方向相交的第二方向上彼此相对的第一侧表面和第二侧表面；第一有源图案，所述第一有源图案位于所述第一侧表面上，并且在所述第一方向上延伸；第二有源图案，所述第二有源图案位于所述第二侧表面上，并且在所述第一方向上延伸；栅极结构，所述栅极结构位于所述第一有源图案和所述第二有源图案上，并且在所述第二方向上延伸；第一外延图案，所述第一外延图案位于所述栅极结构的侧表面上，并且在所述第一方向上连接到所述第一有源图案；以及第二外延图案，所述第二外延图案位于所述栅极结构的所述侧表面上，并且在所述第一方向上连接到所述第二有源图案，其中，所述壁结构包括壁图案和衬垫膜，所述壁图案在所述第一方向上延伸并且包括第一绝缘材料，所述衬垫膜沿着所述壁图案的下表面和侧表面延伸并且包括与所述第一绝缘材料不同的第二绝缘材料，并且所述衬垫膜介于所述第一外延图案与所述壁图案之间以及所述第二外延图案与所述壁图案之间。

6、根据本公开的方面，提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底包括第一区域和第二区域；第一桥图案，所述第一桥图案位于所述第一区域上，并且与所述衬底间隔开并且在第一方向上延伸；第二桥图案，所述第二桥图案位于所述第二区域上，并且与所述衬底间隔开并且在所述第一方向上延伸；栅电极，所述栅电极在与所述第一方向相交的第二方向上延伸，所述第一桥图案和所述第二桥图案贯穿所述栅电极；栅极间隔物，所述栅极间隔物沿着所述栅电极的侧表面延伸，所述第一桥图案和所述第二桥图案贯穿所述栅极间隔物；第一外延图案，所述第一外延图案位于所述栅极间隔物的侧表面上，并且在所述第一方向上连接到所述第一桥图案；第二外延图案，所述第二外延图案位于所述栅极间隔物的所述侧表面上，并且在所述第一方向上连接到所述第二桥图案；以及壁结构，所述壁结构位于所述第一区域和所述第二区域之间，并且分隔所述第一桥图案和所述第二桥图案并分隔所述第一外延图案和所述第二外延图案，其中，所述壁结构包括壁图案和衬垫膜，所述壁图案在所述第一方向上延伸并且包括第一绝缘材料，所述衬垫膜沿着所述壁图案的下表面和侧表面延伸并且包括与所述第一绝缘材料不同的第二绝缘材料，并且介于所述第一外延图案与所述壁图案之间的所述衬垫膜的厚度等于或大于所述栅极间隔物的厚度。

7、根据本公开的方面，提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底包括彼此相对的第一侧和第二侧；壁结构，所述壁结构位于所述第一侧上，并在第一方向上延伸，所述壁结构包括在与所述第一方向相交的第二方向上彼此相对的第一侧表面和第二侧表面；第一桥图案，所述第一桥图案位于所述第一侧表面上并与所述衬底间隔开并且在所述第一方向上延伸，所述第一桥图案的上表面包括(110)晶面；第二桥图案，所述第二桥图案位于所述第二侧表面上并与所述衬底间隔开并且在所述第一方向上延伸，所述第二桥图案的上表面包括(110)晶面；栅电极，所述栅电极在所述第二方向上延伸，所述第一桥图案和所述第二桥图案贯穿所述栅电极；栅极间隔物，所述栅极间隔物沿着所述栅电极的侧表面延伸，所述第一桥图案和所述第二桥图案贯穿所述栅极间隔物；第一外延图案，所述第一外延图案位于所述栅极间隔物的侧表面上并在所述第一方向上连接到所述第一桥图案；第二外延图案，所述第二外延图案位于所述栅极间隔物的侧表面上并在所述第一方向上连接到所述第二桥图案；背布线结构，所述背布线结构位于所述第二侧上；以及背源极/漏极接触，所述背源极/漏极接触贯穿所述衬底，所述背源极/漏极接触连接所述第一外延图案和所述背布线结构，其中，所述壁结构包括壁图案和衬垫膜，所述壁图案在所述第一方向上延伸并且包括第一绝缘材料，所述衬垫膜沿着所述壁图案的下表面和侧表面延伸并且包括与所述第一绝缘材料不同的第二绝缘材料，介于所述第一外延图案与所述壁图案之间的所述衬垫膜的最上部分的高度低于所述第一桥图案的最上部分的高度，介于所述第一外延图案与所述壁图案之间的所述衬垫膜的厚度等于或大于所述栅极间隔物的厚度，并且所述栅电极的部分在所述第二方向上介于所述第一桥图案和所述第二桥图案之间。

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，

3.根据权利要求1所述的半导体器件，

4. 根据权利要求1所述的半导体器件，

5.根据权利要求4所述的半导体器件，

6.根据权利要求1所述的半导体器件，

7. 根据权利要求1所述的半导体器件，

8.根据权利要求1所述的半导体器件，所述半导体器件还包括：

9.根据权利要求1所述的半导体器件，所述半导体器件还包括：

10.根据权利要求1所述的半导体器件，所述半导体器件还包括：

11.一种半导体器件，所述半导体器件包括：

12.根据权利要求11所述的半导体器件，

13. 根据权利要求11所述的半导体器件，

14. 根据权利要求11所述的半导体器件，

15.根据权利要求11所述的半导体器件，所述半导体器件还包括：

16.根据权利要求11所述的半导体器件，

17.根据权利要求11所述的半导体器件，

18.根据权利要求11所述的半导体器件，所述半导体器件还包括：

19.一种半导体器件，所述半导体器件包括：

20.根据权利要求19所述的半导体器件，