半导体器件的制备方法及半导体器件与流程

本公开涉及集成电路，特别是涉及一种半导体器件的制备方法及半导体器件。

背景技术：

1、基于智能功率集成电路的需求，需要将工作电压不同的晶体管集成在同一个半导体器件上。

2、然而，传统的半导体器件中，通过一次显影定义出相同的晶体管隔离结构深度，对不同工作电压的晶体管隔离效果不佳，无法满足半导体器件的耐压性需求。因此，如何满足半导体器件的耐压性需求成为当前急需解决的技术问题之一。

技术实现思路

1、基于此，有必要针对现有技术中无法满足半导体器件的耐压性需求的技术问题，提供一种半导体器件的制备方法及半导体器件。

2、第一方面，本公开提供了一种半导体器件的制备方法，包括：

3、提供衬底，衬底包括沿平行于衬底顶面的第一方向分布的，用于制备不同电压幅值晶体管的第一阱、第二阱及第三阱；

4、于第一阱内形成用于定义第一有源区的第一限位槽，于第二阱内形成用于定义第二有源区的第二限位槽，于第三阱内形成用于定义第三有源区的第三限位槽，于第一有源区内形成第一栅凹槽，于第二有源区内形成第二栅凹槽，第一限位槽的底面高于第二限位槽的底面且低于第三限位槽的底面，第一栅凹槽的底面高于第二栅凹槽的底面；第一限位槽、第二限位槽及第三限位槽的底面高度差与电压幅值相关；及

5、于衬底的顶面依次形成层叠的第一栅氧层、第一阻挡层、第二栅氧层、第二阻挡层、第三栅氧层，并以第三有源区上第一阻挡层为停止层进行平坦化，以于第一栅凹槽上形成第一栅结构，于第二栅凹槽上形成第二栅结构，于第三有源区内形成第三栅结构，第一栅结构、第二栅结构及第三栅结构顶面齐平。

6、在一些实施例中，第一阱用于形成第一电压幅值的晶体管，第二阱用于形成第二电压幅值的晶体管，第三阱用于形成第三电压幅值的晶体管。

7、在一些实施例中，第一电压幅值的范围为1.8 v ~10v。

8、在一些实施例中，第二电压幅值的范围为20 v ~30v。

9、在一些实施例中，第三电压幅值的范围为0.9 v ~1.5v。

10、在一些实施例中，形成第一阱时离子注入的能量范围为80kev~1000kev。

11、在一些实施例中，形成第二阱时离子注入的能量范围为20kev~4mev。

12、在一些实施例中，形成第三阱时离子注入的能量范围为2kev~500kev。

13、在一些实施例中，形成第一限位槽、第二限位槽、第三限位槽、第一栅凹槽，及第二栅凹槽，包括：

14、利用第一光罩，于第一阱内形成第一限位槽，于第三阱内形成第三限位槽，及于第二有源区内形成第二栅凹槽；

15、利用第二光罩，于第二阱内形成第二限位槽，于第一有源区内形成第一栅凹槽，并对第一限位槽、第二限位槽及第三限位槽均刻蚀加深。

16、在一些实施例中，利用第一光罩，于第一阱内形成第一限位槽，于第三阱内形成第三限位槽，及于第二有源区内形成第二栅凹槽，包括：

17、于衬底顶面形成第一保护层；

18、于第一保护层顶面形成硬掩模层；

19、利用第一光罩，刻蚀硬掩模层、第一保护层、及衬底，以于第一阱内形成第一限位槽，于第三阱内形成第三限位槽，及于第二有源区形成第二栅凹槽；及

20、去除硬掩模层。

21、在一些实施例中，第一限位槽和第三限位槽的长度范围均为0.04um~0.4um。

22、在一些实施例中，第二栅凹槽的长度范围为2um~12um。

23、在一些实施例中，第二栅凹槽的底面与衬底顶面的高度差的范围为800埃~1500埃。

24、在一些实施例中，利用第二光罩，于第二阱内形成第二限位槽，于第一有源区内形成第一栅凹槽，并对第一限位槽、第二限位槽及第三限位槽均刻蚀加深，包括：

25、利用第二光罩，刻蚀衬底，以在第二阱内形成第二限位槽，并对第一限位槽、第二限位槽及第三限位槽均刻蚀加深预设深度；

26、去除第一阱内的第一保护层后，利用第二光罩，刻蚀衬底，以形成第二栅凹槽，并对第二限位槽进一步加深；及

27、在第一保护层顶面形成第二保护层，并进行圆角处理后去除第二保护层和第一保护层。

28、在一些实施例中，第一栅凹槽的长度范围为0.6um~11um。

29、在一些实施例中，第一栅凹槽的底面与衬底顶面的高度差的范围为150埃~450埃。

30、在一些实施例中，第二限位槽的长度范围为0.04um~0.4um。

31、在一些实施例中，预设深度的范围为1000埃~2000埃。

32、在一些实施例中，第二保护层的厚度范围为50埃~80埃。

33、在一些实施例中，圆角处理后拐角的角度范围为100°~160°。

34、在一些实施例中，于衬底的顶面依次形成层叠的第一栅氧层、第一阻挡层、第二栅氧层、第二阻挡层、第三栅氧层，并以第三有源区上第一阻挡层为停止层进行平坦化，以于第一栅凹槽上形成第一栅结构，于第二栅凹槽上形成第二栅结构，于第三有源区内形成第三栅结构，包括：

35、于衬底的顶面生长第一栅氧层；

36、于第一栅氧层的顶面沉积第一阻挡层；

37、于第一阻挡层的顶面生长第二栅氧层；

38、于第二栅氧层的顶面沉积第二阻挡层；

39、于第二阻挡层的顶面生长第三栅氧层；

40、以最高位置的第二阻挡层为第一停止点进行第一研磨速率的研磨；及

41、以第三阱上方的第一阻挡层为第二停止点进行第二研磨速率的研磨；第一研磨速率大于第二研磨速率。

42、在一些实施例中，第一栅氧层的厚度范围为5埃~50埃。

43、在一些实施例中，第一阻挡层的厚度范围为10埃~20埃。

44、在一些实施例中，第二栅氧层的厚度范围为150埃~400埃。

45、在一些实施例中，第二阻挡层的厚度范围为10埃~20埃。

46、在一些实施例中，第三栅氧层的厚度范围为4000埃~6000埃。

47、第二方面，本公开提供了一种半导体器件，采用上述任一项半导体器件的制备方法形成，半导体器件包括：

48、衬底，衬底包括沿平行于衬底顶面的第一方向分布的，用于制备不同电压幅值晶体管的第一阱、第二阱及第三阱；第一阱内形成有用于定义第一有源区的第一限位槽，第二阱内形成有用于定义第二有源区的第二限位槽，第三阱内形成有用于定义第三有源区的第三限位槽，第一有源区内形成有第一栅凹槽，第二有源区内形成有第二栅凹槽，第一限位槽的底面高于第二限位槽的底面且低于第三限位槽的底面，第一栅凹槽的底面高于第二栅凹槽的底面，第一限位槽、第二限位槽及第三限位槽的底面高度差与电压幅值相关；及

49、形成于第一栅凹槽上的第一栅结构，形成于第二栅凹槽上的第二栅结构，及形成于第三有源区内的第三栅结构，第一栅结构、第二栅结构及第三栅结构顶面齐平。

50、本公开实施例中半导体器件的制备方法及半导体器件，包括如下意想不到的技术效果：

51、于第一阱内形成用于定义第一有源区的第一限位槽，于第二阱内形成用于定义第二有源区的第二限位槽，于第三阱内形成用于定义第三有源区的第三限位槽。通过设置第一限位槽、第二限位槽及第三限位槽的底面高度不同，并且第一限位槽、第二限位槽及第三限位槽的底面高度差与电压幅值相关，使得能够分别为半导体器件中不同电压幅值的晶体管形成不同深度的隔离结构，从而改善对各晶体管的隔离效果，使得满足半导体器件的耐压性需求。

52、进一步地，于衬底的顶面依次形成层叠的第一栅氧层、第一阻挡层、第二栅氧层、第二阻挡层、第三栅氧层，并以第三有源区上第一阻挡层为停止层进行平坦化，以于第一栅凹槽上形成第一栅结构，于第二栅凹槽上形成第二栅结构，于第三有源区内形成第三栅结构，使得栅结构形成“夹心”结构，有利于提高晶体管的栅结构的介电常数，从而减少栅极漏电流。

53、进一步地，于第一有源区内形成第一栅凹槽，于第二有源区内形成第二栅凹槽，于第一栅凹槽上形成第一栅结构，于第二栅凹槽上形成第二栅结构，于第三有源区内形成第三栅结构，通过设置第一栅凹槽的底面高度、第二栅凹槽的底面高度及第三有源区的高度不同，并且第一栅结构、第二栅结构及第三栅结构顶面齐平，使得最终形成的第一栅结构、第二栅结构及第三栅结构的厚度不同，从而为不同电压幅值的晶体管形成不同厚度的栅结构，以改善晶体管的栅结构的栅控能力。

54、进一步地，利用第一光罩，于第一阱内形成第一限位槽，于第三阱内形成第三限位槽，及于第二有源区内形成第二栅凹槽；利用第二光罩，于第二阱内形成第二限位槽，于第一有源区内形成第一栅凹槽。只需要两张光罩即可定义出不同电压幅值的晶体管对应的限位槽的三种不同深度，及栅结构的三种不同厚度，至少能够节约两张光罩，极大的降低了制造成本。

55、进一步地，在第一保护层顶面形成第二保护层，并进行圆角处理后去除第二保护层和第一保护层。能够避免应力作用导致的后期栅结构生长不均，从而提升半导体器件的性能。

56、进一步地，以最高位置的第二阻挡层为第一停止点进行第一研磨速率的研磨；以第三阱上方的第一阻挡层为第二停止点进行第二研磨速率的研磨；第一研磨速率大于第二研磨速率。通过先在第一停止点之前进行快速研磨，再在第一停止点与第二停止点之间进行慢速研磨，能够同时提高研磨效率和提高研磨精度。