一种三态输入检测电路及超低功耗三态输入检测装置的制作方法

本技术涉及电路检测，尤其涉及一种三态输入检测电路及超低功耗三态输入检测装置。

背景技术：

1、如图1所示，传统的三态输入检测电路，输入高电平要大于vdd-|vthp1|，其中vdd为电源电压，vthtp1为p1的阈值电压，且高阻态时r1和r2有电流，n1和p1都处于开启状态，功耗较大。换言之，如果输入检测高电平小于vdd-|vthp1|，或要求高阻态的功耗极低，传统的三态输入检测电路就无法满足需求了。

2、专利申请号为cn202321204050.2(名称：一种应用于wifi-fem的超低功耗三态输入检测电路)的现有技术中提供了一种包括晶体管p1、晶体管p2以及与非门n1三态输入检测电路，在vin端输入高电平小于vdd-|vthp1|时，该电路依然可以正常工作。但在该专利文献中，晶体管p1和晶体管p2对vin端输入进行信号反相处理，提高抗噪声能力，但同时存在布线复杂度较高、并联失配等问题。

技术实现思路

1、针对现有技术中所存在的不足，本实用新型提供了一种三态输入检测电路及超低功耗三态输入检测装置，其解决了现有的三态输入检测电路存在布线复杂度较高、并联失配等缺陷的问题。

2、根据本实用新型的实施例，第一方面提供一种三态输入检测电路，包括第一电阻、第二电阻、晶体管和组合逻辑电路：

3、所述第一电阻的一端、所述晶体管的控制端和所述组合逻辑电路的第一输入端为检测信号输入端，接收待检测电压信号；所述组合逻辑电路的电平输出端为检测结果输出端，输出逻辑电平信号，表示所述待检测电压信号的电平状态；

4、所述第一电阻的另一端和所述晶体管的输入端连接电源电压，所述晶体管的输出端与所述组合逻辑电路的第二输入端以及所述第二电阻的一端连接，所述第二电阻的另一端接地。

5、可选地，所述组合逻辑电路至少包括第一电平输出、第二电平输出和第三电平输出；

6、所述第一电平输出是高电平，所述待检测电压信号为高电平状态；

7、所述第二电平输出是高电平，所述待检测电压信号为低电平状态；

8、所述第三电平输出是高电平，所述待检测电压信号为高阻态。

9、可选地，所述组合逻辑电路包括译码器。

10、可选地，所述组合逻辑电路包括二四译码器。

11、可选地，还包括与所述组合逻辑电路的电平输出端连接的状态指示模块。

12、可选地，通过ldo线性电源、隔离电源、dc-dc电源中的一个提供所述电源电压。

13、可选地，所述晶体管为pmos晶体管。

14、可选地，还包括第三电阻；

15、所述第三电阻的一端连接所述晶体管的控制端，所述第三电阻的另一端为检测信号输入端。

16、可选地，所述晶体管为pnp三极管，且还包括第三电阻，所述第三电阻的一端连接所述晶体管的控制端，所述第三电阻的另一端为检测信号输入端。

17、第二方面提供一种超低功耗三态输入检测装置，包括上述的三态输入检测电路。

18、本实用新型提供的三态输入检测电路仅包括一个晶体管，避免了使用两个晶体管所导致的并联失配问题，同时降低了布线复杂度。此外，本实用新型提供的三态输入检测电路静态电流小，且组合逻辑电路也几乎没有静态功耗，因此，整体电路的功耗极低。

1.一种三态输入检测电路，其特征在于，包括第一电阻、第二电阻、晶体管和组合逻辑电路：

2.如权利要求1所述的三态输入检测电路，其特征在于，所述组合逻辑电路至少包括第一电平输出、第二电平输出和第三电平输出；

3.如权利要求2所述的三态输入检测电路，其特征在于，所述组合逻辑电路包括译码器。

4.如权利要求2所述的三态输入检测电路，其特征在于，所述组合逻辑电路包括二四译码器。

5.如权利要求1所述的三态输入检测电路，其特征在于，还包括与所述组合逻辑电路的电平输出端连接的状态指示模块。

6.如权利要求1所述的三态输入检测电路，其特征在于，通过ldo线性电源、隔离电源、dc-dc电源中的一个提供所述电源电压。

7.如权利要求1至6任一项所述的三态输入检测电路，其特征在于，所述晶体管为pmos晶体管。

8.如权利要求7所述的三态输入检测电路，其特征在于，还包括第三电阻；

9.如权利要求1至6任一项所述的三态输入检测电路，其特征在于，所述晶体管为pnp三极管，且还包括第三电阻，所述第三电阻的一端连接所述晶体管的控制端，所述第三电阻的另一端为检测信号输入端。

10.一种超低功耗三态输入检测装置，其特征在于，包括如权利要求1至9任一项所述的三态输入检测电路。