半导体器件及其制造方法与流程

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术：

1、在半导体制造工艺中，芯粒与基板键合后通常需要对芯粒进行减薄，一般是采用物理减薄(例如磨轮研磨或者化学机械研磨)的方式对芯粒进行减薄。

2、但是，物理减薄所采用的部件的材质较硬，如果相邻两个芯粒的间距太大，会导致在对芯粒减薄的过程中损伤芯粒的边缘，并且受损的形状和大小不可控，导致后续工艺无法对其修复，从而导致影响后续的键合。

3、因此，如何避免在对芯粒减薄的过程中损伤芯粒边缘是亟需解决的问题。

技术实现思路

1、本发明的目的在于提供一种半导体器件及其制造方法，使得能够避免在对芯粒减薄的过程中损伤芯粒边缘。

2、为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：

3、提供键合结构，所述键合结构包括基板和键合于所述基板上的多个芯粒，相邻的所述芯粒之间具有间隙；

4、填充保护层于所述间隙中；

5、刻蚀减薄所述芯粒。

6、可选地，在刻蚀减薄所述芯粒之前，所述保护层的上表面不低于所述芯粒的上表面。

7、可选地，在刻蚀减薄所述芯粒的过程中，还刻蚀所述保护层；在刻蚀减薄所述芯粒和刻蚀所述保护层之后，所述保护层的上表面不低于所述芯粒的上表面。

8、可选地，对所述芯粒的刻蚀速率大于或等于对所述保护层的刻蚀速率。

9、可选地，填充所述保护层于所述间隙中以及刻蚀减薄所述芯粒的步骤包括：

10、填充保护层于所述间隙中，且所述保护层覆盖所述芯粒；

11、刻蚀所述保护层直至暴露出所述芯粒的上表面；

12、刻蚀所述芯粒和所述保护层，直至所述芯粒减薄至目标厚度。

13、可选地，采用干法刻蚀工艺刻蚀减薄所述芯粒。

14、可选地，所述保护层的材质为光刻胶。

15、可选地，所述半导体器件的制造方法还包括：

16、清洗去除所述保护层和刻蚀产生的副产物。

17、可选地，所述芯粒包括衬底和绝缘介质层，所述绝缘介质层比所述衬底更靠近所述基板。

18、本发明还提供一种半导体器件，采用所述的半导体器件的制造方法制造。

19、与现有技术相比，本发明的技术方案具有以下有益效果：

20、1、本发明的半导体器件的制造方法，由于包括：提供键合结构，所述键合结构包括基板和键合于所述基板上的多个芯粒，相邻的所述芯粒之间具有间隙；填充保护层于所述间隙中；刻蚀减薄所述芯粒。使得能够避免在对芯粒减薄的过程中损伤芯粒边缘。

21、2、本发明的半导体器件，由于采用所述的半导体器件的制造方法制造，使得能够避免在对芯粒减薄的过程中损伤芯粒边缘。

1.一种半导体器件的制造方法，其特征在于，包括：

2.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀减薄所述芯粒之前，所述保护层的上表面不低于所述芯粒的上表面。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，在刻蚀减薄所述芯粒的过程中，还刻蚀所述保护层；在刻蚀减薄所述芯粒和刻蚀所述保护层之后，所述保护层的上表面不低于所述芯粒的上表面。

4.如权利要求3所述的半导体器件的制造方法，其特征在于，对所述芯粒的刻蚀速率大于或等于对所述保护层的刻蚀速率。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，填充所述保护层于所述间隙中以及刻蚀减薄所述芯粒的步骤包括：

6.如权利要求1所述的半导体器件的制造方法，其特征在于，采用干法刻蚀工艺刻蚀减薄所述芯粒。

7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述保护层的材质为光刻胶。

8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：

9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述芯粒包括衬底和绝缘介质层，所述绝缘介质层比所述衬底更靠近所述基板。

10.一种半导体器件，其特征在于，采用如权利要求1～9中任一项所述的半导体器件的制造方法制造。