硅基电容堆叠结构及其制备方法与流程

本发明属于半导体制造，涉及一种硅基电容堆叠结构及其制备方法。

背景技术：

1、在人工智能训练与数据中心计算的驱动下，处理器与存储器间的带宽需求正以指数级增长，而芯片供电网络面临的瞬时电流需求已逼近物理极限。当前三维集成技术面临四项核心挑战：传统微凸点互连的密度与电性能已达瓶颈，无法支撑下一代tb/s级数据交换；供电电压降至0.8v以下时系统噪声容限接近临界值，现有封装架构的寄生参数严重制约电源完整性；异质材料直接堆叠导致的热机械应力引发界面分层风险，成为良率与可靠性的主要制约因素；同时缺乏将深沟槽电容等特殊工艺器件以低损耗、高密度方式与逻辑芯片协同集成的有效架构。

2、近年来，先进封装通过硅中介层（si-interposer）解决了互连密度瓶颈，但随着芯片进入ghz时代，电源噪声成为新的性能枷锁。传统分立电容因寄生电感过大，高频去耦能力已达极限。硅电容（si-cap/ndc）虽在器件层面提供了超低电感的解决方案，但其效能唯有在与负载实现“最短距离、最低阻抗”的极致互连时才能充分发挥。因此，将si-cap与si-interposer进行深度集成，是解决电源完整性这一系统级瓶颈的必然技术方向，其目标是构建一个兼具超高带宽与极致供电质量的“理想芯片底座”。

3、然而，现有技术未能实现这一理想集成。主流三条路径均存在根本缺陷：1）通过微凸点工艺贴装，其互连密度低、路径长，劣化了si-cap的高频性能；2）于si-interposer内嵌电容结构，但集成受限于互连工艺，无法实现电容性能的独立优化；3）直接堆叠则因异质材料间无法调和的热应力、工艺热预算冲突及界面可靠性难题，导致良率与性能无法兼得。

4、因此，如何在晶圆级实现高性能、高可靠的集成，有效解决因高密度集成导致的电源完整性、散热瓶颈与机械应力集中问题尤为重要。

5、应该注意，上面对技术背景的介绍只是为了方便对本技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本技术的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅基电容堆叠结构及其制备方法，用于实现晶圆级高性能、高可靠的异构集成，有效解决因高密度集成导致的电源完整性、散热瓶颈与机械应力集中问题。

2、为实现上述目的及其他相关目的，本发明提供一种硅基电容堆叠结构的制备方法，包括以下步骤：

3、s1，提供第一硅衬底，并于所述第一硅衬底内形成深沟槽电容结构；所述第一硅衬底具有相背设置的正面和背面；所述深沟槽电容结构包含多晶硅电极以及位于所述多晶硅电极与所述第一硅衬底之间的电容介质层；

4、s2，于所述第一硅衬底的正面，形成与所述深沟槽电容结构电连接的互连结构，所述互连结构包括盲孔柱和互连金属层，并对所述第一硅衬底背面进行减薄，形成贯穿的第一导电柱；其中，所述第一导电柱在平面布局上与所述深沟槽电容结构交错分布；所述互连金属层与所述深沟槽电容结构电连接；

5、s3，于所述第一硅衬底的背面形成第一键合层，所述第一键合层包括共面的第一导电块及包围所述第一导电块的双层介质层；所述第一导电块通过所述第一导电柱与所述互连金属层电连接；

6、s4，提供硅中介层，所述硅中介层包括第二硅衬底、贯穿所述第二硅衬底的第二导电柱及位于所述第二硅衬底正面的第二键合层；所述第二键合层与所述第二导电柱电连接；其中，所述第二键合层具有由第二介质层及嵌于所述第二介质层中的第二导电块构成的第二键合表面，且所述第二导电块的顶面与所述第二介质层的顶面齐平；

7、s5，将所述第一硅衬底背面的第一键合层与所述硅中介层正面的所述第二键合表面混合键合。

8、可选地，所述步骤s3中形成第一键合层的步骤包括：

9、s3-1，提供临时基板，将所述第一硅衬底的正面通过临时键合层键合于所述临时基板；

10、s3-2，平坦化所述第一硅衬底的背面，暴露所述第一导电柱；

11、s3-3，于所述第一硅衬底的背面形成双层介质层；所述双层介质层包括位于底部的sicn层及位于sicn层上方的第一氧化硅层；

12、s3-4，于所述双层介质层中采用大马士革工艺形成第一导电块，所述第一导电块与所述第一导电柱电连接；

13、s3-5，对所述第一氧化硅层与所述第一导电块进行平坦化，使二者的顶面齐平，形成所述第一键合层；

14、s3-6，去除所述临时基板。

15、可选地，所述sicn层采用pecvd工艺形成，且形成温度范围为300~500℃。

16、可选地，所述s2步骤中采用双大马士革工艺形成所述互连结构，包括：

17、s2-1，于所述第一硅衬底的正面沉积层间介质层，并依次刻蚀形成与所述深沟槽电容结构电连接的第一盲孔、以及位于所述第一盲孔上方的第一沟槽；

18、s2-2，通过一次电镀工艺填充所述第一盲孔与第一沟槽后减薄，形成所述互连金属层和所述第一导电柱。

19、可选地，所述混合键合工艺的温度范围为300~400℃。

20、可选地，所述电容介质层包括氧化铪、氧化锆中的一种。

21、双层介质层可选地，所述sicn采用pecvd工艺形成，且形成温度范围为300~500℃。

22、可选地，所述第一硅衬底内形成的所述深沟槽电容结构包括多个电容密度不同的功能区；且所述互连金属层被设置为多个与所述功能区对应且相互电隔离的导电结构。

23、本技术还提出一种硅基电容堆叠结构，包括：

24、硅电容结构，所述硅电容结构包括第一硅衬底，所述第一硅衬底具有相背设置的正面和背面；所述硅电容结构包括深沟槽电容结构；所述深沟槽电容结构包含多晶硅电极以及位于所述多晶硅电极与所述第一硅衬底之间的电容介质层；

25、互连结构，所述互连结构包括互连金属层和第一导电柱，所述互连金属层位于所述第一硅衬底的正面，且与所述多晶硅电极电连接；所述第一导电柱贯穿所述第一硅衬底，且所述第一导电柱的侧壁与所述第一硅衬底之间设有第一阻挡层；所述第一导电柱在平面布局上与所述深沟槽电容结构交错分布，且所述第一导电柱的正面端与所述互连金属层电连接；

26、第一键合层，第一键合层位于所述第一硅衬底的背面，包括共面的第一导电块及包围所述第一导电块的双层介质层；所述第一导电块与第一导电柱的背面端电连接；

27、硅中介层，所述硅中介层包括第二硅衬底、贯穿所述第二硅衬底的第二导电柱及位于所述第二硅衬底正面的第二键合层；所述第二键合层与所述第二导电柱电连接；

28、其中，所述第二键合层具有由第二介质层及嵌于所述第二介质层中的第二导电块构成第二键合表面，且所述第二导电块的顶面与所述第二介质层的顶面齐平。

29、可选地，所述双层介质层包括位于底部的sicn层及位于sicn层上方的氧化硅层。

30、可选地，所述第一硅衬底内的所述深沟槽电容结构包括多个电容密度不同的功能区；且所述互连金属层被设置为多个与所述功能区对应且相互电隔离的导电结构双层介质层。

31、如上所述，本发明提出了一种硅基电容堆叠结构及其制备方法，所述结构包括集成深沟槽电容的硅电容结构与硅中介层，二者通过共面的混合键合界面直接连接。首先，在第一硅衬底形成深沟槽电容，并构建正面互连金属层与第一导电柱后，制备平坦化的背面键合层，最终与具备共面第二键合表面的硅中介层混合键合。该技术通过混合键合工艺，使互连间距突破至微米级，单位面积互连密度提升10倍以上，且电容层不占用布线资源；同时消除了微凸点，降低了垂直互连高度，提升了结构的高频性能；另外，本结构采用全硅结构实现热膨胀匹配，增强界面可靠性，同时，电容层还作为辅助散热路径降低横向热阻；该制备过程兼容300mm晶圆制造，省去凸点与底部填充的步骤，可降低封装成本10-15%。