一种图像传感器源漏端结构及其制备方法与流程

本发明涉及图像传感器领域，尤其涉及一种图像传感器源漏端结构及其制备方法。

背景技术：

1、cmos图像传感器（cmos image sensor，cis）通常包括像素阵列、读出电路以及外围控制电路等结构。其中，像素阵列中的每个像素单元通常包括光电二极管以及多个像素晶体管，例如传输晶体管、复位晶体管、源跟随晶体管和行选择晶体管等。像素晶体管的源/漏端结构及其接触方式会直接影响像素单元的版图面积、器件寄生参数以及图像传感器的成像性能。

2、在现有的图像传感器像素晶体管制备过程中，通常先在衬底上形成晶体管的多晶硅栅结构，再在多晶硅栅结构的侧壁形成侧墙，随后对源/漏端区域进行重掺杂注入，以在硅衬底中形成源/漏端掺杂区。之后，在源/漏端掺杂区上方形成接触孔，并在接触孔中填充导电材料形成接触插塞，使接触插塞与硅衬底中的源/漏端掺杂区直接接触，从而实现源/漏端与上层互连结构之间的电连接。

3、然而，在上述传统结构中，由于接触插塞需要直接落在硅区上，且需要保证接触插塞完整或基本完整地位于源/漏端硅区范围内，以避免接触插塞与相邻多晶硅栅结构之间发生短路，因此，接触插塞与相邻多晶硅栅结构之间需要预留足够的工艺安全距离。该安全距离通常受到接触孔尺寸、接触孔套刻精度、侧墙宽度以及栅结构间距等因素的限制。对于图像传感器像素区域而言，随着像素尺寸不断缩小，多个像素晶体管以及光电二极管需要布置在有限的像素面积内，上述接触插塞落点限制会占用较大的版图空间，使得相邻多晶硅栅结构之间的距离难以进一步缩小，不利于像素单元面积的降低和像素填充因子的提升。

4、此外，现有工艺中源/漏端重掺杂区通常通过对硅衬底直接进行重掺杂注入并退火形成。由于重掺杂离子直接穿过表面氧化层或相关绝缘层进入硅衬底，容易在硅衬底中形成相对较深的源/漏结。对于图像传感器而言，像素区域中的结深、掺杂分布及结漏电特性会影响暗电流、噪声、电荷转移效率以及器件可靠性。较深的源/漏结可能增加与阱区之间的结面积或结深，从而对图像传感器的像素性能产生不利影响。

5、因此，如何在保证像素晶体管源/漏端可靠电连接的同时，放宽接触插塞对硅区落点的限制，缩小像素区域内多晶硅栅结构之间的距离，并进一步改善源/漏端掺杂区的结深控制，成为本领域亟需解决的技术问题。

技术实现思路

1、本发明的目的在于提供一种图像传感器像素晶体管的源/漏端结构、其制备方法以及图像传感器，以至少解决现有图像传感器像素晶体管中接触插塞需要直接落在硅区上，导致接触插塞与相邻栅结构之间需要预留较大工艺安全距离，从而限制像素区域版图面积缩小的问题；同时改善源/漏端掺杂区的结深控制，降低较深源/漏结对图像传感器像素性能造成的不利影响。

2、为实现上述目的，本发明提供一种图像传感器像素晶体管的源/漏端结构。所述源/漏端结构包括衬底、栅结构、源/漏端导电连接部、源/漏端掺杂区以及接触插塞。所述衬底包括硅区。所述栅结构设置于所述衬底上，所述栅结构的侧部设置有绝缘隔离结构。所述源/漏端导电连接部设置于所述栅结构的一侧，所述源/漏端导电连接部与所述硅区电连接，并且所述源/漏端导电连接部的至少部分延伸至所述绝缘隔离结构上。所述源/漏端掺杂区形成于所述源/漏端导电连接部对应的所述硅区中。所述接触插塞设置于所述源/漏端导电连接部上，并通过所述源/漏端导电连接部与所述硅区电连接。其中，所述源/漏端导电连接部作为所述接触插塞与所述硅区之间的中间连接结构，并且所述源/漏端掺杂区至少部分由所述源/漏端导电连接部中的掺杂杂质扩散进入所述硅区形成。

3、在一些实施方式中，所述源/漏端导电连接部包括多晶硅连接部。由此，源/漏端导电连接部能够在工艺上与图像传感器像素晶体管中的多晶硅相关工艺兼容，并能够作为后续掺杂杂质扩散进入硅区的扩散源。

4、在一些实施方式中，所述栅结构包括晶体管多晶硅栅，所述绝缘隔离结构包括设置于所述晶体管多晶硅栅侧壁的侧墙。所述源/漏端导电连接部包括第一部分和第二部分，所述第一部分与所述硅区直接接触，所述第二部分自所述第一部分朝向所述晶体管多晶硅栅延伸，并位于所述侧墙上。进一步地，所述第二部分在所述衬底表面的正投影与所述晶体管多晶硅栅在所述衬底表面的正投影至少部分重合，且所述第二部分通过所述侧墙与所述晶体管多晶硅栅电隔离。由此，源/漏端导电连接部可以在不与晶体管多晶硅栅短路的情况下向栅结构一侧延伸，从而为接触插塞提供更灵活的落点区域。

5、在一些实施方式中，所述接触插塞在所述衬底表面的正投影至少部分位于所述绝缘隔离结构上。可选地，所述接触插塞与所述硅区不直接接触，或者所述接触插塞仅部分正投影位于所述硅区上。由此，接触插塞不再必须完整落在硅区范围内，可以放宽接触插塞相对于硅区的落点限制，有利于缩小接触插塞与相邻栅结构之间的设计间距。

6、在一些实施方式中，所述源/漏端掺杂区为浅结掺杂区。所述掺杂杂质可以为n型掺杂杂质，所述n型掺杂杂质包括磷、砷中的至少一种。由于所述源/漏端掺杂区至少部分由源/漏端导电连接部中的掺杂杂质扩散进入硅区形成，相较于直接对硅区进行重掺杂注入的方式，有利于降低掺杂结深，改善源/漏端与阱区之间的结特性。

7、在一些实施方式中，所述源/漏端导电连接部的至少部分表面设置有氧化层，所述接触插塞贯穿所述氧化层并与所述源/漏端导电连接部接触。通过在源/漏端导电连接部表面形成氧化层，可以配合后续掺杂、退火以及接触孔形成工艺，提高源/漏端结构的工艺稳定性。

8、在一些实施方式中，所述像素晶体管包括传输晶体管、复位晶体管、源跟随晶体管、行选择晶体管中的至少一种。也就是说，本发明的源/漏端结构可以应用于图像传感器像素单元中的不同类型像素晶体管，以改善像素区域内晶体管源/漏端的接触布置和面积利用率。

9、本发明还提供一种图像传感器像素晶体管的源/漏端结构的制备方法。所述制备方法包括：在衬底上形成栅结构，所述栅结构的侧部形成有绝缘隔离结构；在所述栅结构的一侧形成暴露所述衬底的硅区的开口；形成源/漏端导电连接部，使所述源/漏端导电连接部与所述硅区电连接，并使所述源/漏端导电连接部的至少部分延伸至所述绝缘隔离结构上；对所述源/漏端导电连接部进行掺杂处理并退火，使掺杂杂质由所述源/漏端导电连接部扩散进入所述硅区，以在所述硅区中形成源/漏端掺杂区；在所述源/漏端导电连接部上形成接触插塞，使所述接触插塞通过所述源/漏端导电连接部与所述硅区电连接。

10、在一些实施方式中，形成所述源/漏端导电连接部包括：在形成所述开口后沉积多晶硅层，使所述多晶硅层与所述开口暴露的所述硅区直接接触；图形化所述多晶硅层，以保留位于所述栅结构一侧的多晶硅连接部，所述多晶硅连接部的至少部分延伸至所述绝缘隔离结构上。通过该方式，可以在源/漏端区域形成既与硅区电连接又能够向栅结构侧部延伸的多晶硅连接结构。

11、在一些实施方式中，所述栅结构包括晶体管多晶硅栅，所述绝缘隔离结构包括侧墙。形成所述源/漏端导电连接部时，使所述源/漏端导电连接部与所述晶体管多晶硅栅在所述衬底表面的正投影至少部分重合，并通过所述侧墙使所述源/漏端导电连接部与所述晶体管多晶硅栅电隔离。由此，在保证电隔离可靠性的基础上，源/漏端导电连接部可以进一步靠近晶体管多晶硅栅布置，从而提高版图设计自由度。

12、在一些实施方式中，在对所述源/漏端导电连接部进行掺杂处理之前，还包括：对所述源/漏端导电连接部进行氧化处理，以在所述源/漏端导电连接部表面形成氧化层。所述掺杂处理可以包括对所述源/漏端导电连接部进行n型重掺杂注入，所述退火使所述n型掺杂杂质由所述源/漏端导电连接部扩散进入所述硅区，以形成n型浅结源/漏端掺杂区。

13、在一些实施方式中，形成所述接触插塞包括：形成覆盖所述源/漏端导电连接部的介质层；在所述介质层中形成接触孔，所述接触孔暴露所述源/漏端导电连接部的至少部分表面；在所述接触孔中填充导电材料，以形成所述接触插塞。

14、本发明还提供一种图像传感器，所述图像传感器包括像素阵列，所述像素阵列中的至少一个像素包括上述任一种图像传感器像素晶体管的源/漏端结构。

15、与现有技术相比，本发明至少具有如下有益效果：

16、第一，本发明在接触插塞与硅区之间设置源/漏端导电连接部，使接触插塞通过源/漏端导电连接部与硅区电连接。由此，接触插塞不再必须直接落在硅区上，能够放宽接触插塞对硅区落点的限制，提高接触插塞布置的灵活性。

17、第二，本发明的源/漏端导电连接部的至少部分延伸至栅结构侧部的绝缘隔离结构上，使源/漏端导电连接部可以向栅结构一侧延伸，而不会与栅结构发生短路。由此，可以缩小像素区域内接触插塞与栅结构之间的预留距离，进而缩小相邻栅结构之间的设计间距，有利于节省像素版图面积，提高像素阵列的集成度和填充因子。

18、第三，本发明利用源/漏端导电连接部中的掺杂杂质扩散进入硅区形成源/漏端掺杂区，相较于直接对硅区进行重掺杂注入的方式，有利于形成较浅的源/漏结，改善源/漏端掺杂区的结深控制，降低较深结对暗电流、噪声、电荷转移效率或器件可靠性造成的不利影响。

19、第四，本发明的源/漏端导电连接部可以采用多晶硅连接部，并能够与图像传感器像素晶体管的现有多晶硅、侧墙、接触孔等工艺流程相兼容，不需要显著改变图像传感器像素区域的整体制程架构，具有较好的工艺适配性和量产可行性。