一种具有叠层介质的p-GaNHEMT器件及其制备方法与流程

本发明属于半导体器件，具体涉及一种具有叠层介质的p-gan hemt器件及其制备方法。

背景技术：

1、hemt（高电子迁移率晶体管）依托半导体异质结调制掺杂特性，可在沟道层与势垒层界面形成高密度、高迁移率的二维电子气（2deg），具备优异的高频、高压、高速工作性能，是通信、雷达、航空航天等领域的核心功率器件。常规gan hemt器件主要结构包括衬底、缓冲层、gan沟道层、algan势垒层，势垒层上方制备栅极、源极与漏极，通过栅极电压调控2deg的耗尽与导通，实现器件开关特性。

2、当前商用gan hemt器件普遍存在电流崩塌效应与刻蚀工艺损伤两大核心问题，同时抗辐照性能不足，极大限制了其在极端辐射环境中的应用。为抑制电流崩塌，行业主流方案是在algan势垒层表面制备p-gan帽层，通过p型半导体的耗尽作用消除器件表面“虚栅”效应，稳定2deg浓度。但传统p-gan栅极制备采用先整体沉积、再干法刻蚀图形化的工艺，干法刻蚀的刻蚀量难以精准控制，极易发生过刻蚀现象，直接损伤下方algan势垒层，破坏异质结界面结构，导致2deg浓度衰减、界面态密度升高，大幅降低器件电学性能与可靠性。同时，常规单层钝化介质结构抗辐照能力薄弱，高能粒子辐射易在器件内部产生缺陷、激活载流子陷阱，造成器件漏电、阈值漂移、输出功率衰减，无法满足航天、核工业等极端场景的使用需求，且传统制备工艺复杂、可控性差，不利于规模化量产。

技术实现思路

1、解决的技术问题：针对上述技术问题，本发明提供一种具有叠层介质的p-ganhemt器件及其制备方法，能有效解决现有p-gan hemt器件刻蚀易损伤势垒层、电流崩塌效应显著、抗辐照性能差、工艺可控性低的技术缺陷。

2、技术方案：第一方面，本发明提供一种具有叠层介质的p-gan hemt器件，包括从下到上依次设置的衬底、缓冲层、gan沟道层和algan势垒层，所述algan势垒层上方依次堆叠设有插入层、p-gan帽层、第一叠层介质层、第二叠层介质层与栅极金属层；所述algan势垒层两侧对应设置源极与漏极，所述源极、漏极均穿透叠层介质层与插入层、algan势垒层形成欧姆接触。

3、优选的，所述插入层为ingan或alinn化合物半导体层，厚度为10～20nm，所述插入层与algan势垒层、p-gan帽层晶格匹配，用于作为干法刻蚀阻挡层，规避势垒层损伤。

4、进一步的，所述插入层的厚度为10～20nm。

5、优选的，所述p-gan帽层厚度为30～60nm，所述p-gan帽层与源极的水平间距小于其与漏极的水平间距，通过非对称结构优化器件电场分布，进一步抑制电流崩塌。

6、优选的，所述第一叠层介质层为si3n4介质层，厚度为50～60nm；所述第二叠层介质层为aln介质层，厚度为60～70nm，所述第一叠层介质层、第二叠层介质层自上而下依次堆叠于p-gan帽层表面。

7、优选的，所述栅极金属层为钨金属层，厚度为40～50nm，与p-gan帽层形成高稳定性肖特基接触。

8、优选的，所述器件整体表面设有钝化层，所述钝化层为sio2、sc2o3或al2o3介质层，厚度为8～10nm，用于钝化器件表面缺陷，抑制电子陷阱捕获效应。

9、第二方面，本发明提供第一方面所述的具有叠层介质的p-gan hemt器件的制备方法，包括以下步骤：

10、（1）基底预处理：在衬底表面依次外延生长缓冲层、gan沟道层和algan势垒层，完成器件基底结构制备；

11、（2）叠层功能层沉积：采用mocvd气相沉积法，在algan势垒层表面外延生长10～20nm厚的化合物半导体插入层，随后在插入层表面依次沉积50～60nm的si3n4第一叠层介质层、60～70nm的aln第二叠层介质层；

12、（3）栅极区域刻蚀：采用干法刻蚀工艺对栅极预设区域进行第一刻蚀，刻蚀气体配比为bcl3:cl2:ar=1:1:1.2～1.6，刻蚀功率30w，刻蚀进程自动停止于插入层表面，去除栅极区域的两层叠层介质，裸露插入层栅极制备区域；

13、（4）p-gan栅极制备：在裸露的插入层表面通过二次外延工艺沉积p-gan帽层，随后采用电子束蒸发法在p-gan帽层表面沉积钨金属层，图形化后形成栅极金属层；

14、（5）源漏区域介质刻蚀：对源极、漏极预设区域进行第二刻蚀，刻蚀气体配比为bcl3:cl2:ar=1:1:1.2～1.6，刻蚀功率30w，去除源漏区域的第一叠层介质层和第二叠层介质层，刻蚀终止于插入层；

15、（6）源漏区域插入层刻蚀：采用改良干法刻蚀工艺进行第三刻蚀，刻蚀气体配比为bcl3:cl2:h=1:1:1.1～1.3，刻蚀功率10w，完全去除源漏区域的插入层，裸露下方algan势垒层；

16、（7）源极漏极制备：采用电子束蒸发法在裸露的algan势垒层表面沉积多层金属体系，经欧姆合金退火工艺形成源极、漏极，同时成型场板结构与外接引脚；

17、（8）整体钝化处理：采用低压力化学气相沉积法（lpcvd）在器件整体表面沉积钝化层，对晶圆进行表面平坦化处理，开窗引出引脚，完成器件制备。

18、有益效果：1）彻底规避势垒层刻蚀损伤，工艺稳定性强：本发明在势垒层与栅极结构之间设置化合物半导体插入层，将其作为干法刻蚀的阻挡层，通过匹配的刻蚀工艺实现刻蚀自动终止，完全避免传统工艺过刻蚀损伤algan势垒层的问题，有效降低异质结界面态密度，稳定2deg浓度，大幅提升器件电学一致性；

19、2）有效抑制电流崩塌效应：插入层可实现势垒层与p-gan帽层的完美晶格匹配，优化界面平整度，减少界面缺陷；配合非对称p-gan帽层结构，可有效耗尽沟道多余电子，消除表面“虚栅”效应，同时表面钝化层可抑制电子陷阱捕获，多重机制协同解决器件电流崩塌问题；

20、3）抗辐照性能优异，适配极端场景：采用si3n4/aln双层叠层介质结构，可有效阻挡高能粒子入射，缩短粒子在器件内部的运动路径，抑制辐射诱导缺陷产生，缓解辐照导致的器件阈值漂移、漏电增大等问题，大幅提升器件在辐射环境下的工作稳定性；

21、4）工艺简单，适配规模化量产：通过插入层精准控刻蚀，无需复杂的刻蚀精度校准工艺，降低加工难度；栅极二次外延工艺成型质量高，器件栅控能力、高温高压工作可靠性显著提升，工业化推广价值高。

1.一种具有叠层介质的p-gan hemt器件，其特征在于：包括从下到上依次设置的衬底、缓冲层、gan沟道层和algan势垒层，所述algan势垒层上方依次堆叠设有插入层、p-gan帽层、第一叠层介质层、第二叠层介质层与栅极金属层；所述algan势垒层两侧对应设置源极与漏极，所述源极、漏极均穿透叠层介质层与插入层、algan势垒层形成欧姆接触。

2.根据权利要求1所述的一种具有叠层介质的p-gan hemt器件，其特征在于：所述插入层为ingan或alinn化合物半导体层，厚度为10～20nm。

3.根据权利要求2所述的一种具有叠层介质的p-gan hemt器件，其特征在于：所述插入层的厚度为10～20nm。

4.根据权利要求1所述的一种具有叠层介质的p-gan hemt器件，其特征在于：所述p-gan帽层厚度为30～60nm，所述p-gan帽层与源极的水平间距小于其与漏极的水平间距。

5.根据权利要求1所述的一种具有叠层介质的p-gan hemt器件，其特征在于：所述第一叠层介质层为si3n4介质层，厚度为50～60nm；所述第二叠层介质层为aln介质层，厚度为60～70nm，所述第一叠层介质层、第二叠层介质层自上而下依次堆叠于p-gan帽层表面。

6.根据权利要求1所述的一种具有叠层介质的p-gan hemt器件，其特征在于：所述栅极金属层为钨金属层，厚度为40～50nm。

7.根据权利要求1所述的一种具有叠层介质的p-gan hemt器件，其特征在于：所述器件整体表面设有钝化层，所述钝化层为sio2、sc2o3或al2o3介质层，厚度为8～10nm。

8.一种权利要求 1-7任一项所述的具有叠层介质的p-gan hemt器件的制备方法，其特征在于，包括以下步骤：