电子设备、封装结构、芯片堆叠结构、芯片及制作方法与流程

本技术涉及集成电路，尤其涉及一种电子设备、封装结构、芯片堆叠结构、芯片及制作方法。

背景技术：

1、半导体器件受外界环境的影响，如湿气、可移动离子等，可能会产生性能下降或失效的问题。因此，在芯片制造过程中，需要沉积一层表面保护膜，即钝化层。钝化层能够保护半导体器件免受外界环境的影响。

2、但是，在芯片的后续热制程中，热应力会导致钝化层在底部有金属的区域产生应力集中，使得钝化层开裂。该裂纹扩展会穿越钝化层传播到达下层的金属互联层。水分会通过这些裂缝渗透到芯片中，并可能导致芯片内部的金属化结构(如铜线)腐蚀，产生漏电或失效风险，影响了芯片的可靠性。

技术实现思路

1、本技术提供一种电子设备、封装结构、芯片堆叠结构、芯片及制作方法，解决了现有钝化层在热制程中容易开裂而产生漏电或失效的问题。

2、为达到上述目的，本技术采用如下技术方案：

3、第一方面，本技术提供一种芯片，该芯片包括芯片主体、缓冲层及钝化层。其中，芯片主体是在制作缓冲层和钝化层前，芯片所具有的膜层结构。该芯片主体可以包括芯片中大部分的电路器件(如晶体管)、器件之间的膜层(如介电层、隔离层等)和连接线路等。芯片主体包括一层位于顶层的金属膜层，可以称为顶层金属互联层。该顶层金属互联层可以包括多个电极。并且，顶层金属互联层设有沟槽，沟槽的数量可以为一个或多个。一个或多个沟槽可以将多个电极隔离开。缓冲层覆盖在顶层金属互联层和槽结构上。钝化层的材料可以为氮化硅si3n4。钝化层覆盖在缓冲层上远离顶层金属互联层的一侧表面上。在沟槽的边缘处，也就是槽壁处容易出现应力集中。尤其是，在沟槽的拐角位置应力集中问题严重。在进行热制程时，沟槽在槽壁处容易出现开裂。

4、而本技术的顶层金属互联层还设有槽结构，槽结构位于靠近沟槽的槽壁区域。并且，槽结构的槽宽小于沟槽的槽宽。上述缓冲层可以填充满上述槽结构。在进行热制程时，槽结构内的缓冲层能够有效缓冲顶层金属互联层在沟槽侧壁处对钝化层的热应力集中，使得钝化层不易被顶层金属互联层的热应力而拉扯裂开。从而，减少了芯片的漏电和失效风险，并提高了芯片的可靠性。

5、需要注意，在本技术的一些实施方式中，缓冲层中覆盖在沟槽内的部分区域的厚度高于沟槽的槽口设置。也就是，缓冲层可以填充满整个沟槽，并凸出与沟槽外。沟槽内的缓冲材料增厚，对钝化层上与沟槽对应的区域(尤其是槽壁和拐角处)的缓冲效果更好。

6、并且，沟槽的槽口和槽结构的槽口均会存在应力集中问题。所以，为了避免上述问题，在一些实施方式中，沟槽的槽口和槽结构的槽口均可以设置倒角，以减少槽口形状设计所造成的应力集中问题，进一步避免钝化层在沟槽的槽壁和槽结构的槽壁处因热应力造成的开裂问题。倒角具体可以为倒圆角。具有倒圆角的槽口应力较均匀。

7、其中，上述槽结构可以包括多种不同结构的槽。在本技术的一些实施方式中，上述槽结构包括第一槽，第一槽沿厚度方向贯穿顶层金属互联层设置。缓冲层可以填充满第一槽。第一槽对顶层金属互联层的应力集中缓解效果较好。

8、并且，在本技术的另一些实施方式中，上述槽结构还包括第二槽，第二槽沿厚度方向贯穿顶层金属互联层的部分厚度设置。缓冲层可以填充满第二槽。包括第一槽和第二槽的槽结构的应力释放效果较好。

9、其中，第一槽的数量和第二槽的数量可以相同，也可以不同。并且，第一槽和第二槽可以为一个，也可以均为多个，本技术对此不作限制。在本技术的一些实施方式中，上述槽结构包括多个第一槽，多个第一槽沿沟槽的延伸方向间隔分布。多个第一槽对钝化层上位于顶层金属互联层中槽结构的整个槽壁区域的应力缓解效果更均匀。

10、基于此，在本技术的另一些实施方式中，上述槽结构包括多个第二槽，多个第二槽沿沟槽的延伸方向间隔分布。同样地，多个第二槽对钝化层上位于顶层金属互联层中槽结构的整个槽壁的应力缓解效果更均匀。

11、其中，对于包括多个第一槽和多个第二槽的实施方式，多个第一槽和多个第二槽可以沿沟槽的延伸方向交错分布。或者，多个第一槽和多个第二槽也可以分别依次分布。也就是，多个第一槽依次间隔分布。之后，再在多个第一槽的一端依次分布多个第二槽。

12、并且，第一槽的形状和第二槽的形状也均可以有多种。其中，第一槽的形状可以与第二槽的形状相同，也可以与第二槽的形状不同。

13、在一些实施方式中，第一槽可以为方槽、圆槽、多边形槽或长条形槽。第二槽也可以为方槽、圆槽、多边形槽或长条形槽。这些形状的槽的加工工艺均较简单。

14、并且，在本技术的实施方式中，缓冲层上与钝化层接触的表面为平面。缓冲层与钝化层以平面方式接触连接，能够避免两层膜层之间出现应力集中，以避免钝化层因此出现开裂问题。

15、第二方面，本技术还提供一种芯片的制作方法。该制作方法包括以下步骤：

16、在晶圆上制作顶层金属互联结构和缓冲结构。其中，顶层金属互联结构内形成有沟槽和槽结构。槽结构位于靠近沟槽的槽壁区域。沟槽的槽宽大于槽结构的槽宽。缓冲结构填充槽结构，并覆盖顶层金属互联结构和沟槽。

17、在缓冲结构上形成钝化结构，以获得第一叠层结构。

18、切割第一叠层结构，获得多个芯片。

19、所以，经切割后得到的芯片包括芯片本体、缓冲层及钝化层。芯片本体包括内部设有沟槽和槽结构的顶层金属互联层。缓冲层填充沟槽和槽结构，并覆盖在顶层金属互联层上。钝化层覆盖在缓冲层上。即获得多个上述第一方面的芯片。

20、基于上述方法，在本技术的一些实施方式中，顶层金属互联结构包括第一子金属互联结构和第二子金属互联结构。缓冲结构包括第一子缓冲结构和第二子缓冲结构。上述在晶圆上制作顶层金属互联结构和缓冲结构具体包括：

21、在晶圆上制作第一子金属互联结构。

22、在第一子金属互联结构内形成沟槽。

23、制作第一子缓冲结构。其中，第一子缓冲结构至少填充在沟槽内。

24、在第一子金属互联结构和第一子缓冲结构上形成第二子金属互联结构，并在顶层金属互联结构内形成槽结构。

25、制作第二子缓冲结构。其中，第二子缓冲结构填充槽结构内、以及覆盖在顶层金属互联结构上。

26、所以，可以通过两次开槽工艺分别形成沟槽和槽结构，并具体可以通过两次沉积工艺形成顶层金属互联结构和缓冲结构。

27、并且，在本技术的一些实施方式中，上述制作所述第一子缓冲结构具体包括：

28、在第一子金属互联结构上和沟槽内形成第一子缓冲层。

29、去除位于第一子金属互联结构上的部分第一子缓冲层、以及沟槽内高于第一子金属互联结构的上表面的部分第一子缓冲层，以获得上述第一子缓冲结构。

30、基于上述方法，在一些实施方式中，上述在顶层金属互联结构内形成槽结构具体包括：在顶层金属互联结构内形成槽结构，并去除沟槽内的部分第二子金属互联层。

31、并且，在本技术的一些实施方式中，上述制作所述第二子缓冲结构具体包括：

32、制作第二子缓冲层。其中，第二子缓冲层至少设置在第二子金属互联结构上和槽结构内。

33、去除第一部分的第二子缓冲层，获得上表面为平面的第二子缓冲结构。其中，第一部分的第二子缓冲层包括位于第二子金属互联结构上第一预设厚度的第二子缓冲层、以及槽结构内高于所述第二子金属互联结构的上表面的第二预设厚度的第二子缓冲层。

34、第三方面，本技术还提供一种芯片堆叠结构，包括多个芯片，一个或多个芯片为上述第一方面的芯片。多个芯片堆叠设置，堆叠方向可以为芯片的厚度方向。由于本技术的芯片堆叠结构中的至少一个芯片与上述第一方面所述的芯片结构相同，两者能够解决相同的技术问题，获得相同的技术效果，此处不再赘述。

35、第四方面，本技术还提供一种封装结构，包括封装基板、及上述第三方面的芯片堆叠结构，芯片堆叠结构设置在封装基板上。由于本技术的封装结构中的芯片堆叠结构与上述第三方面的芯片堆叠结构的结构相同，两者能够解决相同的技术问题，获得相同的技术效果，此处不再赘述。

36、第五方面，本技术还提供一种电子设备，包括电路板、及上述第四方面的封装结构。封装结构与电路板连接。由于本技术的电子设备中的封装结构与上述第四方面所述的封装结构的结构相同，两者能够解决相同的技术问题，获得相同的技术效果，此处不再赘述。