半导体装置的制作方法

本发明的一个方式涉及一种使用氧化物半导体的半导体装置、存储装置及电子设备。另外，本发明的一个方式涉及一种上述半导体装置的制造方法。注意，本发明的一个方式不局限于上述。作为本发明的一个方式的的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置（例如，触摸传感器）、输入输出装置（例如，触摸面板）以及上述装置的驱动方法或制造方法。注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置、存储装置也是半导体装置的一个方式。有时可以说显示装置（液晶显示装置、发光显示装置等）、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置、电子设备等包括半导体装置。

背景技术：

1、近年来，已对半导体装置进行开发，lsi（large scale integration）、cpu（central processing unit）、存储器等主要用于半导体装置。cpu是包括将半导体晶片加工为芯片的半导体集成电路（至少包括晶体管及存储器）且形成有作为连接端子的电极的半导体元件的集合体。

2、lsi、cpu、存储器等的半导体电路（ic芯片）被安装在电路板上，例如安装在印刷线路板上，并被用作各种电子设备的构件之一。

3、此外，通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于集成电路（ic）、图像显示装置（简单地记载为显示装置）等电子器件。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。

4、另外，已知使用氧化物半导体的晶体管的泄漏电流在非导通状态下极小。例如，专利文献1已公开了应用使用氧化物半导体的晶体管的泄漏电流小的特性的低功耗cpu等。另外，例如，专利文献2公开了利用使用氧化物半导体的晶体管的泄漏电流小的特性实现存储内容的长期保持的存储装置等。

5、[先行技术文献]

6、[专利文献]

7、[专利文献1]日本专利申请公开第2012-257187号公报

8、[专利文献2]日本专利申请公开第2011-151383号公报

技术实现思路

1、发明所要解决的技术问题

2、本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种场效应迁移率高的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外，本发明的一个方式的目的之一是提供一种可以实现微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一是提供一种工作速度快的半导体装置。另外，本发明的一个方式的目的之一是提供一种功耗低的半导体装置。另外，本发明的一个方式的目的之一是提供一种晶体管的电特性不均匀少的半导体装置。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置。另外，本发明的一个方式的目的之一是提供一种生产率高的半导体装置的制造方法。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置的制造方法。

3、注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。可以从说明书、附图、权利要求书的记载中抽取上述目的以外的目的。

4、解决技术问题的手段

5、本发明的一个方式是一种半导体装置，包括：第一绝缘体；第一绝缘体上的氧化物半导体；氧化物半导体上的彼此分离的第一导电体及第二导电体；配置在第一导电体及第二导电体上且形成有重叠于第一导电体与第二导电体之间的区域的开口的第二绝缘体；配置在开口内且与氧化物半导体的顶面、第一导电体的侧面、第二导电体的侧面及第二绝缘体的侧面接触的第三绝缘体；以及在开口内配置在第三绝缘体上且具有隔着第三绝缘体与氧化物半导体重叠的区域的第三导电体，其中，氧化物半导体包含铟，第一绝缘体包括氧化硅膜，并且，氧化硅膜包含二氧化氮。

6、在上述半导体装置中，二氧化氮优选不与氧化硅膜所包含的二氧化硅键合。

7、在上述半导体装置中，第一绝缘体中的二氧化氮的迁移能级之一优选为氧化物半导体的价带顶以上且氧化物半导体的导带底以下。

8、此外，在上述半导体装置中，优选的是，氧化物半导体包括第一层及第一层上的第二层，第一层包含铟，第二层包含铟、镓、锌及氧，并且第一层中的铟含有率高于第二层中的铟含有率。

9、此外，在上述半导体装置中，第二层优选被分开为位于第一导电体下的第三层及位于第二导电体下的第四层。

10、此外，在上述半导体装置中，优选的是，第三层的第三导电体一侧的侧面以比第一导电体的第三导电体一侧的侧面后退的方式配置，并且第四层的第三导电体一侧的侧面以比第二导电体的第三导电体一侧的侧面后退的方式配置。

11、此外，在上述半导体装置中，优选的是，第三绝缘体具有叠层结构，并且第三绝缘体的与氧化物半导体接触的层包含氧化铪。

12、此外，在上述半导体装置中，优选的是，在氧化物半导体与第一绝缘体之间包括氧化物层，并且氧化物层包含钇、锆及氧。

13、本发明的另一个方式是一种半导体装置，包括：第一绝缘体；第一绝缘体上的氧化物半导体；氧化物半导体上的彼此分离的第一导电体及第二导电体；配置在第一导电体及第二导电体上且形成有重叠于第一导电体与第二导电体之间的区域的开口的第二绝缘体；配置在开口内且与氧化物半导体的顶面、第一导电体的侧面及第二导电体的侧面接触的第三绝缘体；在开口内配置在第二绝缘体与第三绝缘体之间的第四绝缘体；以及在开口内配置在第三绝缘体上且具有隔着第三绝缘体与氧化物半导体重叠的区域的第三导电体，其中，氧化物半导体包含铟，第一绝缘体包括氧化硅膜，氧化硅膜包含二氧化氮，第一导电体及第二导电体分别包括第一导电层及第一导电层上的第二导电层，第一导电体的第一导电层与第二导电体的第一导电层之间的最短距离小于第一导电体的第二导电层与第二导电体的第二导电层之间的最短距离，并且，第四绝缘体与第一导电体的第一导电层的顶面、第一导电体的第二导电层的侧面、第二导电体的第一导电层的顶面及第二导电体的第二导电层的侧面接触。

14、在上述半导体装置中，二氧化氮优选不与氧化硅膜所包含的二氧化硅键合。

15、此外，在上述半导体装置中，第一绝缘体中的二氧化氮的迁移能级之一优选为氧化物半导体的价带顶以上且氧化物半导体的导带底以下。

16、此外，在上述半导体装置中，优选的是，氧化物半导体包括第一层及第一层上的第二层，第一层包含铟，第二层包含铟、镓、锌及氧，并且第一层中的铟含有率高于第二层中的铟含有率。

17、此外，在上述半导体装置中，第二层优选被分开为位于第一导电体的第一导电层下的第三层及位于第二导电体的第一导电层下的第四层。

18、此外，在上述半导体装置中，优选的是，第三层的第三导电体一侧的侧面以比第一导电体的第一导电层的第三导电体一侧的侧面后退的方式配置，并且第四层的第三导电体一侧的侧面以比第二导电体的第一导电层的第三导电体一侧的侧面后退的方式配置。

19、此外，在上述半导体装置中，优选的是，第三绝缘体具有叠层结构，并且第三绝缘体的与氧化物半导体接触的层包含氧化铪。

20、此外，在上述半导体装置中，优选的是，在氧化物半导体与第一绝缘体之间包括氧化物层，并且氧化物层包含钇、锆及氧。

21、发明效果

22、根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式，可以提供一种场效应迁移率高的半导体装置。另外，根据本发明的一个方式，可以提供一种可靠性高的半导体装置。另外，根据本发明的一个方式，可以提供一种可以实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式，可以提供一种工作速度快的半导体装置。另外，根据本发明的一个方式，可以提供一种功耗低的半导体装置。另外，根据本发明的一个方式，可以提供一种晶体管的电特性不均匀少的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖的半导体装置。另外，根据本发明的一个方式，可以提供一种生产率高的半导体装置的制造方法。另外，根据本发明的一个方式，可以提供一种新颖的半导体装置的制造方法。另外，根据本发明的一个方式，可以提供一种新颖的显示装置。

23、注意，这些效果的记载并不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。可以从说明书、附图、权利要求书的记载中抽取上述效果以外的效果。

24、附图简要说明

25、图1a是示出半导体装置的一个例子的示意图。图1b是根据半导体装置的计算模型。

26、图2是根据半导体装置的能带图。

27、图3a是示出半导体装置的一个例子的平面图。图3b至图3d是示出半导体装置的一个例子的截面图。

28、图4a及图4b是示出半导体装置的一个例子的截面图。

29、图5a至图5c是示出半导体装置的一个例子的截面图。

30、图6a是示出半导体装置的一个例子的平面图。图6b至图6d是示出半导体装置的一个例子的截面图。

31、图7a至图7c是示出半导体装置的一个例子的截面图。

32、图8是示出半导体装置的一个例子的截面图。

33、图9a至图9c是示出半导体装置的一个例子的截面图。

34、图10a至图10e是示出半导体装置的一个例子的截面图。

35、图11a是示出半导体装置的一个例子的平面图。图11b至图11d是示出半导体装置的一个例子的截面图。

36、图12是示出半导体装置的一个例子的截面图。

37、图13a是示出半导体装置的一个例子的平面图。图13b至图13d是示出半导体装置的一个例子的截面图。

38、图14a是示出半导体装置的一个例子的平面图。图14b至图14d是示出半导体装置的一个例子的截面图。

39、图15a是示出半导体装置的一个例子的平面图。图15b至图15d是示出半导体装置的一个例子的截面图。

40、图16a是示出半导体装置的一个例子的平面图。图16b至图16d是示出半导体装置的一个例子的截面图。

41、图17a至图17c是示出半导体装置的一个例子的截面图。

42、图18a至图18c是示出半导体装置的一个例子的截面图。

43、图19a至图19c是示出半导体装置的一个例子的截面图。

44、图20a至图20c是示出半导体装置的一个例子的截面图。

45、图21a至图21c是示出半导体装置的一个例子的截面图。

46、图22a至图22c是示出半导体装置的一个例子的截面图。

47、图23a是示出半导体装置的一个例子的平面图。图23b至图23d是示出半导体装置的一个例子的截面图。

48、图24a及图24b是示出半导体装置的一个例子的截面图。

49、图25a是示出半导体装置的制造方法的一个例子的平面图。图25b至图25d是示出半导体装置的制造方法的一个例子的截面图。

50、图26a是示出半导体装置的制造方法的一个例子的平面图。图26b至图26d是示出半导体装置的制造方法的一个例子的截面图。

51、图27a是示出半导体装置的制造方法的一个例子的平面图。图27b至图27d是示出半导体装置的制造方法的一个例子的截面图。

52、图28a是示出半导体装置的制造方法的一个例子的平面图。图28b至图28d是示出半导体装置的制造方法的一个例子的截面图。

53、图29a是示出半导体装置的制造方法的一个例子的平面图。图29b至图29d是示出半导体装置的制造方法的一个例子的截面图。

54、图30a1至图30d2是示出半导体装置的制造方法的一个例子的截面图。

55、图31a是示出半导体装置的制造方法的一个例子的平面图。图31b至图31d是示出半导体装置的制造方法的一个例子的截面图。

56、图32a是示出半导体装置的制造方法的一个例子的平面图。图32b至图32d是示出半导体装置的制造方法的一个例子的截面图。

57、图33a是示出半导体装置的制造方法的一个例子的平面图。图33b至图33d是示出半导体装置的制造方法的一个例子的截面图。

58、图34a1至图34b2是示出半导体装置的制造方法的一个例子的截面图。

59、图35a1至图35b2是示出半导体装置的制造方法的一个例子的截面图。

60、图36是说明半导体装置的结构例子的方框图。

61、图37a至图37h是说明存储单元的电路结构例子的图。

62、图38是示出半导体装置的一个例子的截面图。

63、图39a及图39b是说明半导体装置的结构例子的立体图。

64、图40是示出半导体装置的一个例子的截面图。

65、图41是示出半导体装置的一个例子的截面图。

66、图42是说明cpu的方框图。

67、图43a及图43b是半导体装置的立体图。

68、图44a及图44b是半导体装置的立体图。

69、图45a及图45b以层级示出各种存储装置的图。

70、图46a及图46b是示出电子设备的一个例子的图，图46c至图46e是示出大型计算机的一个例子的图。

71、图47是示出太空设备的一个例子的图。

72、图48是示出可用于数据中心的存储系统的一个例子的图。

73、图49a及图49b是显示装置的结构例子。

74、图50是显示装置的结构例子。

75、图51是显示装置的结构例子。

76、图52是显示装置的结构例子。

77、图53a至图53d是显示装置的结构例子。

78、图54a及图54b是显示装置的结构例子。

79、图55a及图55b是说明显示装置的结构例子的图。

80、图56a至图56d是说明显示装置的结构例子的图。

81、图57a至图57d是说明显示装置的结构例子的图。

82、图58是说明显示装置的结构例子的图。

83、图59a至图59f是电子设备的结构例子。

84、图60a至图60f是电子设备的结构例子。

85、图61a至图61g是电子设备的结构例子。

86、实施发明的方式

87、参照附图对实施方式进行详细说明。注意，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。

88、注意，在以下说明的发明的结构中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加符号。

89、此外，为了便于理解，有时附图中示出的各构成要素的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明并不一定限于附图中公开的位置、大小及范围等。

90、在本说明书等中，为了方便起见，附加了“第一”、“第二”等序数词，而其并不限制构成要素的个数或构成要素的顺序（例如，工序顺序或叠层顺序）。此外，在本说明书中的某一部分对构成要素附加的序数词与在本说明书中的其他部分或权利要求书对该构成要素附加的序数词有时不一致。

91、此外，根据情况或状态，可以互相调换“膜”和“层”。例如，可以将“导电层”调换为“导电膜”。此外，可以将“绝缘膜”调换为“绝缘层”。另外，可以将“氧化物半导体膜”调换为“氧化物半导体层”。另外，根据情况或状况，可以将“导电体”调换为“导电层”或“导电膜”。另外，根据情况或状况，可以将“绝缘体”调换为“绝缘层”或“绝缘膜”。另外，根据情况或状况，可以将“氧化物半导体”调换为“氧化物半导体层”或“氧化物半导体膜”。

92、在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-20°以上且20°以下的状态。此外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为70°以上且110°以下的状态。

93、开口例如包括槽、狭缝等。此外，有时将形成有开口的区域称为开口部。

94、此外，本说明书等中使用的附图示出绝缘体的开口中的绝缘体的侧壁垂直于或大致垂直于衬底面或被形成面的情况，但是该侧壁也可以为锥形形状。

95、注意，在本说明书等中，锥形形状是指构成要素的侧面的至少一部分相对于衬底面或被形成面倾斜地设置的形状。例如，优选具有倾斜的侧面和衬底面或被形成面所形成的角度（以下，有时也称为锥角）小于90°的区域。注意，构成要素的侧面及衬底面不一定必须完全平坦，也可以是具有微小曲率的近似平面状或具有微细凹凸的近似平面状。

96、在本说明书等中，有时将作为半导体层使用氧化物半导体或金属氧化物的晶体管以及在沟道形成区域中包含氧化物半导体或金属氧化物的晶体管记作os晶体管。此外，有时在沟道形成区域中包含硅的晶体管被称为si晶体管。

97、（实施方式1）

98、在本实施方式中，参照图1a至图35b2说明使用氧化物半导体的半导体装置及该半导体装置的制造方法。

99、首先，参照图1a所示的示意图说明根据本发明的一个方式的os晶体管。图1a是示出os晶体管的沟道形成区域附近的示意图。如图1a所示，氧化物半导体230与导电体260之间设置有绝缘体250。此外，绝缘体224以隔着氧化物半导体230与绝缘体250对置的方式设置。

100、氧化物半导体230具有用作沟道形成区域的区域。氧化物半导体230优选使用包含铟的金属氧化物。例如，可以使用氧化铟（也称为in氧化物、io）、in-ga氧化物、in-zn氧化物或in-ga-zn氧化物。此外，导电体260被用作os晶体管的栅电极。此外，绝缘体250被用作os晶体管的栅极绝缘体。绝缘体224优选被用作氧化物半导体230的基底膜，例如可以使用氧化硅或氧氮化硅等。注意，关于氧化物半导体230、导电体260、绝缘体250及绝缘体224的详细结构，可以参照后述的记载。

101、如图1a所示，绝缘体224包含杂质220。在绝缘体224包含氧化硅或氧氮化硅的情况下，杂质220优选包含氮，例如，作为杂质220可以使用二氧化氮（no2）。也就是说，氧化硅膜或氧氮化硅膜包含二氧化氮。

102、在此，说明使用对氧化硅添加no2的模型并利用第一性原理计算对该模型的电荷状态的迁移能级进行计算的结果。如图1b所示，作为模型使用具有低温型石英（α-石英）晶体结构的sio2（c-sio2）来进行计算。在该模型中，在晶格之间引入no2（以下有时称为no2模型）。此外，为了进行比较，还对晶格之间引入no、n2o、o、o2的模型进行计算。

103、在no2模型中，对系的电荷为+1的状态、系的电荷为0的状态、系的电荷为-1的状态进行结构最优化计算。通过计算可知：改变电荷时的no2的结构的变化与改变气相中的孤立分子的电荷数时的键角的变化大致同等。因此，假设的电荷几乎都是no2，并且可推测二氧化硅（sio2）中的no2以接近孤立分子的状态存在。也就是说，绝缘体224包含不与sio2键合的no2。也可以说，绝缘体224中的no2处于不与sio2键合的状态。例如，有时绝缘体224中的no2与周围的sio2以它们之间具有相当于共价键半径的距离的方式配置。

104、图2示出各模型的进行第一性原理计算的结果。图2示出c-sio2的能带图及引入no2、no、n2o、o、o2的模型的迁移能级。c-sio2的能带图以真空能级evac为基准示出导带底ec及价带顶ev。此外，作为迁移能级示出迁移系的电荷为+1的状态和0的状态的迁移能级（+1/0）、迁移系的电荷为0的状态和-1的状态的迁移能级（0/-1）、迁移系的电荷为0的状态和-2的状态的迁移能级（0/-2）。各迁移能级的值示出以sio2的ev为基准（0.0ev）的值（单位：ev）。此外，图2示出igzo（111）及氧化铟（inox）的能带图。在此，igzo（111）是指in：ga：zn=1：1：1[原子个数比]的in-ga-zn氧化物。igzo（111）及inox的ec及ev是实验值。

105、如图2所示，在igzo（111）及inox的带隙内存在no2模型的迁移能级（0/-1）。在此，将igzo（111）或inox用作氧化物半导体230，将c-sio2用作绝缘体224且将no2用作杂质220来考虑图1a所示的os晶体管的模型。此时，可以说，绝缘体224中的杂质220的迁移能级之一为氧化物半导体230的ev以上且氧化物半导体230的ec以下。

106、当使os晶体管开启时，通过对栅电极的导电体260供应电位，电子注入到氧化物半导体230，但是如图2所示那样，在比氧化物半导体230的ec低的位置上存在no2模型的迁移能级（0/-1），因此该电子被杂质220（no2）俘获。俘获该电子的杂质220（no2）的电荷成为-1，所以杂质220成为负的固定电荷。注意，在引入no、n2o、o、o2的模型中，迁移能级（0/-1）或迁移能级（0/-2）高于氧化物半导体230的ec或者与ec太近，所以杂质220难以被用作负的固定电荷。

107、如上所述，当绝缘体224中的杂质220成为负的固定电荷时，为了使os晶体管成为开启状态，需要对导电体260供应更大的电位。换言之，通过绝缘体224中的杂质220成为负的固定电荷，可以使os晶体管的阈值电压向正方向漂移。

108、在os晶体管中，当氧化物半导体的沟道形成区域中存在氧空位（vo）及氢等的杂质时，电特性容易变动。例如，vo附近的氢形成氢进入vo中的缺陷（下面有时称为voh）而可能会生成成为载流子的电子。因此，当在氧化物半导体的沟道形成区域中包含vo时，os晶体管容易具有常开启特性。

109、但是，如上所述，通过采用绝缘体224中的杂质220成为负的固定电荷的结构，可以抑制os晶体管的电特性的负向漂移而实现常关闭特性。因此，可以提供一种电特性良好的半导体装置。

110、绝缘体224中的杂质220可以通过电子自旋共振（esr：electron spin resonance）或tds分析（thermal desorption spectroscopy：热脱附谱分析法）等进行评价。

111、例如，在将氧化硅用于绝缘体224且添加二氧化氮作为杂质220时，可以以esr测量进行评价。因为氧化硅中的中性no2包含孤立电子，所以可以进行esr测量。通过esr测量得到的起因于no2的吸收峰包括在g值为1.94以上且2.05以下的范围内。因此，对应于通过esr测量得到的1.94以上且2.05以下的g值的吸收峰的绝缘体224的自旋密度为4.8×10-3spins/nm3以上且1.0×10-2spins/nm3以下，优选为7.38×10-3spins/nm3以上且1.0×10-2spins/nm3以下。在从包含杂质220的绝缘体224得到的esr的吸收峰值成为上述值时，可以使os晶体管的阈值电压成为0v或其附近以上。此外，可以高效地进行杂质220的添加处理来提高半导体装置的生产率。

112、注意，满足上述自旋密度的绝缘体224不局限于氧化物半导体230附近。优选的是，在设置有os晶体管的周围的区域，例如形成标记的区域或形成电极焊盘的区域中，绝缘体224具有上述自旋密度。

113、优选通过使用包含氮的气体的等离子体处理对绝缘体224添加杂质220。作为包含氮的气体，可以使用氮气体或一氧化二氮（n2o）气体。通过使用被等离子体化的n2或n2o对包含氧化硅的绝缘体224进行处理，可以对绝缘体224添加no2作为杂质220。

114、在上述等离子体处理中，可以使用溅射装置、cvd装置、干蚀刻装置、使用高密度等离子体源的cvd装置或使用高密度等离子体源的干蚀刻装置等。因此，在上述等离子体处理的前后进行使用这些装置的沉积工序或蚀刻工序时，可以连续进行这些工序和等离子体处理。

115、此外，通过上述等离子体处理，可以将通过加热而脱离的氧（下面有时称为过剩氧）添加到绝缘体224。此时，在上述等离子体处理中，除了包含氮的气体以外还可以使用氧气体。通过在对绝缘体224中添加过剩氧的状态下进行加热处理，可以将氧从绝缘体224扩散到氧化物半导体230而降低氧化物半导体230中的氧空位（vo）。由此，可以实现包含氧化物半导体230的os晶体管的电特性及可靠性的提高。

116、另外，可以在进行上述等离子体处理时进行衬底加热。此外，可以在进行上述等离子体处理之前或进行上述等离子体处理之后进行加热处理。上述衬底加热或加热处理的温度例如可以为200℃以上且450℃以下，优选为350℃以上且400℃以下。如此，通过在形成氧化物半导体230之前进行衬底加热或加热处理，可以降低绝缘体224所包含的过剩氧。由此，可以抑制绝缘体224包含过多量的氧并将绝缘体224中的氧量调整为适量。因此，可以抑制过多量的氧被供应到氧化物半导体230而os晶体管的阈值电压变得过大。如此，可以提高os晶体管的电特性。另外，可以提高os晶体管的可靠性。此外，通过将上述衬底加热或加热处理的温度设定为450℃以下，进一步设定为400℃以下，可以抑制因衬底加热或加热处理而杂质220脱离。

117、<半导体装置的结构例子>

118、接着，参照图3及图4说明平面型半导体装置（晶体管200）的结构例子。图3a至图3d是半导体装置（晶体管200）的平面图及截面图。图3a是该半导体装置的平面图。另外，图3b至图3d是该半导体装置的截面图。在此，图3b是沿着图3a中的点划线a1-a2的部分的截面图，也是晶体管200的沟道长度方向的截面图。此外，图3c是沿着图3a中的点划线a3-a4的部分的截面图，也是晶体管200的沟道宽度方向的截面图。另外，图3d是沿着图3a中的点划线a5-a6的部分的截面图，也是晶体管200的沟道宽度方向的截面图。在图3a的平面图中，为了明确起见，省略部分构成要素。另外，图4a及图4b示出晶体管200的沟道长度方向的截面放大图。

119、晶体管200包括以嵌入绝缘体216中的方式设置的导电体205、绝缘体216及导电体205上的绝缘体221、绝缘体221上的绝缘体222、绝缘体222上的绝缘体224、绝缘体224上的氧化物半导体230、氧化物半导体230上的导电体242a及导电体242b、导电体242a上的绝缘体271a、导电体242b上的绝缘体271b、氧化物半导体230上的绝缘体250以及绝缘体250上的导电体260。在此，氧化物半导体230对应于图1a所示的氧化物半导体230，导电体260对应于图1a所示的导电体260，绝缘体250对应于图1a所示的绝缘体250，绝缘体224对应于图1a所示的绝缘体224。

120、氧化物半导体230具有用作晶体管200的沟道形成区域的区域。此外，导电体260具有用作晶体管200的第一栅电极（也可以称为上侧的栅电极、顶栅电极）的区域。绝缘体250具有用作晶体管200的第一栅极绝缘体的区域。此外，导电体205具有用作晶体管200的第二栅电极（也可以称为下侧的栅电极、底栅电极）的区域。绝缘体224、绝缘体222及绝缘体221都具有用作晶体管200的第二栅极绝缘体的区域。导电体242a具有用作晶体管200的源电极和漏电极中的一方的区域。导电体242b具有用作晶体管200的源电极和漏电极中的另一方的区域。

121、绝缘体271a及绝缘体271b上设置有绝缘体275，绝缘体275上设置有绝缘体280。绝缘体280及绝缘体275中形成有到达绝缘体222及氧化物半导体230的开口，该开口与导电体242a和导电体242b之间的区域重叠。在俯视（也可以称为从平面看）时，该开口中的绝缘体280的侧面与导电体242a的侧面及导电体242b的侧面对齐或大致对齐。绝缘体250及导电体260配置在设置于绝缘体280及绝缘体275中的开口内部。此外，以与绝缘体280的顶面、绝缘体250的上端部及导电体260的顶面接触的方式设置有绝缘体282。此外，绝缘体282上设置有绝缘体283。此外，绝缘体216及导电体205下设置有绝缘体214。另外，绝缘体214下设置有绝缘体212。绝缘体212、绝缘体214、绝缘体280、绝缘体282、绝缘体283及绝缘体285被用作层间膜。

122、绝缘体285、绝缘体283、绝缘体282、绝缘体280、绝缘体275及绝缘体271a中形成有到达导电体242a的开口，该开口内设置有导电体240a及绝缘体241a。以与该开口的侧壁接触的方式设置有绝缘体241a，绝缘体241a的内侧设置有导电体240a。此外，绝缘体285、绝缘体283、绝缘体282、绝缘体280、绝缘体275及绝缘体271b中形成有到达导电体242b的开口，该开口内设置有导电体240b及绝缘体241b。以与该开口的侧壁接触的方式设置有绝缘体241b，绝缘体241b的内侧设置有导电体240b。导电体240a及导电体240b被用作使设置在晶体管200上的布线等与晶体管200的源极或漏极连接的通孔。另外，俯视时的导电体240a及导电体240b的形状可以为圆形、椭圆等近似圆形形状、四角形等多角形形状、四角形等多角形的角部具有弧形的形状等。

123、氧化物半导体230具有沟道形成区域。氧化物半导体230还具有源极区域及漏极区域。源极区域及漏极区域是其载流子浓度比沟道形成区域高的n型区域（低电阻区域）。氧化物半导体230既可以采用单层结构，又可以采用两层以上的叠层结构。

124、对用于氧化物半导体230的半导体材料的结晶性没有特别的限制，可以使用非晶半导体、单晶半导体或者具有单晶以外的结晶性的半导体（微晶半导体、多晶半导体或其一部分具有结晶区域的半导体）。在使用单晶半导体或具有结晶性的半导体时，可以抑制晶体管特性的劣化，所以是优选的。

125、用作半导体的金属氧化物的带隙优选为2.0ev以上，更优选为2.5ev以上。通过将带隙较宽的金属氧化物用于氧化物半导体230，可以降低晶体管200的关态电流。os晶体管的关态电流小，所以可以充分降低半导体装置的功耗。此外，os晶体管的频率特性高，所以可以使半导体装置高速工作。

126、关于可以用作根据本发明的一个方式的晶体管的半导体层的氧化物半导体，可以参照实施方式2的记载。在此，省略详细说明。

127、此外，也可以将在沟道形成区域中使用其他半导体材料的晶体管用于本实施方式的半导体装置。作为该其他半导体材料，例如可以举出由单个元素构成的半导体或化合物半导体。

128、作为可以用于半导体材料的由单个元素构成的半导体，例如可以举出硅及锗。此外，作为可用于半导体材料的硅，可以举出单晶硅、多晶硅、微晶硅及非晶硅。作为多晶硅，例如可以举出低温多晶硅（ltps：low temperature poly silicon）。

129、作为可用于半导体材料的化合物半导体，可以举出碳化硅、硅锗、砷化镓、磷化铟、氮化硼及砷化硼等。可用于半导体层的氮化硼优选具有非晶结构。可用于半导体层的砷化硼优选包含具有立方晶结构的晶体。此外，作为化合物半导体，例如可以举出有机半导体及氮化物半导体。上述氧化物半导体也是化合物半导体之一种。这些半导体材料也可以包含杂质作为掺杂剂。

130、在此，用于半导体装置的氧化物半导体230优选包含铟氧化物。例如，氧化物半导体230可以使用氧化铟、铟镓氧化物、铟锌氧化物、铟镓锌氧化物或铟镓锡锌氧化物等。另外，氧化物半导体230可以具有叠层结构。例如，氧化物半导体230可以具有氧化铟和氧化铟上的铟镓锌氧化物的叠层结构。另外，如图4a所示，氧化物半导体230可以包括绝缘体224上的氧化物半导体230a、氧化物半导体230a上的氧化物半导体230b及氧化物半导体230b上的氧化物半导体230c。例如，可以将氧化铟用于氧化物半导体230b，将铟镓锌氧化物用于氧化物半导体230a及氧化物半导体230c。例如，氧化物半导体230a可以具有in：ga：zn=1：3：2[原子个数比]或其附近的组成。另外，氧化物半导体230c可以具有in：ga：zn=1：1：1[原子个数比]或其附近的组成。如上所述，当氧化物半导体230包含铟氧化物时，可以提供一种场效应迁移率高的半导体装置。另外，可以提供一种电特性、频率特性和可靠性中的至少一个良好的半导体装置。此外，通过采用这种结构，可以在包含氧透过性高的氧化铟的氧化物半导体230b与导电体242a（导电体242b）之间设置包含氧透过性低的铟镓锌氧化物的氧化物半导体230c。由此，可以减少导电体242a（导电体242b）从氧化物半导体230b抽出的氧，从而可以减少氧化物半导体230b与导电体242a（导电体242b）的接触电阻变大的情况。注意，氧化物半导体230的详细结构可以参照实施方式2的记载。

131、注意，在图4a等中，氧化物半导体230具有氧化物半导体230a至氧化物半导体230c的三层叠层结构，但是本发明不局限于此。例如，如图5a所示，氧化物半导体230也可以具有氧化物半导体230a和氧化物半导体230b的两层结构。此时，氧化物半导体230b的顶面与绝缘体250的底面、导电体242a的底面及导电体242b的底面接触。此外，例如，如图5b所示，氧化物半导体230也可以具有氧化物半导体230b的单层结构。此时，氧化物半导体230b的底面与绝缘体224的顶面接触。

132、此外，如图5c所示，可以采用氧化物半导体230c在与绝缘体250重叠的区域被分开而形成氧化物半导体230ca及氧化物半导体230cb的结构。优选的是，氧化物半导体230ca的顶面与导电体242a的底面接触，在俯视时，氧化物半导体230ca与导电体242a对齐或大致对齐。同样地，优选的是，氧化物半导体230cb的顶面与导电体242b的底面接触，在俯视时，氧化物半导体230cb与导电体242b对齐或大致对齐。再者，氧化物半导体230b的顶面的一部分与绝缘体250接触。通过采用这种结构，可以实现氧化物半导体230ca（氧化物半导体230cb）形成在导电体242a（导电体242b）与氧化物半导体230b之间且晶体管200的沟道只形成在氧化物半导体230b中的结构。例如，在作为绝缘体250a使用氧化铝且作为氧化物半导体230b使用氧化铟的情况下，在绝缘体250a与氧化物半导体230b的界面中氧化铝与氧化铟接触。通过采用这种结构，可以抑制在该界面形成杂质陷进。由此，可以提高晶体管200的通态电流、载流子迁移率及频率特性。

133、氧化物半导体230b优选包含铟（in），更优选的是，in含有率高。例如，氧化物半导体230b中的in含有率优选高于氧化物半导体230a和氧化物半导体230c中的一方或双方的in含有率。通过作为氧化物半导体230b使用in含有率高的金属氧化物，可以增大通态电流，从而可以提高频率特性。

134、例如，氧化物半导体230b优选包含氧化铟。此外，氧化物半导体230b优选使用杂质浓度得到降低的高纯度氧化铟。在作为氧化物半导体230b使用氧化铟的情况下，结晶性优选高，并且优选具有单晶或如单晶那样的结晶性。

135、在作为氧化物半导体230b使用杂质浓度得到降低的高纯度氧化铟的情况下，氧化物半导体230b中的第一元素的浓度优选低。在此，第一元素是硼、铝和镓中的至少一个。氧化物半导体230b中的第一元素的浓度例如优选为1atomic%以下，更优选为0.1atomic%以下，进一步优选为0.01atomic%（100ppm）以下。通过降低氧化物半导体230b中的硼及铝的浓度，可以提高氧化物半导体230b的结晶性。此外，通过降低氧化物半导体230b中的镓浓度，可以减小pbts（positive bias temperature stress）测试中的阈值电压的变动量。因此，可以实现对于正偏压施加具有高可靠性的晶体管。

136、此外，氧化铟的电子的有效质量小，例如比硅的电子的有效质量小。因此，通过将电子的有效质量小的氧化铟用于氧化物半导体230b，可以实现通态电流大的晶体管、场效应迁移率高的晶体管、频率特性（也称为f特性）高的晶体管。此外，氧化铟的空穴的有效质量大，例如大于硅的空穴的有效质量。因此，通过将空穴的有效质量大的氧化铟用于氧化物半导体230b，可以实现关态电流极小的晶体管。

137、此外，如图6a至图6d所示，优选在氧化物半导体230与绝缘体224之间设置层227。层227的底面与绝缘体224的顶面接触，层227的顶面与氧化物半导体230的底面接触。此外，层227的侧面优选与绝缘体224的侧面及氧化物半导体230的侧面对齐。在此，图6a至图6d分别对应于图3a至图3d，除了设置有层227之处以外是与图3a至图3d同样的。

138、层227的电阻率优选高于氧化物半导体230。或者，在氧化物半导体230具有叠层结构的情况下，层227的电阻率优选高于构成氧化物半导体230的层中的至少一个。例如，在氧化物半导体230具有氧化物半导体230a至氧化物半导体230c的叠层结构的情况下，层227的电阻率优选高于氧化物半导体230a至氧化物半导体230c中的任一个。因此，作为层227使用绝缘体或半导体。例如，作为层227可以使用氧化物层或金属氧化物层。例如，作为层227可以使用可用于后述绝缘体的绝缘材料或者可用于后述氧化物半导体的金属氧化物材料。此外，层227可以具有单层结构或叠层结构。通过设置这种层227，可以抑制杂质从氧化物半导体230的底面扩散到氧化物半导体230。由此，可以实现使用氧化物半导体230的晶体管200的电特性及可靠性的提高。

139、层227优选具有结晶性，并且优选具有单晶或如单晶那样的结晶性。在此，层227的晶格常数优选与氧化物半导体230的晶格常数一致或大致一致（也可以说晶格匹配）。通过在层227上形成氧化物半导体230，有时可以将层227的结晶性反映到氧化物半导体230而形成结晶性良好的氧化物半导体230。

140、例如，作为层227也可以使用氧化钇稳定氧化锆（ysz：yttria-stabilizedzirconia）。在此，层227包含钇及锆。在将ysz用于层227时，ysz的结晶性优选高，并且优选具有单晶或接近单晶的结晶性。通过将结晶性高的ysz用于层227，有时可以将ysz的结晶性反映到氧化物半导体230。例如，通过作为氧化物半导体230使用氧化铟，可以形成具有单晶或接近单晶的结晶性的氧化铟。

141、如上所述，在将氧化物绝缘材料用于层227时，优选包含镓、铝和锆中的至少一个。例如，也可以使用氧化铝、氧化镓、氧化锆等。

142、此外，例如，在作为层227使用可用于氧化物半导体230的氧化物半导体材料的情况下，作为层227可以使用in：ga：zn=1：3：2[原子个数比]或其附近的组成的in-ga-zn氧化物或者in：ga：zn=1：1：1[原子个数比]或其附近的组成的in-ga-zn氧化物。此外，可以采用使用铟锌氧化物、镓锌氧化物或氧化锌等的结构。用于层227的氧化物半导体的晶体结构可以采用后述caac（c-axis aligned crystalline：c轴取向晶体）结构。

143、注意，层227不局限于此。例如，作为层227可以使用结晶性高的硅、碳化硅、氮化镓等。

144、此外，如图7a所示，也可以在氧化物半导体230b和氧化物半导体230c的两层结构的氧化物半导体230与绝缘体224之间形成层227。也就是说，在图4b所示的结构中，可以设置层227代替氧化物半导体230a。在此，层227的顶面与氧化物半导体230b的底面接触。例如，可以将ysz用于层227，将氧化铟用于氧化物半导体230b，并且将in-ga-zn氧化物用于氧化物半导体230c。

145、此外，如图7b所示，氧化物半导体230可以具有氧化物半导体230b的单层结构，在氧化物半导体230b与绝缘体224之间形成层227。也就是说，在图5a所示的结构中，可以设置层227代替氧化物半导体230a。在此，层227的顶面与氧化物半导体230b的底面接触。例如，可以将ysz用于层227且将氧化铟用于氧化物半导体230b。

146、此外，如图7c所示，在图7a所示的结构中，可以采用氧化物半导体230c在与绝缘体250重叠的区域被分开而形成氧化物半导体230ca及氧化物半导体230cb的结构。也就是说，在图5c所示的结构中，可以设置层227代替氧化物半导体230a。

147、氧化物半导体230中形成有晶体管200的沟道形成区域以及以夹持沟道形成区域的方式设置的源极区域及漏极区域。沟道形成区域的至少一部分与导电体260重叠。源极区域与导电体242a重叠，漏极区域与导电体242b重叠。注意，也可以调换源极区域和漏极区域。

148、由于与源极区域及漏极区域相比其氧空位少或杂质浓度低，所以沟道形成区域是载流子浓度低的高电阻区域。因此，沟道形成区域可以说是i型（本征）或实质上i型的区域。

149、此外，由于氧空位多或者氢、氮、金属元素等的杂质浓度高，源极区域及漏极区域是载流子浓度高的低电阻区域。就是说，源极区域及漏极区域是与沟道形成区域相比载流子浓度高的n型区域（低电阻区域）。

150、沟道形成区域的载流子浓度优选为1×1018cm-3以下、低于1×1017cm-3、低于1×1016cm-3、低于1×1015cm-3、低于1×1014cm-3、低于1×1013cm-3、低于1×1012cm-3、低于1×1011cm-3或者低于1×1010cm-3。注意，对沟道形成区域的载流子浓度的下限值没有特别的限制，例如可以为1×10-9cm-3。

151、在以降低氧化物半导体230的载流子浓度为目的的情况下，可以降低氧化物半导体230中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外，有时将载流子浓度低的氧化物半导体（或金属氧化物）称为高纯度本征或实质上高纯度本征的氧化物半导体（或金属氧化物）。

152、为了使晶体管200的电特性稳定，降低氧化物半导体230的沟道形成区域中的杂质浓度是有效的。为了降低氧化物半导体230的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。注意，氧化物半导体230中的杂质例如是指构成氧化物半导体230的主要成分之外的元素。例如，浓度低于0.1原子%的元素可以说是杂质。

153、另外，在氧化物半导体230中，有时难以明确地观察各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度不仅限于按各区域分阶段地变化，也可以在各区域中逐渐地变化。就是说，越接近沟道形成区域，金属元素和氢及氮等杂质元素的浓度也可以越低。

154、在使用氧化物半导体的晶体管中，如果在氧化物半导体的形成沟道的区域中存在杂质及氧空位，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷（下面有时称为voh）而可能会产生成为载流子的电子。因此，当在氧化物半导体的沟道形成区域中包含氧空位时，晶体管容易具有常开启特性（即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性）。由此，在氧化物半导体的沟道形成区域中，优选尽量减少杂质、氧空位及voh。换言之，优选的是，氧化物半导体中的沟道形成区域的载流子浓度降低且被i型化（本征）或实质上被i型化。

155、相对于此，通过在氧化物半导体附近设置包含过剩氧的绝缘体而进行热处理，可以从该绝缘体向氧化物半导体供应氧而减少氧空位及voh。注意，在对源极区域或漏极区域供应过多的氧时，有可能引起晶体管200的通态电流下降或者场效应迁移率的下降。并且，在供应到源极区域或漏极区域的氧量在衬底面内有不均匀时，包括晶体管的半导体装置的特性发生不均匀。另外，在从该绝缘体供应到氧化物半导体的氧量过多时，有时对晶体管的电特性及可靠性带来负面影响。再者，还有如下担扰：氧扩散到栅电极、源电极及漏电极等导电体，该导电体被氧化而导致导电性下降。

156、优选的是，首先在晶体管200附近形成具有氢阻挡性的绝缘体来减少氧化物半导体230的沟道形成区域及其附近的voh。

157、绝缘体212、绝缘体214、绝缘体221、绝缘体222、绝缘体275、绝缘体282和绝缘体283中的至少一个优选被用作氢阻挡绝缘体。此外，绝缘体212、绝缘体214、绝缘体221、绝缘体222、绝缘体275、绝缘体282和绝缘体283中的至少一个优选被用作杂质阻挡绝缘体。此外，绝缘体212、绝缘体214、绝缘体221、绝缘体222、绝缘体275、绝缘体282和绝缘体283中的至少一个优选被用作氧阻挡绝缘体。注意，不一定必须要设置绝缘体212、绝缘体214、绝缘体221、绝缘体222、绝缘体275、绝缘体282及绝缘体283的全部。只要对氢、杂质、氧等具有充分的阻挡性，就可以适当地从绝缘体212、绝缘体214、绝缘体221、绝缘体222、绝缘体275、绝缘体282及绝缘体283中选择而形成。例如，也可以采用不设置绝缘体214而以与绝缘体212的顶面接触的方式形成绝缘体216及导电体205的结构。

158、注意，在本说明书等中，阻挡绝缘体是指具有阻挡性的绝缘体。在本说明书等中，具有阻挡性是指不容易扩散对应物质的性质（也被称为不容易透过对应物质的性质、对应物质的透过性低的性质或抑制对应物质扩散的功能）。或者，是指具有在该绝缘体内部俘获或固定所对应的物质（也称为吸杂）的功能。此外，记为对应物质的氢例如是指氢原子、氢分子、水分子及oh-等与氢键合的物质等中的至少一个。此外，除非特别叙述，记为对应物质的杂质是指沟道形成区域中或半导体层中的杂质，例如是指氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子（n2o、no、no2等）、铜原子等中的至少一个。此外，记为对应物质的氧例如是指氧原子、氧分子等中的至少一个。

159、作为具有抑制氢扩散的功能的绝缘体，例如优选使用氮化硅或氮氧化硅。此外，例如有时可以使用氧化铝、氧化镁、氧化铪、氧化锆、包含铝及铪的氧化物（铝酸铪）、包含铪及锆的氧化物（铪锆氧化物）、氧化镓、铟镓锌氧化物等。

160、作为绝缘体212、绝缘体221、绝缘体275及绝缘体283优选使用具有抑制氢扩散的功能的绝缘体。例如，绝缘体212、绝缘体221、绝缘体275及绝缘体283可以使用氢阻挡性更高的氮化硅。

161、具有抑制氢扩散的功能的绝缘体的一部分具有俘获或固定氢的功能。作为具有俘获或固定氢的功能的绝缘体，例如优选使用包含铪的氧化物、包含铝的氧化物、包含铝及铪的氧化物（铝酸铪）、包含铪及锆的氧化物（铪锆氧化物）或氧化镁等金属氧化物。具有俘获或固定氢的功能的绝缘体优选具有非晶结构。上述具有非晶结构的金属氧化物有时具有如下性质：氧原子具有悬空键而由该悬空键俘获或固定氢。也就可以说，具有非晶结构的金属氧化物的俘获或固定氢的能力高。通过对上述金属氧化物添加硅，可以抑制多晶化而更容易实现非晶化。因此，优选使用对上述金属氧化物添加硅的金属氧化物（例如，硅酸铪、硅酸铝等）。

162、作为绝缘体214、绝缘体222及绝缘体282优选使用具有俘获或固定氢的功能的绝缘体。例如，作为绝缘体214及绝缘体282使用氧化铝即可。例如，用作第二栅极绝缘体的绝缘体222优选使用作为高介电常数（high-k）材料的氧化铪。

163、此外，作为具有抑制氢扩散的功能的绝缘体及具有俘获或固定氢的功能的绝缘体举出的无机绝缘体还具有氧阻挡性。

164、如图4a所示，优选在晶体管200下设置具有抑制氢扩散的功能的绝缘体212以及具有俘获或固定氢的功能的绝缘体214。通过将绝缘体212设置在晶体管200下，可以抑制氢从晶体管200的下层扩散。此外，通过在绝缘体212上设置绝缘体214，可以由绝缘体214俘获或固定绝缘体216等所包含的氢。由此，可以降低氧化物半导体230及其附近的氢浓度。

165、此外，如图4a所示，优选在晶体管200下设置具有抑制氢扩散的功能的绝缘体221以及具有俘获或固定氢的功能的绝缘体222。通过将绝缘体221设置在晶体管200下，可以抑制氢从晶体管200的下层扩散。此外，通过在绝缘体221上设置绝缘体222，可以由绝缘体222俘获或固定绝缘体224等所包含的氢。由此，可以降低氧化物半导体230及其附近的氢浓度。

166、此外，如图4a所示，优选以覆盖氧化物半导体230、导电体242a及导电体242b等的方式设置绝缘体275。通过如此设置绝缘体275，可以抑制氢从绝缘体280扩散到氧化物半导体230、导电体242a及导电体242b等。

167、此外，如图4a所示，优选在晶体管200上设置具有俘获或固定氢的功能的绝缘体282以及具有抑制氢扩散的功能的绝缘体283。通过将绝缘体283设置在晶体管200上，可以抑制氢从晶体管200的上层扩散。此外，通过在绝缘体283下设置绝缘体282，可以由绝缘体282俘获或固定绝缘体280等所包含的氢。由此，可以降低氧化物半导体230及其附近的氢浓度。

168、如此，通过采用由氢阻挡绝缘体围绕晶体管200的上下的结构，可以减少氢扩散到氧化物半导体而减少沟道形成区域中的voh。由此，可以提高晶体管200的电特性及可靠性。

169、再者，优选使绝缘体280包含通过加热脱离的氧。通过利用加热处理将该氧经过绝缘体250供应到氧化物半导体230，可以减少沟道形成区域中的氧空位。

170、此外，如图4a所示，绝缘体282也可以具有绝缘体282a与绝缘体282a上的绝缘体282b的叠层结构。

171、此时，通过在包含氧气体的气氛下利用溅射法沉积绝缘体282b，可以对绝缘体280添加氧。此时，通过在形成有绝缘体282a的状态下沉积绝缘体282b，经过绝缘体282a添加氧，因此可以控制添加到绝缘体280的氧量。在绝缘体282a的厚度较大时，上述氧添加容易被阻碍而注入到绝缘体280的氧量减少。在绝缘体282a的厚度较小时，上述氧添加不容易被阻碍而注入到绝缘体280的氧量增加。例如，通过将绝缘体282a的厚度设定为1nm以上且20nm以下，优选为3nm以上且10nm以下，可以将适当量的氧供应给绝缘体280。

172、另外，为了防止在沉积绝缘体282a时向绝缘体280添加氧，绝缘体282a优选利用原子层沉积（ald：atomic layer deposition）法沉积。为了如上所述地减小绝缘体282a的厚度，优选利用ald法进行沉积。ald法有只利用热能使前驱物及反应物起反应的热ald（thermal ald）法、使用受到等离子体激发的反应物的peald（plasma enhanced ald）法等。

173、ald法中使用的前驱物有时包含碳等。因此，利用ald法设置的膜有时与利用其他的沉积方法设置的膜相比包含更多的碳等杂质。因此，绝缘体282a的碳浓度有时比绝缘体282b高。此外，杂质的定量可以利用二次离子质谱分析法（sims：secondary ion massspectrometry）、x射线光电子能谱（xps：x-ray photoelectron spectroscopy）或俄歇电子能谱（aes：auger electron spectroscopy）进行。

174、例如，在绝缘体282a和绝缘体282b都包含氧化铝的情况下，绝缘体282a的碳浓度有时比绝缘体282b高。此时，sims分析中的绝缘体282a的碳浓度优选为1×1018atoms/cm3以上且1×1021atoms/cm3以下。绝缘体282a有时具有碳浓度为1×1019atoms/cm3以上且1×1021atoms/cm3以下的区域。此外，sims分析中的绝缘体282b的碳浓度优选为检测下限以上且1×1020atoms/cm3以下。绝缘体282b有时具有碳浓度为4.46×1017atoms/cm3以上且1×1019atoms/cm3以下的区域。

175、如上所述，对包含通过加热脱离的氧的状态的绝缘体280进行加热处理，由此可以将适当量的氧经过绝缘体250供应到氧化物半导体230。在该加热处理中，由于绝缘体280上形成有具有氧阻挡性的绝缘体282及绝缘体283，所以可以防止绝缘体280所包含的氧过度从绝缘体280扩散。此外，由于绝缘体280与氧化物半导体230、导电体242a及导电体242b之间形成有具有氧阻挡性的绝缘体275，所以可以防止绝缘体280所包含的氧过度从绝缘体280扩散。此外，通过在绝缘体280、绝缘体282及绝缘体283的一部分中形成有开口的状态下进行该加热处理，可以使绝缘体280所包含的氧的一部分向外扩散而调整从绝缘体280供应到氧化物半导体230的氧量。

176、在此，绝缘体250优选具有将氧从绝缘体280扩散到氧化物半导体230且抑制导电体242a、导电体242b及导电体260的氧化的结构。

177、如图3b及图3c所示，绝缘体250配置在形成于绝缘体280、绝缘体275中的开口内。在该开口内绝缘体250以与绝缘体222的顶面、绝缘体224的侧面、氧化物半导体230的侧面及顶面、导电体242a的侧面、导电体242b的侧面、绝缘体271a的侧面、绝缘体271b的侧面、绝缘体275的侧面及绝缘体280的侧面接触的方式形成。另外，如图4a所示，在氧化物半导体230包括氧化物半导体230a至氧化物半导体230c的情况下，绝缘体250与氧化物半导体230a的侧面、氧化物半导体230b的侧面及氧化物半导体230c的顶面及侧面接触。在此，优选提高图4a所示的氧化物半导体230c的结晶性。氧化物半导体230c的与绝缘体250的接触面积大，所以在晶体管200处于导通状态时可以提高载流子迁移率。

178、在此，如图4a、图9a等所示，绝缘体250优选具有与氧化物半导体230接触的绝缘体250a、绝缘体250a上的绝缘体250b和绝缘体250b上的绝缘体250c的叠层结构。

179、绝缘体250b优选使用绝缘耐压高的氧化硅或氧氮化硅等。另外，为了提高绝缘耐压，也可以使绝缘体250b的厚度比绝缘体250a大。通过使用上述氧化物绝缘体，可以进行高温的加热处理来在绝缘体250b中扩散氧。因此，通过进行加热处理，可以将包含在绝缘体280中的氧经过绝缘体250b供应到氧化物半导体230。注意，在本说明书等中，“氧氮化物”是指在其组成中氧含量多于氮含量的材料，而“氮氧化物”是指在其组成中氮含量多于氧含量的材料。例如，在记载为“氧氮化硅”时指在其组成中氧含量多于氮含量的材料，而在记载为“氮氧化硅”时指在其组成中氮含量多于氧含量的材料。

180、再者，为了抑制导电体242a、导电体242b及导电体260的氧化，优选在导电体242a、导电体242b及导电体260的每一个附近设置氧阻挡绝缘体。例如，优选作为绝缘体250a及绝缘体250c设置氧阻挡绝缘体。

181、绝缘体250a优选具有氧阻挡性。绝缘体250a优选至少比绝缘体250b不容易使氧透过。绝缘体250a具有与导电体242a的侧面及导电体242b的侧面接触的区域。当绝缘体250a具有氧阻挡性时，可以抑制导电体242a及导电体242b的侧面被氧化而在该侧面上形成氧化膜。因此，可以抑制导致晶体管200的通态电流的下降或场效应迁移率的下降。此外，通过采用这种结构，可以减少绝缘体250b中的氧被导电体242a及导电体242b吸收的量。因此，可以从绝缘体250b对氧化物半导体230供应适当量的氧，由此可以减少氧化物半导体230的沟道形成区域的氧空位。

182、另外，通过在绝缘体280与绝缘体250b之间以及绝缘体250b与氧化物半导体230之间设置绝缘体250a，可以抑制氧从绝缘体280过度供应到氧化物半导体230，可以将适当量的氧供应到氧化物半导体230。因此，可以将氧化物半导体230的沟道形成区域及其附近的氧量控制为适当量，所以可以防止晶体管200的常关闭化过分而提高可靠性。此外，可以抑制源极区域及漏极区域被过度氧化而导致晶体管200的通态电流的下降或场效应迁移率的下降。

183、因此，作为绝缘体250a的厚度优选采用不过度阻挡氧从绝缘体280扩散到绝缘体250b以及氧从绝缘体250b扩散到氧化物半导体230的程度的厚度。例如，绝缘体250a的厚度优选为0.1nm以上且5.0nm以下，更优选为0.5nm以上且5.0nm以下，进一步优选为0.5nm以上且小于3.0nm，更进一步优选为0.5nm以上且2.0nm以下。

184、如上所述，优选的是，适当地将氧从绝缘体280扩散到绝缘体250b且将氧从绝缘体250b扩散到氧化物半导体230，并且尽可能地抑制氧从绝缘体250b扩散到导电体242a及导电体242b。在此，在根据本实施方式的半导体装置中，绝缘体250a和导电体242a的接触面积以及绝缘体250a和导电体242b的接触面积比绝缘体250a和氧化物半导体230的接触面积小得多。也就是说，可推测从绝缘体250b经过绝缘体250a扩散到导电体242a及导电体242b的氧量比从绝缘体250b经过绝缘体250a扩散到氧化物半导体230的氧量少。因此，通过控制绝缘体280所包含的氧量以将适当量的氧从绝缘体280供应到绝缘体250b及氧化物半导体230，可以降低导电体242a及导电体242b的氧化。

185、与氧化物半导体230中的沟道形成区域接触的绝缘体250a优选具有俘获或固定氢的功能。由此，可以降低氧化物半导体230的沟道形成区域中的氢浓度。因此，可以降低沟道形成区域中的voh而使沟道形成区域i型化或实质上i型化。

186、另外，绝缘体250a优选使用高介电常数（high-k）材料。此外，作为high-k材料的一个例子，有包含铝和铪中的一方或双方的氧化物。当作为绝缘体250a使用high-k材料时，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少用作栅极绝缘体的绝缘体的等效氧化物厚度（eot）。

187、由此，作为绝缘体250a，优选使用包含铝和铪中的一方或双方的氧化物，更优选使用具有非晶结构并包含铝和铪中的一方或双方的氧化物。由于可以将氧化铝利用ald法容易沉积为非晶化的膜，因此进一步优选使用具有非晶结构的氧化铝。在本实施方式中，作为绝缘体250a，使用氧化铝膜。氧化铝具有俘获或固定氢的功能并具有氧阻挡性，所以可以适当地用作绝缘体250a。

188、绝缘体250c也优选具有氧阻挡性。绝缘体250c设置在氧化物半导体230的沟道形成区域与导电体260之间以及绝缘体280与导电体260之间。通过采用该结构，可以抑制氧化物半导体230的沟道形成区域中的氧扩散到导电体260而在氧化物半导体230的沟道形成区域中形成氧空位。另外，可以抑制氧化物半导体230中的氧及绝缘体280中的氧扩散到导电体260而导致导电体260的氧化。绝缘体250c优选至少比绝缘体250b不容易使氧透过。此外，绝缘体250c优选具有抑制氢扩散的功能。由此，可以防止包含在导电体260中的氢等杂质扩散到氧化物半导体230。例如，作为绝缘体250c优选使用氮化硅膜。

189、此外，如图9a所示，当采用在氧化物半导体230b与导电体242a之间设置氧化物半导体230ca，在氧化物半导体230b与导电体242b之间设置氧化物半导体230cb且绝缘体250与氧化物半导体230b接触的结构时，如图9a所示，绝缘体250优选具有绝缘体250a、绝缘体250b和绝缘体250c的三层叠层结构，绝缘体250a优选使用氧化铪。例如，绝缘体250a可以使用厚度为2nm的氧化铪膜，绝缘体250b可以使用厚度为2nm的氧化硅膜，绝缘体250c可以使用厚度为1nm的氮化硅膜。

190、如此，通过采用作为绝缘体250a使用氧化铪的结构，可以在晶体管200的沟道形成区域附近与包含氧化铟的氧化物半导体230b接触地设置包含氧化铪的绝缘体250a。通过采用这种结构，可以用绝缘体250a吸收氧化物半导体230b中的氢等杂质及过剩量的氧。被绝缘体250a吸收的氢及氧通过进行加热处理可以从绝缘体250a向外扩散作为h2o。如此，可以降低氧化物半导体230b的氢等杂质及过剩量的氧，所以可以实现晶体管200的电特性及可靠性的提高。

191、注意，在图9a中示出在氧化物半导体230b与绝缘体224之间设置层227的结构，但是本发明不局限于此。例如，如图9c所示，也可以在氧化物半导体230b与绝缘体224之间不设置层227。此时，绝缘体224的顶面可以与氧化物半导体230b接触。

192、此外，如图4b所示，也可以采用在绝缘体250b上设置绝缘体250d的结构。在此情况下，绝缘体250d可以为可用作绝缘体250a的具有俘获或固定氢的功能的绝缘体。例如，作为绝缘体250d优选使用包含铪的氧化物。作为包含铪的氧化物，例如可以使用氧化铪、铝酸铪、硅酸铪、铪锆氧化物、包含钇的铪锆氧化物等。此外，作为绝缘体250d，也可以使用包含镧等镧系元素的铪锆氧化物。在此，通过在绝缘体250c与绝缘体250b间设置绝缘体250d，可以更有效地俘获并固定包含在绝缘体250b等中的氢。具有抑制氢扩散的功能的绝缘体250c下设置有氧化物半导体230的沟道形成区域、具有俘获并固定氢的功能的绝缘体250a及绝缘体250d。在由绝缘体250c阻挡来自上方的氢扩散的区域中，可以由绝缘体250a及绝缘体250d俘获或固定包含在氧化物半导体230的沟道形成区域等中的氢。由此，可以降低氧化物半导体230中的氢浓度，从而可以抑制晶体管200的初始特性的负向漂移而实现常关闭特性。另外，可以抑制+gbt（gate bias-temperature：栅极偏压-温度）应力测试中的负漂移劣化。

193、另外，也可以不设置绝缘体250c而设置绝缘体250a、绝缘体250b及绝缘体250d。此时，优选作为绝缘体250上的绝缘体283设置具有抑制氢扩散的功能的绝缘体（例如，氮化硅等）。通过采用这种结构，在被氢阻挡性高的氮化硅覆盖的区域内形成氧化物半导体230及具有俘获或固定氢的功能的绝缘体250a及绝缘体250d。因此，可以由绝缘体250a及绝缘体250d俘获或固定包含在氧化物半导体230的沟道形成区域等中的氢。

194、通过采用上述结构，沟道形成区域可以被i型化或实质上被i型化且源极区域及漏极区域可以被n型化，可以提供一种具有良好的电特性的半导体装置。通过采用上述结构，即便使半导体装置微型化或高集成化也可以使其具有良好的电特性。此外，通过使晶体管200微型化可以提高频率特性。具体而言，可以提高截止频率。

195、此外，用于绝缘体250d的包含铪的金属氧化物优选被用作high-k材料。通过采用这种结构，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少用作栅极绝缘体的绝缘体的等效氧化物厚度（eot）。

196、此外，绝缘体250d优选具有铁电性。例如，作为绝缘体250d可以使用具有铁电性的铪锆氧化物、包含钇的铪锆氧化物等。此外，绝缘体250d也可以具有在包含钇的铪锆氧化物的层上层叠铪锆氧化物的层的结构。注意，在绝缘体250d使用铁电体时，绝缘体250d不一定需要具有俘获或固定氢的功能。例如，绝缘体250d可以使用实施方式3所记载的可具有铁电性的材料。

197、如此，通过作为绝缘体250d使用铁电体，晶体管200可以起到fefet（ferroelectric field effect transistor：铁电场效应晶体管）的作用。fefet单独被用作存储元件。因此，与包括晶体管和电容器的dram（dynamic random access memory：动态随机存取存储器）型存储元件相比，可以减小存储元件的结构。因此，可以实现包括晶体管200的存储装置的微型化及高集成化。此外，可以提高包括晶体管200的存储装置的生产率。

198、绝缘体250a至绝缘体250d被用作第一栅极绝缘体的一部分。绝缘体250a至绝缘体250d与导电体260一起设置在形成于绝缘体280等中的开口中。为了实现晶体管200的微型化，绝缘体250a、绝缘体250c及绝缘体250d各自的厚度优选小。绝缘体250a、绝缘体250c及绝缘体250d各自的厚度优选为0.1nm以上且20nm以下，更优选为0.1nm以上且10nm以下，进一步优选为0.5nm以上且5.0nm以下，还进一步优选为1.0nm以上且小于5.0nm，更进一步优选为1.0nm以上且3.0nm以下。例如，作为绝缘体250a可以使用厚度为1nm的氧化铝，作为绝缘体250b可以使用厚度为2nm的氧化硅，作为绝缘体250d可以使用厚度为2nm的氧化铪、铪锆氧化物或包含钇的铪锆氧化物，作为绝缘体250c可以使用厚度为1nm的氮化硅。绝缘体250a、绝缘体250c、绝缘体250d各自的至少一部分具有其厚度在上述范围内的区域即可。

199、为了如上所述地减小绝缘体250a至绝缘体250d的厚度，优选利用ald法进行沉积。另外，为了在绝缘体280等的开口内以高覆盖性形成绝缘体250a至绝缘体250d，优选利用ald法沉积绝缘体250a至绝缘体250d。

200、注意，在上述中说明绝缘体250具有绝缘体250a至绝缘体250c的三层结构或绝缘体250a至绝缘体250d的四层结构，但本发明不局限于此。绝缘体250可以具有单层结构、两层结构或五层以上的叠层结构。另外，绝缘体250可以包括绝缘体250a至绝缘体250d中的至少一个。例如，绝缘体250也可以具有绝缘体250c的单层结构。此时，也可以使用单层的铪锆氧化物形成绝缘体250。通过绝缘体250由绝缘体250a至绝缘体250d中的一层、两层或三层构成，可以简化半导体装置的制造工序，由此可以提高生产率。

201、在绝缘体250具有四层结构或五层结构的情况下，例如可以具有图10a至图10e所示的叠层结构。在此，图10a至图10e是对应于图4b所示的区域a的放大图。

202、图10a示出绝缘体250具有氧化物半导体230上的绝缘体250a、绝缘体250a上的绝缘体250d、绝缘体250d上的绝缘体250b和绝缘体250b上的绝缘体250c的叠层结构的例子。换言之，图10a所示的绝缘体250具有图4b所示的绝缘体250中的绝缘体250b和绝缘体250d的位置调换而成的结构。例如，作为绝缘体250a可以使用厚度为1nm的氧化铝，作为绝缘体250d可以使用厚度为2nm的铪锆氧化物或包含钇的铪锆氧化物，作为绝缘体250b可以使用厚度为2nm的氧化硅，作为绝缘体250c可以使用厚度为1nm的氮化硅。此外，绝缘体250d也可以具有在包含钇的铪锆氧化物的层上层叠铪锆氧化物的层而成的结构。但是，不局限于此，作为绝缘体250a至绝缘体250d可以适当地选择上述绝缘材料，也可以适当地选择绝缘体250a至绝缘体250d的厚度。通过如图10a所示地层叠绝缘体250a至绝缘体250d，具有俘获或固定氢的功能的绝缘体250a和绝缘体250d相邻地设置，所以可以更有效地俘获并固定氢。

203、另外，如图10b所示，也可以采用调换绝缘体250c和绝缘体250b的位置的结构。在此情况下，绝缘体250具有氧化物半导体230上的绝缘体250a、绝缘体250a上的绝缘体250d、绝缘体250d上的绝缘体250c和绝缘体250c上的绝缘体250b的叠层结构。

204、另外，也可以采用在图10a中以与绝缘体250b的顶面及底面接触的方式设置绝缘体250c的结构。在此情况下，如图10c所示，绝缘体250具有氧化物半导体230上的绝缘体250a、绝缘体250a上的绝缘体250d、绝缘体250d上的绝缘体250c1、绝缘体250c1上的绝缘体250b和绝缘体250b上的绝缘体250c2的叠层结构。在此，绝缘体250c1及绝缘体250c2使用上述可用于绝缘体250c的绝缘体即可。例如，绝缘体250c1及绝缘体250c2都可以使用厚度为1nm的氮化硅。

205、图10d示出绝缘体250具有氧化物半导体230上的绝缘体250a、绝缘体250a上的绝缘体250b、绝缘体250b上的绝缘体250d1、绝缘体250d1上的绝缘体250c和绝缘体250c上的绝缘体250d2的叠层结构的例子。也就是说，图10d所示的绝缘体250具有在图4b所示的绝缘体250中以与绝缘体250c的顶面及底面接触的方式设置可用于绝缘体250d的绝缘体而成的结构。在此，作为绝缘体250d1可以使用具有俘获或固定氢的功能的绝缘体（例如，氧化铪），作为绝缘体250d2可以使用具有铁电性的绝缘体（例如，铪锆氧化物或包含钇的铪锆氧化物）。此外，绝缘体250d2也可以具有在包含钇的铪锆氧化物的层上层叠铪锆氧化物的层而成的结构。当采用这种结构且将铁电体用于绝缘体250d2时，晶体管200可以起到fefet的作用。再者，由于可以由绝缘体250d1俘获或固定氢，所以可以提高晶体管200的电特性及可靠性。

206、另外，在形成绝缘体250d2且作为绝缘体250d2使用铪锆氧化物等铁电材料的情况下，如图10e所示，也可以以与绝缘体250d2的底面接触的方式设置导电体252。作为导电体252，优选使用易于使绝缘体250d2发生极化的材料，例如优选使用氮化钛。在此情况下，导电体260下部的与绝缘体250d2接触的部分（例如，导电体260a）也优选使用氮化钛。通过采用这种结构，绝缘体250d2可以为铁电体，晶体管200可以起到fefet的作用。

207、绝缘体224、绝缘体221及绝缘体222被用作第二栅极绝缘体。

208、作为与氧化物半导体230接触的绝缘体224，可以使用<<绝缘体>>所记载的绝缘材料。绝缘体224例如优选包含氧化硅或氧氮化硅。由此，可以将氧从绝缘体224供应到氧化物半导体230以减少氧空位。此外，绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料构成的叠层结构。

209、如图1a所示，绝缘体224包含杂质220。在绝缘体224包含氧化硅或氧氮化硅的情况下，杂质220优选包含氮，例如，作为杂质220可以使用二氧化氮。杂质220的至少一部分优选不与绝缘体224键合。例如，作为杂质220的no2位于绝缘体224所包含的sio2的晶格间。

210、此外，绝缘体224中的杂质220的迁移能级之一优选位于氧化物半导体230的价带顶以上且氧化物半导体230的导带底以下。在此，该迁移能级优选为电荷处于0的状态和电荷处于负的状态的迁移能级。通过在绝缘体224中设置这种杂质220，可以用杂质220俘获作为栅电极的导电体260所注入的电子而将杂质220用作负的固定电荷。由此，可以在绝缘体224的顶面附近，就是说在晶体管200的背沟道一侧设置负的固定电荷。

211、当在晶体管200的背沟道一侧设置负的固定电荷时，为了使晶体管200成为开启状态，需要对导电体260供应更大的电位。也就是说，通过绝缘体224中的杂质220成为负的固定电荷，可以使晶体管200的阈值电压向正方向漂移。因此，可以提供一种具有常关闭特性的电特性良好的半导体装置。

212、绝缘体224中的杂质220可以通过esr测量或tds分析等进行评价。例如，在作为绝缘体224使用氧化硅或氧氮化硅且添加二氧化氮作为杂质220时，可以通过esr测量进行评价。对应于通过esr测量得到的1.94以上且2.05以下的g值的吸收峰的绝缘体224的自旋密度为4.8×10-3spins/nm3以上且1.0×10-2spins/nm3以下，优选为7.38×10-3spins/nm3以上且1.0×10-2spins/nm3以下。在从包含杂质220的绝缘体224得到的esr的吸收峰值成为上述值时，可以使晶体管200的阈值电压成为0v或其附近以上。此外，可以高效地进行杂质220的添加处理来提高半导体装置的生产率。

213、此外，绝缘体224优选包含过剩氧。通过在绝缘体224包含过剩氧的状态下进行加热处理，可以将氧从绝缘体224扩散到氧化物半导体230而降低氧化物半导体230中的氧空位（vo）。

214、注意，在如图6等所示的层227使用ysz等的情况下，有时绝缘体224与氧化物半导体230之间设置有氧透过性低的层227。此时，如图8所示，可以将氧从绝缘体224通过绝缘体250供应到氧化物半导体230。在此，图8是晶体管200的沟道形成区域中的a3-a4方向上的截面图。图8所示的箭头示出氧的主要扩散方向，绝缘体224中的氧扩散到与绝缘体224的侧面接触的绝缘体250，绝缘体250中的氧从氧化物半导体230的顶面及侧面扩散到氧化物半导体230。

215、在此，绝缘体250与氧化物半导体230的沟道形成区域及其附近接触。由此，从绝缘体250供应的氧集中在氧化物半导体230的沟道形成区域及其附近，供应到氧化物半导体230的源极区域及漏极区域的氧量变少。因此，可以防止氧化物半导体230的源极区域及漏极区域被过度氧化，所以源极区域或漏极区域的载流子浓度下降而可以防止晶体管200的通态电流及场效应迁移率下降。

216、再者，优选将氧化铟用于氧化物半导体230（尤其是氧化物半导体230b）。氧化铟的氧透过性高，例如其氧透过性高于铟镓锌氧化物。因此，当将氧化铟用于氧化物半导体230（尤其是氧化物半导体230b）且由从绝缘体224供应的氧降低氧化物半导体230中的氧空位时，可以使过剩量的氧从氧化物半导体230扩散。由此，可以抑制过剩量的氧包含在氧化物半导体230中，所以可以防止晶体管200的阈值电压变得过大。因此，可以实现包含氧化物半导体230的晶体管200的电特性及可靠性的提高。

217、此外，从上述氧化物半导体230扩散的氧有时被绝缘体250、导电体240或导电体260等氧化物半导体230的周边结构体吸收。例如，在绝缘体250d使用氧化铪等包含铪的氧化物的情况或者在导电体240a及导电体240b使用钨等金属的情况下，该氧被吸收。如此，通过使氧化物半导体230的周边的结构体吸收从氧化物半导体230扩散的氧，防止氧再被氧化物半导体230吸收，从而可以防止氧化物半导体230中包含过剩量的氧。

218、另外，绝缘体224优选与氧化物半导体230同样地加工为岛状。由此，在设置多个晶体管200时，各晶体管200包括大致相同尺寸的绝缘体224。因此，各晶体管200中的从绝缘体224供应到氧化物半导体230的氧量大致相等。由此，可以抑制衬底面内的晶体管200的电特性不均匀。

219、注意，不一定必须将绝缘体224加工为岛状。例如，如图11a至图11d所示，绝缘体224也可以呈部分地形成有开口的形状而不呈岛状。在此，图11a至图11d分别对应于图3a至图3d，除了绝缘体224的形状不同之处以外是与图3a至图3d同样的。

220、在图11a至图11d所示的绝缘体224中，不与氧化物半导体230重叠的区域的厚度比与氧化物半导体230重叠的区域的厚度小。此外，不与氧化物半导体230重叠且与绝缘体250重叠的区域中形成有开口。当在同一衬底上设置多个晶体管时，通过如此形成绝缘体224，各晶体管的氧化物半导体230形成在同一绝缘体224上。由此，可以降低从绝缘体224供应到各晶体管的氧化物半导体230的氧量不均匀。因此，可以降低各晶体管的电特性不均匀。

221、注意，在图11a至图11d所示的绝缘体224中，不与氧化物半导体230重叠且与绝缘体250重叠的区域形成有开口，但是也可以不设置该开口。例如，如图12所示，可以以覆盖绝缘体222的方式形成绝缘体224。在此，图12是晶体管200的沟道形成区域中的a3-a4方向上的截面图。图12所示的箭头表示氧的主要扩散方向，绝缘体224中的氧被扩散到与绝缘体224的侧面接触的绝缘体250，绝缘体250中的氧从氧化物半导体230的顶面及侧面扩散到氧化物半导体230。如图12所示，通过以覆盖绝缘体222的方式形成绝缘体224，绝缘体224及绝缘体250的接触面积增加，从而可以增加被扩散的氧量。

222、另外，满足上述自旋密度的绝缘体224不局限于晶体管200附近。优选的是，在设置有晶体管200的周围的区域，例如形成标记的区域或形成电极焊盘的区域中，绝缘体224具有上述自旋密度。

223、此外，在整个绝缘体224中，自旋密度不一定是均匀的。例如，有时在绝缘体224的上层（也可以说氧化物半导体230或绝缘体275的附近）具有自旋密度的峰值，越接近绝缘体224的下层（也可以说绝缘体222附近），自旋密度越低。此外，例如，有时在绝缘体224的下层具有自旋密度的峰值，越接近绝缘体的上层，自旋密度越低。此外，例如，有时在绝缘体224的上层与下层之间具有自旋密度的峰值，越接近绝缘体224的上层及下层，自旋密度越低。

224、在晶体管200中，导电体205以与氧化物半导体230及导电体260重叠的方式配置。作为导电体205可以使用<<导电体>>中记载的导电材料。在此，导电体205优选以嵌入形成在绝缘体216中的开口中的方式设置。此外，如图3a及图3c所示，导电体205优选延伸设置在沟道宽度方向上。通过采用这种结构，在设置多个晶体管时导电体205被用作布线。

225、如图4a所示，导电体205优选包括导电体205a及导电体205b。导电体205a以与上述开口的底面及侧壁接触的方式设置。导电体205b以嵌入沿着上述开口形成的导电体205a的凹部中的方式设置。在此，导电体205的顶面的高度与绝缘体216的顶面的高度一致或大致一致。

226、在此，作为导电体205a优选包含具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子（n2o、no、no2等）、铜原子等杂质的扩散的功能的导电材料。或者，优选包含具有抑制氧（例如，氧原子、氧分子等中的至少一个）的扩散的功能的导电材料。

227、通过作为导电体205a使用具有减少氢扩散的功能的导电材料，可以防止包含在导电体205b中的氢等杂质经过绝缘体216等扩散到氧化物半导体230。此外，通过作为导电体205a使用具有抑制氧扩散的功能的导电材料，可以抑制导电体205b被氧化而导电率降低。作为具有抑制氧扩散的功能的导电材料，例如可以举出钛、氮化钛、钽、氮化钽、钌、氧化钌。导电体205a可以具有上述导电材料的单层结构或叠层结构。例如，导电体205a优选包含氮化钛。

228、此外，导电体205b优选使用以钨、铜或铝为主要成分的导电材料。例如，导电体205b优选包含钨。

229、导电体205可以被用作第二栅电极。在此情况下，通过独立地改变施加到导电体205的电位而不使其与施加到导电体260的电位联动，可以控制晶体管200的阈值电压（vth）。尤其是，通过对导电体205施加负电位，可以进一步增大晶体管200的vth而减少关态电流。由此，与不对导电体205施加负电位的情况相比，在对导电体205施加负电位的情况下，可以减少对导电体260施加的电位为0v时的漏极电流。

230、再者，如上所述，优选的是，对绝缘体224添加杂质220并在绝缘体224内形成负的固定电荷。通过采用这种结构，可以由导电体205和绝缘体224控制晶体管200的阈值电压。因此，可以提供具有常关闭特性的半导体装置。

231、此外，导电体205的电阻率考虑上述施加到导电体205的电位设计，导电体205的厚度根据该电阻率设定。此外，绝缘体216的厚度与导电体205大致相同。在此，优选在导电体205的设计允许的范围内减少导电体205及绝缘体216的厚度。通过减少绝缘体216的厚度，可以降低包含在绝缘体216中的氢等杂质的绝对量，所以可以抑制该杂质扩散到氧化物半导体230。

232、注意，在图4a中，示出导电体205a与导电体205b的叠层结构，但是本发明不局限于此，导电体205既可以具有单层结构，又可以具有三层以上的叠层结构。例如，导电体205a也可以具有氮化钽和氮化钽上的氮化钛的两层结构，并且在导电体205a上设置包含钨的导电体205b。通过采用这种结构，可以抑制包含在晶体管200的下层中的氢等杂质及铜等金属杂质扩散到导电体205。

233、注意，在通过由绝缘体224中的杂质220的负的固定电荷可以充分控制晶体管200的阈值电压的情况下，如图13a至图13d所示，也可以采用不设置用作第二栅电极的导电体205的结构。在此情况下，如图13a至图13d所示，也可以采用不设置绝缘体216、绝缘体214及绝缘体212的结构。在此，图13a至图13d分别对应于图3a至图3d，除了没设置有导电体205、绝缘体216、绝缘体214及绝缘体212之处以外是与图3a至图3d同样的。通过采用这种结构，可以简化半导体装置的结构，从而可以提高半导体装置的生产率。

234、另外，在上述不设置导电体205的结构中，如图14a至图14d所示，可以采用绝缘体224以在衬底面内扩展的方式设置的结构。此外，还可以采用在绝缘体224上设置多个晶体管200的氧化物半导体230的结构。在此情况下，如图14a至图14d所示，也可以采用不设置绝缘体222及绝缘体221的结构。在此，图14a至图14d分别对应于图13a至图13d，图14a至图14d与图13a至图13d的不同之处在于：在前者中，绝缘体224以在衬底面内扩展的方式设置；没设置有绝缘体222及绝缘体221。通过采用这种结构，可以简化半导体装置的结构，从而可以提高半导体装置的生产率。

235、在此，绝缘体224的平坦性优选高。例如，绝缘体224的表面的平均表面粗糙度ra优选为3nm以下，优选为2nm以下，更优选为1nm以下。通过在这种表面上形成氧化物半导体230，可以形成结晶性高的氧化物半导体。另外，在采用这种平坦性高的绝缘体224的情况下，对绝缘体224的晶体结构没有特别的限制。例如，绝缘体224可以具有晶体结构，也可以具有非晶结构。此外，绝缘体224也可以被用作设置半导体装置的衬底。注意，平均表面粗糙度ra是指将jis b 0601：2001（iso4287：1997）所定义的算术平均粗糙度扩大为三维以可适用于曲面的。可以利用原子力显微镜（afm：atomic force microscope）评价平均表面粗糙度ra。

236、作为导电体242a、导电体242b及导电体260可以使用<<导电体>>中记载的导电材料。尤其是，作为导电体242a、导电体242b及导电体260，优选使用不容易氧化的导电材料或者具有抑制氧扩散的功能的导电材料。作为该导电材料例如可以举出包含氮的导电材料及包含氧的导电材料。由此，可以抑制导电体242a、导电体242b及导电体260的导电率降低。在作为导电体242a、导电体242b及导电体260使用包含金属及氮的导电材料时，导电体242a、导电体242b及导电体260为至少包含金属及氮的导电体。

237、作为导电体242a及导电体242b优选使用金属氮化物，例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。例如，作为导电体242a及导电体242b可以使用氮化钽。此外，例如也可以使用钌、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。

238、注意，有时包含在氧化物半导体230等中的氢扩散到导电体242a或导电体242b。尤其是，当作为导电体242a及导电体242b使用包含钽的氮化物时，有时包含在氧化物半导体230等中的氢容易扩散到导电体242a或导电体242b，有时该扩散的氢与导电体242a或导电体242b所包含的氮键合。也就是说，有时包含在氧化物半导体230等中的氢被导电体242a或导电体242b吸取。

239、此外，导电体242a及导电体242b也可以具有叠层结构。在此情况下，作为导电体242a及导电体242b的下层使用上述导电材料，作为导电体242a及导电体242b的上层使用导电性更高的导电材料即可。例如，作为下层可以使用氮化钽，作为上层可以使用钨。此外，例如，如图9b所示，导电体242a可以具有导电体242a1和导电体242a1上的导电体242a2的叠层结构，导电体242b可以具有导电体242b1和导电体242b1上的导电体242b2的叠层结构。在导电体242a1下可以设置氧化物半导体230ca，在导电体242b1下可以设置氧化物半导体230cb。作为导电体242a1及导电体242b1，可以使用上述不容易氧化的导电材料或者具有抑制氧扩散的功能的导电材料。此外，作为导电体242a2及导电体242b2使用其导电性比导电体242a1及导电体242b1高的导电材料即可。

240、绝缘体271a及绝缘体271b是导电体242a及导电体242b的加工中被用作蚀刻停止层的保护导电体242a及导电体242b的无机绝缘体。另外，由于接触于导电体242a及导电体242b，所以绝缘体271a及绝缘体271b优选使用不容易使导电体242a及导电体242b氧化的无机绝缘体。因此，如图4a所示，优选的是，绝缘体271a具有绝缘体271a1和绝缘体271a1上的绝缘体271a2的叠层结构，并且绝缘体271b具有绝缘体271b1和绝缘体271b1上的绝缘体271b2的叠层结构。在此，绝缘体271a1及271b1优选使用可用于绝缘体250c的氮化物绝缘体以不使导电体242a及导电体242b氧化。另外，为了用作蚀刻停止层，绝缘体271a2及绝缘体271b2优选使用可用于绝缘体250b的氧化物绝缘体。

241、在此，绝缘体271a1接触于导电体242a的顶面及绝缘体275的一部分，绝缘体271b1接触于导电体242b的顶面及绝缘体275的一部分。另外，绝缘体271a2接触于绝缘体271a1的顶面及绝缘体275的底面，绝缘体271b2接触于绝缘体271b1的顶面及绝缘体275的底面。例如，作为绝缘体271a1及绝缘体271b1可以使用氮化硅，作为绝缘体271a2及绝缘体271b2可以使用氧化硅。

242、将成为绝缘体271a及绝缘体271b的绝缘体被用作将成为导电体242a及导电体242b的导电体的掩模，所以如图3d所示，导电体242a及242b在侧面与顶面之间不具有弯曲面。由此，导电体242a及导电体242b的侧面与顶面交叉的端部有棱角。在导电体242a及242b的侧面与顶面交叉的端部有棱角时，与该端部具有曲面的情况相比，导电体242a及242b的截面积增大。再者，通过作为绝缘体271a1及271b1使用不容易使金属氧化的氮化物绝缘体，可以防止导电体242a及242b被过度氧化。由此，导电体242a及242b的电阻降低，所以可以提高晶体管的通态电流。

243、如图3b及图3c所示，导电体260配置在形成于绝缘体280及绝缘体275的开口中。导电体260以在该开口中隔着绝缘体250覆盖绝缘体222的顶面、绝缘体224的侧面、氧化物半导体230的侧面及顶面的方式设置。此外，导电体260的顶面以与绝缘体250的上端部及绝缘体280的顶面的高度一致或大致一致的方式配置。

244、在配置有导电体260及绝缘体250的上述开口中，该开口的侧壁既可以垂直于或大致垂直于绝缘体222的顶面，又可以具有锥形形状。通过侧壁具有锥形形状，可以提高设置在绝缘体280的开口的绝缘体250等的覆盖性，因此可以降低空洞等缺陷。

245、导电体260被用作晶体管200的第一栅电极。在此，如图3a及图3c所示，导电体260优选延伸设置在沟道宽度方向上。通过采用这种结构，在设置多个晶体管时导电体260被用作布线。

246、在采用上述结构的情况下，如图3c所示，在晶体管200的沟道宽度方向上剖视时，也可以在氧化物半导体230的侧面与氧化物半导体230的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部也可以弯曲（以下，也称为圆形）。

247、上述弯曲面的曲率半径优选大于0nm且小于与导电体242a及242b重叠的区域的氧化物半导体230的厚度或者小于不具有上述弯曲面的区域的一半长度。具体而言，上述弯曲面的曲率半径大于0nm且为20nm以下，优选为1nm以上且15nm以下，更优选为2nm以上且10nm以下。通过采用上述形状，可以提高绝缘体250及导电体260的向氧化物半导体230的覆盖性。

248、在本说明书等中，将至少由第一栅电极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel（s-channel）结构。此外，本说明书等中公开的s-channel结构与fin型结构及平面型结构不同。另一方面，可以将在本说明书等中公开的s-channel结构视为fin型结构的一种。另外，在本说明书等中，fin型结构是指以至少包围沟道的两个面以上（具体而言，两个面、三个面或四个面等）的方式配置栅电极的结构。通过采用fin型结构及s-channel结构，可以提高对短沟道效应的耐性，换言之可以实现不容易发生短沟道效应的晶体管。

249、通过作为晶体管200采用上述s-channel结构，可以电围绕沟道形成区域。s-channel结构是电围绕沟道形成区域的结构，所以也可以说该结构在实质上与gaa（gateall around：全环绕栅极）结构或lgaa（lateral gate all around：横向全环绕栅极）结构相同。通过使晶体管200具有s-channel结构、gaa结构或lgaa结构，可以将形成在氧化物半导体230与栅极绝缘体的界面或界面附近的沟道形成区域视为氧化物半导体230的整个块体。因此，可以提高流过晶体管的电流密度，所以可以期待晶体管的通态电流的提高或晶体管的场效应迁移率的提高。

250、本实施方式采用将绝缘体224设置为岛状的结构。因此，如图3c所示，可以将导电体260的底面的至少一部分设置在氧化物半导体230的底面的下方。由此，可以以与氧化物半导体230的顶面及侧面相对的方式设置导电体260，所以可以使导电体260的电场作用于氧化物半导体230的顶面及侧面。如此，通过采用将绝缘体224设置为岛状的结构，可以使晶体管200具有s-channel结构。

251、注意，作为图3c所示的晶体管200示出s-channel结构的晶体管，但是本发明的一个方式的半导体装置不局限于此。例如，作为可用于本发明的一个方式的晶体管的结构，也可以采用选自平面型结构、fin型结构和gaa结构中的一个或多个。

252、如图4a所示，导电体260优选具有两层结构。在此，导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。此时，作为导电体260a，优选使用不容易氧化的导电材料或者具有抑制氧扩散的功能的导电材料。

253、作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧（例如，氧原子、氧分子等中的至少一个）的扩散的功能的导电材料。

254、此外，当导电体260a具有抑制氧扩散的功能时，可以抑制绝缘体280等所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧扩散的功能的导电材料，例如优选使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。

255、此外，导电体260b优选使用导电性高的导电体。例如，导电体260b可以使用钨、铜或铝为主要成分的导电材料。此外，导电体260b可以具有叠层结构，例如可以具有钛或氮化钛与上述导电材料的叠层结构。

256、此外，在晶体管200中，以嵌入形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260，不进行对准也可以以与导电体242a和导电体242b之间的区域重叠的方式配置导电体260。

257、绝缘体216、绝缘体280及绝缘体285各自的介电常数优选比绝缘体222低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。

258、例如，绝缘体216、绝缘体280及绝缘体285优选分别包含氧化硅、氧氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅中的一个或多个。

259、尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等材料容易形成包含通过加热脱离的氧的区域，所以是优选的。

260、此外，绝缘体216及绝缘体280的顶面也可以被平坦化。

261、绝缘体280中的水、氢等杂质的浓度优选得到降低。例如，作为绝缘体280优选使用氧化硅、氧氮化硅等包含硅的氧化物。

262、作为导电体240a及导电体240b可以使用<<导电体>>中记载的导电材料。导电体240a及导电体240b例如优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。

263、例如，如图4a所示，导电体240a及导电体240b也可以具有两层的叠层结构。导电体240a包括沿着开口形成的导电体240a1及形成在导电体240a1内部的导电体240a2。此外，导电体240b包括沿着开口形成的导电体240b1及形成在导电体240b1内部的导电体240b2。

264、与导电体205a同样，作为导电体240a1及导电体240b1优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。另外，也可以使用具有抑制水、氢等杂质的透过的功能的导电材料的单层或叠层。通过设置导电体240a1及导电体240b1，可以抑制水、氢等杂质经过导电体240a2及导电体240b2混入氧化物半导体230。此外，导电体240a2及导电体240b2使用上述可用于导电体240a及导电体240b的导电材料即可。

265、此外，如图3b所示，导电体240a及导电体240b的顶面可以以与绝缘体285的顶面对齐或大致对齐的方式形成。此外，如图4a所示，导电体240a的下部有时以嵌入导电体242a中的方式形成。同样地，导电体240b的下部有时以嵌入导电体242b中的方式形成。

266、作为绝缘体241a及绝缘体241b，使用可用于绝缘体275等的阻挡绝缘体即可。例如，作为绝缘体241a及绝缘体241b，使用氮化硅即可。绝缘体241a及绝缘体241b以与绝缘体285、绝缘体283、绝缘体282、绝缘体275、绝缘体271a、绝缘体271b接触的方式设置。由此，可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240a及导电体240b混入氧化物半导体230。特别是，氮化硅因为对氢具有高阻挡性，所以是优选的。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。

267、此外，绝缘体241a及绝缘体241b也可以具有叠层结构。此时，作为与绝缘体280等的开口的侧壁接触的第一绝缘体以及其内侧的第二绝缘体优选组合使用氧阻挡绝缘体和氢阻挡绝缘体。

268、注意，在图3a等中，示出导电体240a及导电体240b的俯视时的宽度小于氧化物半导体230的沟道形成区域的俯视时的宽度的结构，但本发明不局限于此。例如，如图15a至图15d所示，也可以采用在俯视时导电体240a及导电体240b的宽度大于氧化物半导体230的沟道形成区域的宽度的结构。注意，图15a至图15d分别对应于图3a至图3d，除了绝缘体224、氧化物半导体230、导电体242a、导电体242b、绝缘体271a、绝缘体271b、导电体240a及导电体240b的顶面形状不同之处以外是与图3a至图3d同样的。

269、如图15a等所示，在俯视时氧化物半导体230的源极区域（漏极区域）的a5-a6方向上的宽度l4优选大于氧化物半导体230的沟道形成区域附近的a3-a4方向上的宽度l3。此外，宽度l3也可以说是在俯视时氧化物半导体230与导电体260重叠的区域的a3-a4方向上的宽度。此外，宽度l4也可以说是在俯视时氧化物半导体230与导电体240a（导电体240b）重叠的区域附近的a5-a6方向上的宽度。通过采用这种结构，可以增大形成将宽度大的导电体240a及导电体240b嵌入的开口时的余地。由此，可以提高半导体装置的生产率。此外，可以增大导电体240a（导电体240b）与导电体242a（导电体242b）的接触面积来降低接触电阻。此外，可以增大导电体242a（导电体242b）与氧化物半导体230的接触面积来降低接触电阻。由此，可以提高晶体管200的通态电流，并提高半导体装置的电特性。

270、注意，如图15a所示，优选以重叠于氧化物半导体230的顶面形状的方式形成绝缘体224、导电体242a、导电体242b、绝缘体271a及绝缘体271b。

271、<变形例子1>

272、在图3b等中，在设置于绝缘体280中的开口部中，绝缘体250与绝缘体280的侧面接触，但是本发明不局限于该结构。例如，在该开口部中，也可以在绝缘体250与绝缘体280之间设置绝缘体。

273、参照图16a至图17c说明在<半导体装置的结构例子>中说明的半导体装置的变形例子。图16a至图16d是包括晶体管200的半导体装置的平面图及截面图，分别对应于图3a至图3d所示的平面图及截面图。另外，图17a至图17c是晶体管200的沟道长度方向的截面放大图，分别对应于图4b所示的截面放大图。

274、图16a至图16d所示的晶体管200是图3a至图3d所示的晶体管200的变形例子。具体而言，图16a至图16d所示的晶体管200在绝缘体280与绝缘体250之间包括绝缘体255，主要在这一点上与图3a至图3d所示的晶体管200不同。以下，主要说明与上述<半导体装置的结构例子>的说明不同的部分，而关于重复部分参照上述说明，有时省略说明。

275、此外，在图16中，导电体242a及导电体242b都具有两层结构。导电体242a具有导电体242a1和导电体242a1上的导电体242a2的叠层结构。导电体242b具有导电体242b1和导电体242b1上的导电体242b2的叠层结构。导电体242a1及导电体242b1对应于上述导电体242a及导电体242b的下层，导电体242a2及导电体242b2对应于上述导电体242a及导电体242b的上层。

276、如图16b及图16c所示，绝缘体255配置在形成于绝缘体280等中的开口部的内部，并与该开口部中的绝缘体280的侧面、导电体242a2的侧面、导电体242b2的侧面、导电体242a1的顶面、导电体242b1的顶面及绝缘体222的顶面接触。换言之，也可以说绝缘体255以与形成在绝缘体280等中的开口部的侧壁接触的方式形成为侧壁状。在此，开口部的侧壁例如对应于该开口部中的绝缘体280等的侧面。

277、另外，绝缘体250与绝缘体255的侧面接触。

278、绝缘体255优选具有氧阻挡性。当绝缘体255具有氧阻挡性时，可以抑制导电体242a及导电体242b的侧面被氧化而在该侧面上形成氧化膜。因此，可以抑制导致晶体管200的通态电流的下降或场效应迁移率的下降。作为绝缘体255，可以使用可用于绝缘体275等的阻挡绝缘体。例如，作为绝缘体255使用氮化硅即可。

279、设置在绝缘体280中的开口部与导电体242a2和导电体242b2之间的区域重叠。在俯视时，上述开口部中的绝缘体280的侧面与导电体242a2的侧面及导电体242b2的侧面对齐或大致对齐。此外，导电体242a1及导电体242b1的一部分形成为向上述开口部的内侧突出。换言之，在导电体242a1中，其顶面形成有绝缘体255的部分（以下，有时称为导电体242a1的突出部）以比导电体242a2向导电体260一侧突出的方式形成。同样地，在导电体242b1中，其顶面形成有绝缘体255的部分（以下，有时称为导电体242b1的突出部）以比导电体242b2向导电体260一侧突出的方式形成。

280、在此，导电体242a1的顶面的一部分与导电体242a2接触，导电体242b1的顶面的一部分与导电体242b2接触。因此，绝缘体255在上述开口部的内侧与导电体242a1的顶面的其他一部分、导电体242b1的顶面的其他一部分、导电体242a2的侧面及导电体242b2的侧面接触。另外，绝缘体250与氧化物半导体230的顶面、导电体242a1的侧面、导电体242b1的侧面及绝缘体255的侧面接触。

281、在将导电层分为导电体242a2和导电体242b2之后，利用各向异性蚀刻形成绝缘体255。绝缘体255以与设置在绝缘体280中的开口部的侧壁接触的方式形成为侧壁状。绝缘体255以与导电体242a2的侧面及导电体242b2的侧面接触的方式形成，并具有保护导电体242a2及导电体242b2的功能。

282、另外，绝缘体255在将导电层分为导电体242a1及导电体242b1时被用作掩模。因此，如图17a所示，在剖视晶体管200时，绝缘体255的侧端部优选与导电体242a1的侧端部及导电体242b1的侧端部对齐。

283、在分为导电体242a1和导电体242b1之后且沉积绝缘体250之前优选在含氧气氛下进行热处理。此时，由于绝缘体255以与导电体242a2的侧面及导电体242b2的侧面接触的方式形成，因此可以防止导电体242a2及导电体242b2被过度氧化。在分为导电体242a1和导电体242b1之后进行微波处理时，也可以抑制氧化膜形成在导电体242a及导电体242b的侧面。

284、绝缘体255、绝缘体250及导电体260的配置在设置于绝缘体280中的开口部的部分反映该开口部的形状而设置。因此，以覆盖该开口部的侧壁的方式设置绝缘体255，以覆盖该开口部的底部及绝缘体255的方式设置绝缘体250，以嵌入绝缘体250的凹部中的方式设置导电体260。

285、注意，与上述<半导体装置的结构例子>同样，绝缘体250也可以具有叠层结构。例如，如图17a所示，绝缘体250也可以具有绝缘体250a、绝缘体250b和绝缘体250c的三层结构。此外，例如，如图17b所示，绝缘体250也可以具有绝缘体250a、绝缘体250b、绝缘体250c和绝缘体250d的四层结构。另外，不局限于图17b所示的结构，可以选择绝缘体250a、绝缘体250b、绝缘体250c和绝缘体250d中的一个或多个形成绝缘体250。例如，可以使用具有图10a至图10d所示的结构的绝缘体250。

286、另外，绝缘体255的厚度优选为0.5nm以上且20nm以下，更优选为0.5nm以上且10nm以下，进一步优选为0.5nm以上且3nm以下。当绝缘体255具有上述厚度时，可以抑制导电体242a2及导电体242b2被过度氧化。注意，绝缘体255只要在其至少一部分中具有厚度为上述值的区域即可。另外，绝缘体255以与形成在绝缘体280等中的开口的侧壁接触的方式设置，所以优选利用覆盖性良好的ald法等沉积。当绝缘体255的厚度过大时，利用ald法的绝缘体255的沉积时间较长而导致生产率的下降，因此优选将绝缘体255的厚度大致设定为上述范围。此外，作为绝缘体255的厚度优选采用不过度阻挡过剩氧从绝缘体280扩散到绝缘体250b及过剩氧从绝缘体250b扩散到氧化物半导体230的程度的厚度。

287、如图17a所示，在晶体管200的沟道长度方向上剖视时，导电体242a1和导电体242b1之间的距离l1小于导电体242a2和导电体242b2之间的距离l2。在此，距离l1是指导电体242a1和导电体242b1之间的最短距离，距离l2是指导电体242a2和导电体242b2之间的最短距离。通过采用这种结构，可以进一步缩小源极和漏极之间的距离且与此相对地缩小沟道长度。因此，可以提高晶体管200的频率特性。如此，通过实现半导体装置的微型化，可以提供一种工作速度得到提高的半导体装置。

288、在图17a所示的结构中，距离l2和距离l1之差与绝缘体255的厚度的2倍一致。换言之，距离l2与加上绝缘体255的厚度的2倍的距离l1一致。在此，绝缘体255的厚度是指绝缘体255的至少一部分的a1-a2方向上的宽度。

289、另外，绝缘体255也可以具有两层以上的叠层结构。此时，只要至少一个层为上述不容易氧化的无机绝缘体即可。例如，作为绝缘体255的第一绝缘体使用上述不容易氧化的无机绝缘体，作为绝缘体255的第一绝缘体上的第二绝缘体使用可用于绝缘体250b的绝缘体（例如，氧化硅等）即可。绝缘体255的第二绝缘体的介电常数优选比绝缘体255的第一绝缘体低。如此，通过作为绝缘体255采用两层结构来增大厚度，可以增大导电体260与导电体242a或导电体242b的距离来降低寄生电容。

290、注意，在图17b等中，氧化物半导体230具有氧化物半导体230a至氧化物半导体230c的三层叠层结构，但是本发明不局限于此。例如，如图18a所示，氧化物半导体230也可以具有氧化物半导体230a和氧化物半导体230b的两层结构。此时，氧化物半导体230b的顶面与绝缘体250的底面、导电体242a1的底面及导电体242b1的底面接触。此外，氧化物半导体230也可以具有氧化物半导体230b的单层结构。

291、此外，如图18b所示，可以采用氧化物半导体230c在与绝缘体250重叠的区域被分开而形成氧化物半导体230ca及氧化物半导体230cb的结构。优选的是，氧化物半导体230ca的顶面与导电体242a1的底面接触，在俯视时，氧化物半导体230ca与导电体242a1对齐或大致对齐。同样地，优选的是，氧化物半导体230cb的顶面与导电体242b1的底面接触，在俯视时，氧化物半导体230cb与导电体242b1对齐或大致对齐。再者，氧化物半导体230b的顶面的一部分与绝缘体250接触。通过采用这种结构，可以使晶体管200的沟道只形成在氧化物半导体230b中而不形成在氧化物半导体230c中。例如，在作为绝缘体250a使用氧化铝且作为氧化物半导体230b使用氧化铟的情况下，在绝缘体250a与氧化物半导体230b的界面氧化铝与氧化铟接触，从而可以抑制在该界面形成杂质陷进。由此，可以提高晶体管200的通态电流、载流子迁移率及频率特性。

292、此外，在图16a至图16d所示的晶体管200中，与上述同样地可以在氧化物半导体230与绝缘体224之间设置层227。

293、例如，如图19a所示，也可以在氧化物半导体230b和氧化物半导体230c的两层结构的氧化物半导体230与绝缘体224之间形成层227。也就是说，在图17b所示的结构中，也可以设置层227代替氧化物半导体230a。在此，层227的顶面与氧化物半导体230b的底面接触。例如，可以将ysz用于层227，将氧化铟用于氧化物半导体230b，并且将in-ga-zn氧化物用于氧化物半导体230c。

294、此外，如图19b所示，氧化物半导体230可以具有氧化物半导体230b的单层结构，在氧化物半导体230b与绝缘体224之间形成层227。也就是说，在图18a所示的结构中，可以设置层227代替氧化物半导体230a。在此，层227的顶面与氧化物半导体230b的底面接触。例如，可以将ysz用于层227且将氧化铟用于氧化物半导体230b。

295、此外，如图19c所示，在图19a所示的结构中，可以采用氧化物半导体230c在与绝缘体250重叠的区域中被分开而形成氧化物半导体230ca及氧化物半导体230cb的结构。也就是说，在图18b所示的结构中，可以设置层227代替氧化物半导体230a。

296、此外，在图19c所示的结构中，绝缘体250具有绝缘体250a、绝缘体250b、绝缘体250c和绝缘体250d的四层叠层结构，但是本发明不局限于此。例如，如图20a所示，绝缘体250可以具有绝缘体250a、绝缘体250b和绝缘体250c的三层叠层结构。在此，绝缘体250a优选使用氧化铪。

297、如此，通过采用作为绝缘体250a使用氧化铪的结构，与图9a所示的结构同样地可以在晶体管200的沟道形成区域附近中与包含氧化铟的氧化物半导体230b接触地设置包含氧化铪的绝缘体250a。因此，可以降低氧化物半导体230b的氢等杂质及过剩量的氧，所以可以实现晶体管200的电特性及可靠性的提高。

298、此外，如图20b所示，有时在氧化物半导体230ca上设置导电体242a2，在氧化物半导体230cb上设置导电体242b2而不设置导电体242a1及导电体242b1。此时，绝缘体255的底面与氧化物半导体230ca的顶面及氧化物半导体230cb的顶面接触。

299、注意，在图20a中示出在氧化物半导体230b与绝缘体224之间设置层227的结构，但是本发明不局限于此。例如，如图20c所示，也可以在氧化物半导体230b与绝缘体224之间不设置层227。此时，绝缘体224的顶面可以与氧化物半导体230b接触。

300、上面示出通过各向异性蚀刻将绝缘体255形成为侧壁状的例子，但是本发明不局限于此。如图17c所示，绝缘体255也可以具有在形成于绝缘体280等中的开口内侧具有开口的形状。在此情况下，可以通过微影技术去除将成为绝缘体255的绝缘膜的一部分来形成绝缘体255的开口。绝缘体255的开口优选与导电体242a1和导电体242b1之间的区域重叠。

301、如图17c所示，在剖视时，在绝缘体255的下部形成突出部。绝缘体255的突出部与导电体242a1的突出部及导电体242b1的突出部重叠。

302、再者，如图18c所示，可以采用氧化物半导体230c在与绝缘体250重叠的区域被分开而形成氧化物半导体230ca及氧化物半导体230cb的结构。由此，可以提高晶体管200的通态电流、载流子迁移率及频率特性。

303、此外，在图17c所示的晶体管200中，与上述同样地可以在氧化物半导体230与绝缘体224之间设置层227。

304、例如，如图21a所示，也可以在氧化物半导体230b和氧化物半导体230c的两层结构的氧化物半导体230与绝缘体224之间形成层227。也就是说，在图17c所示的结构中，也可以设置层227代替氧化物半导体230a。在此，层227的顶面与氧化物半导体230b的底面接触。例如，可以将ysz用于层227，将氧化铟用于氧化物半导体230b，并且将in-ga-zn氧化物用于氧化物半导体230c。

305、此外，如图21b所示，氧化物半导体230可以具有氧化物半导体230b的单层结构，在氧化物半导体230b与绝缘体224之间形成层227。在此，层227的顶面与氧化物半导体230b的底面接触。例如，可以将ysz用于层227且将氧化铟用于氧化物半导体230b。

306、此外，如图21c所示，在图21a所示的结构中，可以采用氧化物半导体230c在与绝缘体250重叠的区域中被分开而形成氧化物半导体230ca及氧化物半导体230cb的结构。也就是说，在图18c所示的结构中，可以设置层227代替氧化物半导体230a。

307、此外，在图21c所示的结构中，绝缘体250具有绝缘体250a、绝缘体250b、绝缘体250c和绝缘体250d的四层叠层结构，但是本发明不局限于此。例如，如图22a所示，绝缘体250可以具有绝缘体250a、绝缘体250b和绝缘体250c的三层叠层结构。在此，绝缘体250a优选使用氧化铪。

308、如此，通过采用作为绝缘体250a使用氧化铪的结构，与图9a所示的结构同样地可以在晶体管200的沟道形成区域附近中与包含氧化铟的氧化物半导体230b接触地设置包含氧化铪的绝缘体250a。因此，可以降低氧化物半导体230b的氢等杂质及过剩量的氧，所以可以实现晶体管200的电特性及可靠性的提高。

309、此外，如图22b所示，有时在氧化物半导体230ca上设置导电体242a2，在氧化物半导体230cb上设置导电体242b2而不设置导电体242a1及导电体242b1。此时，绝缘体255的底面与氧化物半导体230ca的顶面及氧化物半导体230cb的顶面接触。

310、注意，在图22a中示出在氧化物半导体230b与绝缘体224之间设置层227的结构，但是本发明不局限于此。例如，如图22c所示，也可以在氧化物半导体230b与绝缘体224之间不设置层227。此时，绝缘体224的顶面可以与氧化物半导体230b接触。

311、<变形例子2>

312、在变形例子1中，说明以与形成在绝缘体280等中的开口部的侧壁接触的方式设置绝缘体255的结构，但是本发明不局限于该结构。例如，也可以在该开口部中不设置绝缘体255。

313、参照图23a至图24说明在变形例子1中说明的半导体装置的变形例子。图23a至图23d是包括晶体管200的半导体装置的平面图及截面图，分别对应于图16a至图16d所示的平面图及截面图。另外，图24是晶体管200的沟道长度方向的截面放大图，对应于图17c所示的截面放大图。

314、图23a至图23d所示的晶体管200是图16a至图16d所示的晶体管200的变形例子。具体而言，图23a至图23d所示的晶体管200不包括绝缘体255，主要在这一点上与图16a至图16d所示的晶体管200不同。以下，主要说明与上述<半导体装置的结构例子>及<变形例子1>的说明不同的部分，关于与其重复的部分有时参照该部分而省略说明。

315、如图24所示，在不设置绝缘体255的情况下，绝缘体250的一部分以与导电体242a1的突出部及导电体242b1的突出部重叠的方式配置。此外，导电体260的一部分有时以与导电体242a1的突出部及导电体242b1的突出部重叠的方式配置。在此，导电体242a1的突出部及导电体242b1的突出部与绝缘体250接触。另外，绝缘体250的侧面与绝缘体280的侧面、绝缘体275的侧面、绝缘体271a的侧面、绝缘体271b的侧面、导电体242a2的侧面及导电体242b2的侧面接触。

316、绝缘体250的配置在设置于绝缘体280的开口部的部分反映该开口部的形状而形成。因此，绝缘体250反映突出到该开口部内的导电体242a1及导电体242b1的形状而形成。

317、如图24所示，在晶体管200的沟道长度方向上剖视时，导电体242a1和导电体242b1之间的距离l1小于导电体242a2和导电体242b2之间的距离l2。通过采用这种结构，可以进一步缩小源极和漏极之间的距离且与此相对地缩小沟道长度。因此，可以提高晶体管200的频率特性。如此，通过实现半导体装置的微型化，可以提供一种工作速度得到提高的半导体装置。

318、再者，通过采用图24所示的结构，可以使导电体260的上部的宽度大于距离l1。由此，可以降低导电体260的布线电阻。因此，可以降低半导体装置的功耗。

319、注意，与上述<半导体装置的结构例子>同样，绝缘体250也可以具有叠层结构。例如，如图17a所示，绝缘体250也可以具有绝缘体250a、绝缘体250b和绝缘体250c的三层结构。此外，例如，如图17b所示，绝缘体250也可以具有绝缘体250a、绝缘体250b、绝缘体250c和绝缘体250d的四层结构。另外，不局限于图17b所示的结构，可以选择绝缘体250a、绝缘体250b、绝缘体250c和绝缘体250d中的一个或多个形成绝缘体250。例如，可以使用具有图10a至图10d所示的结构的绝缘体250。

320、再者，如图24b所示，可以采用氧化物半导体230c在与绝缘体250重叠的区域被分开而形成氧化物半导体230ca及氧化物半导体230cb的结构。由此，可以提高晶体管200的通态电流、载流子迁移率及频率特性。

321、此外，在图24a及图24b中，氧化物半导体230具有氧化物半导体230a至氧化物半导体230c的三层叠层结构，但是本发明不局限于此。与上述<半导体装置的结构例子>同样地，氧化物半导体230可以具有单层、两层或四层以上的叠层结构。此外，可以在氧化物半导体230与绝缘体224之间设置层227。

322、<半导体装置的构成材料>

323、以下，说明可用于半导体装置的构成材料。注意，构成半导体装置的各层既可具有单层结构，又可具有叠层结构。

324、<<衬底>>

325、作为形成晶体管的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底（氧化钇稳定氧化锆衬底等）及树脂衬底。此外，作为半导体衬底，例如可以举出以硅或锗为材料的半导体衬底、以及由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为soi（silicon on insulator：绝缘体上硅）衬底等。作为导电体衬底，例如可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底。此外，作为衬底，例如可以举出包含金属氮化物的衬底、包含金属氧化物的衬底、设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底。或者，也可以使用设置有一种或多种元件的上述衬底。作为设置在衬底上的元件，例如可以举出电容器、电阻器、开关元件、发光元件及存储元件。

326、<<绝缘体>>

327、本实施方式所示的绝缘体212、绝缘体214、绝缘体216、绝缘体221、绝缘体222、绝缘体224、绝缘体250、绝缘体275、绝缘体280、绝缘体282、绝缘体283、绝缘体285、绝缘体241a、绝缘体241b、绝缘体271a、绝缘体271b及绝缘体255可以适当地使用以下所示的绝缘体中任意绝缘体。作为绝缘体，例如可以举出具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物及金属氮氧化物。

328、例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。

329、作为相对介电常数高的绝缘体，例如可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物。

330、作为相对介电常数低的绝缘体，例如可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅以及树脂。

331、此外，通过使用具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪及钽中的一个或多个的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以举出氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物及氮化铝、氮氧化硅、氮化硅等氮化物。

332、此外，用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，当采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅与氧化物半导体230接触的结构时，可以填补氧化物半导体230所包含的氧空位。

333、<<导电体>>

334、作为本实施方式所示的导电体205、导电体242a、导电体242b、导电体260、导电体240a及导电体240b，可以适当地使用以下所示的导电体中的任意导电体。作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钴、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。作为导电体，例如可以举出氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体或者镍硅化物等硅化物。

335、在使用叠层结构的导电体的情况下，例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构、组合包含上述金属元素的材料和包含氮的导电材料的叠层结构或者组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。

336、此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。

337、尤其是，作为用作栅电极的导电体，优选使用包含形成沟道的金属氧化物所包含的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。此外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物中的一个或多个。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。

338、<半导体装置的制造方法例子>

339、参照图25a至图33d说明本发明的一个方式的半导体装置的制造方法例子。在此，以制造图3a至图3d所示的半导体装置的情况为例进行说明。

340、图25至图29及图31至图33的a是平面图。此外，图25至图29及图31至图33的b分别是沿着各附图的a中的点划线a1-a2的部分的截面图，该截面图相当于晶体管200的沟道长度方向的截面图。此外，图25至图29及图31至图33的c分别是沿着各附图的a中的点划线a3-a4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向的截面图。此外，图25至图29及图31至图33的d分别是沿着各附图的a中的点划线a5-a6的部分的截面图，该截面图相当于晶体管200的沟道宽度方向的截面图。注意，图25至图29及图31至图33的a的平面图中，为了明确起见，省略部分构成要素。另外，图30a1至图30d1是对应于图3b的一部分的截面图，该截面图相当于晶体管200的沟道长度方向的截面图。另外，图30a2至图30d2是图3c的一部分的截面图，该截面图相当于晶体管200的沟道宽度方向的截面图。

341、以下，用来形成绝缘体的绝缘材料、用来形成导电体的导电材料或用来形成半导体的半导体材料可以适当地使用溅射法、化学气相沉积（cvd：chemical vapordeposition）法、分子束外延（mbe：molecular beam epitaxy）法、脉冲激光沉积（pld：pulsed laser deposition）法、ald法等沉积。

342、首先，准备衬底（未图示），在该衬底上沉积绝缘体212，在绝缘体212上沉积绝缘体214（参照图25a至图25d）。绝缘体212及绝缘体214可以使用上述绝缘材料。例如，可以利用溅射法、cvd法、mbe法、pld法或ald法沉积绝缘体212及绝缘体214。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘体212及绝缘体214中的氢浓度，所以是优选的。

343、在本实施方式中，作为绝缘体212利用溅射法沉积氮化硅，作为绝缘体214利用溅射法沉积氧化铝。如此，通过作为绝缘体212使用具有抑制氢扩散的功能的氮化硅，可以抑制氢从晶体管200的下层扩散。并且，通过作为绝缘体214使用具有俘获或固定氢的功能的氧化铝，可以由绝缘体214俘获或固定包含在绝缘体216等中的氢。由此，可以降低氧化物半导体230及其附近的氢浓度。

344、另外，优选在沉积绝缘体212之前进行加热处理来减少吸附到衬底（包括形成在衬底上的电路元件及层间膜）的水及氢。在本实施方式中，将加热处理的温度设定为400℃。

345、接着，在绝缘体214上沉积绝缘体216。绝缘体216优选利用溅射法沉积。通过利用不需要将包含氢的分子用于沉积气体的溅射法，可以降低绝缘体216中的氢浓度。注意，绝缘体216的沉积方法不局限于溅射法，例如也可以适当地使用cvd法、mbe法、pld法、ald法等。在本实施方式中，作为绝缘体216，利用溅射法沉积氧化硅。

346、绝缘体212、绝缘体214及绝缘体216优选以不暴露于大气的方式连续沉积。例如，可以使用多室方式的沉积装置。由此，可以降低膜中的氢而沉积绝缘体212、绝缘体214及绝缘体216，并且可以降低在各沉积工序之间氢混入膜中。

347、接着，在绝缘体216中形成到达绝缘体214的开口。开口形成在将形成导电体205的区域中。在形成开口时，可以使用湿蚀刻，但是对微型加工来说干蚀刻是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻时用作蚀刻停止膜的绝缘体。例如，当作为绝缘体216使用氧化硅或氧氮化硅时，绝缘体214优选使用氮化硅、氧化铝或氧化铪等。

348、在形成开口之后，沉积将成为导电体205的导电膜，直到绝缘体216露出为止进行cmp处理，去除将成为导电体205的导电膜的一部分。由此，可以形成嵌入绝缘体216中的导电体205（参照图25a至图25d）。

349、在此，将成为导电体205的导电膜可以使用上述导电材料并利用溅射法、cvd法、mbe法、pld法、ald法等沉积。例如，可以利用cvd法层叠沉积氮化钽膜、氮化钛膜及钨膜。由此，如图4a所示，导电体205可以具有在氮化钽上层叠氮化钛的导电体205a和用钨的导电体205b的叠层结构。

350、接着，在绝缘体216及导电体205上沉积绝缘体221（参照图25a至图25d）。

351、绝缘体221使用上述对氧、氢及水具有阻挡性的绝缘体即可。绝缘体221例如可以利用溅射法、cvd法、mbe法、pld法或ald法等沉积。在本实施方式中，作为绝缘体221，利用peald法沉积氮化硅。

352、接着，在绝缘体221上沉积绝缘体222（参照图25a至图25d）。

353、作为绝缘体222优选沉积包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，例如优选使用氧化铝、氧化铪或包含铝及铪的氧化物（铝酸铪）。或者，优选使用铪锆氧化物。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管的周围的结构体所包含的氢及水透过绝缘体222扩散到晶体管的内侧，从而可以抑制氧化物半导体230中的氧空位的生成。

354、绝缘体222例如可以利用溅射法、cvd法、mbe法、pld法或ald法等沉积。在本实施方式中，作为绝缘体222利用热ald法沉积氧化铪。

355、在本实施方式中，作为绝缘体221利用peald法沉积氮化硅，作为绝缘体222利用热ald法沉积氧化铪。如此，通过作为绝缘体221使用具有抑制氢扩散的功能的氮化硅，可以抑制氢从晶体管200的下层扩散。再者，通过作为绝缘体222使用具有俘获或固定氢的功能的氧化铪，可以由绝缘体222俘获或固定绝缘体224等中的氢。由此，可以降低氧化物半导体230及其附近的氢浓度。

356、接着，在绝缘体222上沉积绝缘膜224f（参照图25a至图25d）。作为绝缘膜224f，可以使用对应于上述绝缘体224的绝缘体。通过如此形成绝缘膜224f，绝缘膜224f以平行于或大致平行于衬底表面的方式形成。

357、绝缘膜224f例如可以利用溅射法、cvd法、mbe法、pld法或ald法等沉积。在本实施方式中，作为绝缘膜224f利用溅射法沉积氧化硅。通过使用不需要利用包含氢的分子作为沉积气体的溅射法，可以降低绝缘膜224f中的氢浓度。绝缘膜224f在后面工序中与氧化物半导体230接触，所以像上述那样氢浓度得到降低是优选的。

358、接着，对绝缘膜224f进行等离子体处理并对绝缘膜224f添加杂质220（参照图25a至图25d）。使用包含氮的气体而进行上述等离子体处理。作为包含氮的气体，可以使用氮气体或一氧化二氮（n2o）气体。此外，除了包含氮的气体以外还可以使用氧气体。注意，图25b至图25d中的虚线箭头表示被等离子体化的气体。通过使用被等离子体化的n2或n2o对包含氧化硅或氧氮化硅的绝缘膜224f进行处理，可以添加no2作为杂质220。

359、在上述等离子体处理中，可以使用溅射装置、pecvd装置、peald装置、干蚀刻装置、使用高密度等离子体源的cvd装置或使用高密度等离子体源的干蚀刻装置等。

360、另外，可以在进行上述等离子体处理时进行衬底加热。此外，可以在进行上述等离子体处理之前或进行上述等离子体处理之后进行加热处理。上述衬底加热或加热处理的温度例如设定为200℃以上且450℃以下，优选为300℃以上且400℃以下。如此，通过进行衬底加热或加热处理，可以降低绝缘膜224f所包含的过剩氧。由此，可以抑制绝缘膜224f包含过多量的氧并将绝缘膜224f中的氧量调整为适量。因此，可以抑制过多量的氧被供应到氧化物半导体230而os晶体管的阈值电压变得过大。如此，可以提高晶体管200的电特性。此外，通过将上述衬底加热或加热处理的温度设定为450℃以下，进一步设定为400℃以下，可以抑制因衬底加热或加热处理而杂质220脱离。注意，关于加热处理的条件，可以参照后面的记载。

361、接着，在绝缘膜224f上沉积氧化物半导体膜230f（参照图26a至图26d）。氧化物半导体膜230f可以使用上述氧化物半导体材料等并利用溅射法、cvd法、mbe法、pld法或ald法沉积。此外，氧化物半导体膜230f可以使用与实施方式2所记载的氧化物半导体的沉积相同的方法沉积。优选将铟氧化物（例如，氧化铟、铟镓氧化物、铟锌氧化物、铟镓锌氧化物或铟镓锡锌氧化物等）用于氧化物半导体膜230f。当氧化物半导体膜230f包含铟氧化物时，可以提供一种场效应迁移率高的半导体装置。另外，可以提供一种电特性、频率特性和可靠性中的至少一个良好的半导体装置。当如上所述地形成氧化物半导体膜230f时，氧化物半导体膜230f以平行于或大致平行于衬底表面的方式形成。

362、例如，如图4a所示，在氧化物半导体230具有氧化物半导体230a至氧化物半导体230c的三层结构的情况下，可以利用ald法沉积将成为氧化物半导体230a及氧化物半导体230b的膜，并利用溅射法沉积将成为氧化物半导体230c的膜。具体而言，可以以具有in：ga：zn=1：3：2[原子个数比]或其附近的组成的方式沉积将成为氧化物半导体230a的膜。或者，也可以将氧化镓用于将成为氧化物半导体230a的膜。另外，可以使用氧化铟沉积将成为氧化物半导体230b的膜。另外，可以使用in：ga：zn=1：1：1.2[原子个数比]或其附近的组成的氧化物靶材沉积将成为氧化物半导体230c的膜。

363、例如，在上述结构中也可以利用溅射法沉积氧化物半导体230a。具体而言，可以使用in：ga：zn=1：3：2[原子个数比]或其附近的组成的氧化物靶材沉积将成为氧化物半导体230a的膜。

364、此外，如图6a至图6d所示，在绝缘体224与氧化物半导体230之间设置层227的情况下，在沉积氧化物半导体膜230f之前沉积成为层227的膜。根据使用的材料适当地选择上述方法而沉积层227即可。例如，作为成为层227的膜可以利用溅射法沉积ysz。此外，例如，作为成为层227的膜，可以利用溅射法沉积in-ga-zn氧化物膜。此时，可以使用in：ga：zn=1：3：2[原子个数比]或其附近的组成的氧化物靶材。此外，在制造图7a所示的结构的晶体管200的情况下，在上述层227上沉积成为氧化物半导体230b的膜及成为氧化物半导体230c的膜。此时，关于成为氧化物半导体230b的膜及成为氧化物半导体230c的膜可以在上述条件下沉积。

365、接着，优选进行加热处理。氧化物半导体膜230f的加热处理可以使用与实施方式2所记载的加热处理相同的方法进行。例如，作为加热处理，可以在氮气体与氧气体的流量比为4：1且450℃的温度下进行1小时的处理。

366、通过进行加热处理，可以提高氧化物半导体230的结晶性。由此，可以改善晶体管200的通态电流、s值（subthreshold swing value）、场效应迁移率及频率特性等来提供一种具有良好电特性的半导体装置。此外，可以提供一种可靠性高的半导体装置。

367、加热处理在氮气体或非活性气体气氛或者包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或非活性气体气氛下进行，然后为了填补脱离了的氧在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行加热处理。

368、此外，在上述加热处理中使用的气体优选被高纯度化。例如，在上述加热处理中使用的气体中的水分量优选为1ppb以下，更优选为0.1ppb以下，进一步优选为0.05ppb以下。通过使用高纯度化了的气体进行加热处理，可以尽可能地防止水分等被氧化物半导体膜230f等吸收。另外，本工序前的热处理及本工序后的热处理也同样地可以使用高纯度化了的气体。

369、通过这样的包含氧气体的加热处理可以减少氧化物半导体膜230f中的碳、水、氢等杂质。通过如此减少膜中的杂质，氧化物半导体膜230f的结晶性得到提高，可以实现密度更高的致密结构。因此，可以增大氧化物半导体膜230f中的结晶区域，可以降低氧化物半导体膜230f中的结晶区域的面内不均匀。因此，可以降低晶体管的电特性的面内不均匀。

370、此外，通过进行加热处理，可以将氧供应到氧化物半导体膜230f而减少氧化物半导体膜230f中的氧空位。由此，可以提高晶体管200的可靠性。

371、另外，通过进行加热处理，绝缘体216、绝缘膜224f、氧化物半导体膜230f中的氢移动到绝缘体222而被绝缘体222吸收。换言之，绝缘体216、绝缘膜224f、氧化物半导体膜230f中的氢扩散到绝缘体222。因此，虽然绝缘体222中的氢浓度增高，但绝缘体216、绝缘膜224f、氧化物半导体膜230f中的氢浓度都降低。在此，当以与绝缘体222的底面接触的方式设置有绝缘体221时，可以防止水分或氢等杂质因该热处理而从绝缘体221的下方进入。

372、尤其是，绝缘膜224f（后面的绝缘体224）被用作晶体管200的第二栅极绝缘体，氧化物半导体膜230f（后面的氧化物半导体230）被用作晶体管200的沟道形成区域。使用氢浓度降低了的绝缘膜224f、氧化物半导体膜230f形成的晶体管200具有高可靠性，所以是优选的。

373、接着，在氧化物半导体膜230f上沉积导电膜242f（参照图26a至图26d）。作为导电膜242f使用对应于上述导电体242a及导电体242b的导电体即可。在沉积氧化物半导体膜230f后，不经蚀刻工序等而以在氧化物半导体膜230f上并与其接触的方式沉积导电膜242f，由此可以由导电膜242f保护氧化物半导体膜230f的顶面。由此，由于可以降低杂质扩散到构成晶体管的氧化物半导体230，所以可以提高半导体装置的电特性及可靠性。

374、导电膜242f可以利用溅射法、cvd法、mbe法、pld法或ald法沉积。

375、在本实施方式中，利用溅射法作为导电膜242f沉积氮化钽。此外，在沉积导电膜242f之前也可以进行加热处理。该加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地沉积导电膜242f。通过进行这种处理，可以去除吸附到氧化物半导体230的表面的水分及氢，而且减少氧化物半导体230中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。

376、在此，当将氧化铟用于成为氧化物半导体230b的膜并以与成为氧化物半导体230b的膜接触的方式设置导电膜242f时，由于氧化铟的氧透过性很高，因此有时氧化物半导体膜230f中的氧被导电膜242f抽出而在导电膜242f与氧化物半导体膜230f的界面形成氧化膜。由该氧化膜，晶体管200的导电体242a及导电体242b与氧化物半导体230的接触电阻有可能变大。此外，由于该氧化膜在衬底面上不均匀地形成，因此在后面工序中使导电膜242f、氧化物半导体膜230f及绝缘膜224f加工为岛状时有可能发生形状不良。

377、相对于此，优选在成为氧化物半导体230b的膜上设置成为氧化物半导体230c的膜。另外，可以使用in：ga：zn=1：1：1[原子个数比]或其附近的组成的in-ga-zn氧化物沉积成为氧化物半导体230c的膜。通过采用这种结构，可以在成为氧化物半导体230b的膜上设置氧透过性低的成为氧化物半导体230c的膜，因此可以降低氧化物半导体膜230f中的氧被导电膜242f抽出。由此，可以提供电特性良好的晶体管，并且可以提高半导体装置的生产率。

378、接着，在导电膜242f上沉积绝缘膜271f（参照图26a至图26d）。绝缘膜271f可以利用溅射法、cvd法、mbe法、pld法或ald法等沉积。绝缘膜271f优选使用具有抑制氧的透过的功能的绝缘膜。例如，作为绝缘膜271f利用溅射法沉积氮化硅膜及氮化硅膜上的氧化硅膜的叠层膜即可。通过采用这种结构，绝缘体271a（绝缘体271b）可以具有用氮化硅的绝缘体271a1（绝缘体271b1）和用氧化硅的绝缘体271a2（绝缘体271b2）的叠层结构。

379、在此，当作为绝缘膜271f采用叠层膜时，以不暴露于大气环境的方式连续进行沉积。通过以不暴露于大气的方式进行沉积，可以保持绝缘膜271f的叠层膜的界面附近的清洁。另外，更优选以不暴露于大气的方式连续沉积导电膜242f至绝缘膜271f。

380、另外，也可以在沉积绝缘膜271f之前进行加热处理。该加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地沉积绝缘膜271f。通过进行这种处理，可以去除吸附到导电膜242f的表面的水分及氢，而且减少导电膜242f中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。

381、接着，利用微影技术将绝缘膜224f、氧化物半导体膜230f、导电膜242f及绝缘膜271f加工为岛状，形成绝缘体224、氧化物半导体230、导电体242a及绝缘体271a（参照图27a至图27d）。

382、上述加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适合于微型加工。此外，绝缘膜224f、氧化物半导体膜230f、导电膜242f及绝缘膜271f的加工分别也可以在不同条件下进行。

383、在此，优选将绝缘体224、氧化物半导体230、导电体242a及绝缘体271a一次性地加工为岛状。此时，导电体242a的侧端部优选与氧化物半导体230的侧端部对齐或大致对齐。再者，绝缘体224的侧端部优选与氧化物半导体230的侧端部对齐或大致对齐。另外，绝缘体271a的侧端部优选与导电体242a的侧端部对齐或大致对齐。通过采用上述结构，可以减少根据本发明的一个方式的半导体装置的工序数。由此，可以提供一种生产率良好的半导体装置的制造方法。

384、另外，绝缘体224、氧化物半导体230、导电体242a及绝缘体271a以其至少一部分与导电体205重叠的方式形成。此外，在不与绝缘体224、氧化物半导体230、导电体242a及绝缘体271a重叠的区域中，绝缘体222露出。但是，不局限于此，也可以采用在不与氧化物半导体230重叠的区域中绝缘体224残留在绝缘体222上的结构。在此情况下，如图11a至图11d的晶体管200那样，绝缘体224呈部分地形成有开口的形状而不呈岛状。

385、如图27b至图27d所示，绝缘体224、氧化物半导体230、导电体242a及绝缘体271a的侧面形状也可以为锥形形状。绝缘体224、氧化物半导体230、导电体242a及绝缘体271a的侧面的锥角例如也可以为60°以上且小于90°。如此，在侧面呈锥形形状时，在后面工序中，绝缘体275等的覆盖性得到提高，可以降低空洞等缺陷。

386、另外，不局限于此，也可以采用绝缘体224、氧化物半导体230、导电体242a及绝缘体271a的侧面垂直于或大致垂直于绝缘体222的顶面的结构。通过采用这种结构，在设置多个晶体管时可以实现小面积化、高密度化。

387、注意，在微影技术中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，通过该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，可以使用krf受激准分子激光、arf受激准分子激光、euv（extreme ultraviolet：极紫外）光等对抗蚀剂进行曝光来形成抗蚀剂掩模。此外，也可以利用在衬底和投影透镜之间填满液体（例如，水）的状态下进行曝光的液浸技术。此外，也可以使用电子束或离子束代替上述光。此外，在使用电子束或离子束的情况下，有时可以不使用光掩模。

388、加工后不需要的抗蚀剂掩模可以通过进行利用氧等离子体的灰化（以下，有时被称为氧等离子体处理）等干蚀刻处理、进行湿蚀刻处理、干蚀刻处理后进行湿蚀刻处理或者湿蚀刻处理后进行干蚀刻处理来去除。

389、再者，也可以在抗蚀剂掩模下使用由绝缘体或导电体构成的硬掩模。当使用硬掩模时，可以在绝缘膜271f上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。例如，作为硬掩模材料也可以使用钨。绝缘膜271f等的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。也可以在氧化物半导体膜230f等的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，并不需要去除硬掩模。

390、另外，也可以在被加工物和抗蚀剂掩模之间沉积soc（spin on carbon：旋涂碳）膜及sog（spin on glass：旋涂玻璃）膜。通过将soc膜及sog膜用作掩模，可以提高被加工物与抗蚀剂掩模的密接性而提高掩模图案的耐久性。例如，可以在被加工物上依次沉积soc膜、sog膜以及抗蚀剂掩模来执行微影技术。

391、作为用于干蚀刻处理的蚀刻气体，可以使用包含卤素的蚀刻气体，具体而言，可以使用包含氟、氯和溴中的一个或多个的蚀刻气体。作为蚀刻气体，例如可以使用c4f6气体、c5f6气体、c4f8气体、cf4气体、sf6气体、chf3气体、ch2f2气体、cl2气体、bcl3气体、sicl4气体和bbr3气体等中的一种或两种以上的混合气体。另外，可以对上述蚀刻气体适当地添加氧气体、碳酸气体、氮气体、氦气体、氩气体、氢气体或烃气体等。另外，根据干蚀刻处理的被处理物，也可以使用不包含卤素气体而包含烃气体或氢气体的气体作为蚀刻气体。作为用于蚀刻气体的烃，可以使用甲烷（ch4）、乙烷（c2h6）、丙烷（c3h8）、丁烷（c4h10）、乙烯（c2h4）、丙烯（c3h6）、乙炔（c2h2）及丙炔（c3h4）中的一个或多个。可以根据蚀刻对象适当地设定蚀刻条件。

392、另外，作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合等离子体（ccp：capacitively coupled plasma）蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一个施加高频电压的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频电压的结构。此外，也可以采用对平行平板型电极施加多个不同的高频电压的结构。将这种ccp蚀刻装置称为双频容性耦合等离子体（df-ccp：dual frequency capacitively coupled plasma）蚀刻装置。在df-ccp蚀刻装置中，对平行平板型电极的各个施加频率不同的高频电压即可。或者，也可以采用对平行平板型电极中的一个电极施加不同的多个高频电压的结构。或者，可以使用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用电感耦合等离子体（icp：inductively coupled plasma）蚀刻装置等。可以根据蚀刻对象适当地设定蚀刻装置。注意，在上述干蚀刻装置中，通过对衬底一侧的电极施加高频电压产生自偏置电位，可以进行反应离子蚀刻。在反应离子蚀刻中，通过使等离子体中的离子种加速而碰撞到被加工物来进行蚀刻，所以可以进行各向异性高的蚀刻处理。

393、另外，在上述蚀刻工序中，也可以将绝缘体271a用作保护导电体242a的蚀刻停止层。例如，当上述蚀刻工序中在绝缘体271a上形成金属硬掩模时，在去除该硬掩模的情况下，有时不容易获得与导电体242a的蚀刻选择比。然而，通过在导电体242a上形成绝缘体271a，在去除硬掩模的蚀刻处理中，可以将绝缘体271a用作保护导电体242a的蚀刻停止层。由此，可以防止在导电体242a的侧面与顶面之间形成弯曲面，所以如图3d所示后面形成的导电体242a及导电体242b的侧面与顶面交叉的端部有棱角。当导电体242a的侧面和顶面相交的端部有棱角时，与该端部具有曲面的情况相比，导电体242a的截面积增大。再者，通过作为绝缘体271a使用不容易使金属氧化的氮化物绝缘体，可以防止导电体242a被过度氧化。由此，导电体242a及导电体242b的电阻降低，所以可以提高晶体管的通态电流。

394、另外，通过将绝缘体224加工为岛状，在后述的工序中可以以接触于绝缘体224的侧面及绝缘体222的顶面的方式设置绝缘体275。就是说，可以由绝缘体275使绝缘体224与绝缘体280隔开。通过具有这种结构，可以防止过多的氧及氢等杂质从绝缘体280经过绝缘体224混入到氧化物半导体230。

395、接着，以覆盖绝缘体224、氧化物半导体230、导电体242a及绝缘体271a的方式沉积绝缘体275，并且在绝缘体275上沉积绝缘体280（参照图28a至图28d）。作为绝缘体275及绝缘体280，可以使用上述绝缘材料。

396、在此，绝缘体275优选与绝缘体222的顶面接触。

397、作为绝缘体280，优选通过形成将成为绝缘体280的绝缘膜而对该绝缘膜进行cmp处理，形成其顶面平坦的绝缘体。此外，也可以在绝缘体280上例如通过溅射法沉积氮化硅，直到到达绝缘体280为止对该氮化硅进行cmp处理。

398、绝缘体275及绝缘体280各自例如可以利用溅射法、cvd法、mbe法、pld法或ald法沉积。

399、绝缘体275优选使用抑制氧透过的功能的绝缘体。例如，作为绝缘体275优选利用peald法沉积氮化硅。或者，作为绝缘体275也可以利用溅射法沉积氧化铝且在其上利用peald法沉积氮化硅。在绝缘体275具有上述结构时，可以提高抑制水、氢等杂质及氧的扩散的功能。

400、如此，可以由具有抑制氧扩散的功能的绝缘体275覆盖氧化物半导体230及导电体242a。由此，可以抑制在后面工序中氧从绝缘体280等直接扩散到氧化物半导体230及导电体242a中。

401、另外，作为绝缘体280优选利用溅射法沉积氧化硅。通过在含氧气氛下利用溅射法沉积将成为绝缘体280的绝缘膜，可以形成包含过剩氧的绝缘体280。通过利用不需要将包含氢的分子用于沉积气体的溅射法，可以降低绝缘体280中的氢浓度。此外，在沉积该绝缘膜之前也可以进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地沉积该绝缘膜。通过进行这种处理，可以去除吸附到绝缘体275的表面等的水分及氢。该加热处理可以采用上述加热处理的条件。

402、接着，利用微影技术对导电体242a、绝缘体271a、绝缘体275及绝缘体280进行加工来形成到达氧化物半导体230及绝缘体222的开口（参照图29a至图29d）。在此，导电体242a被分割而形成导电体242a和导电体242b，绝缘体271a被分割而形成绝缘体271a和绝缘体271b。形成在绝缘体280及绝缘体275中的开口与氧化物半导体230及导电体205重叠。

403、微影技术可以适当地利用上述方法。为了微细地加工上述绝缘体280的开口，优选采用利用euv光等波长短的光或电子束的微影技术。例如，使用图30a1至图30d2所示的方法在绝缘体280中形成开口，形成导电体242a及导电体242b即可。

404、首先，在绝缘体280上沉积涂敷膜277，并且还沉积涂敷膜278（参照图30a1及图30a2）。涂敷膜277及涂敷膜278也可以具有提高后述的抗蚀剂掩模与绝缘体280的密接性的功能。涂敷膜277及涂敷膜278的沉积例如可以利用旋涂法等。作为涂敷膜277及涂敷膜278，使用非感光性有机树脂即可。

405、在此，涂敷膜278在加工涂敷膜277的蚀刻处理中被用作掩模。因此，在涂敷膜277的蚀刻条件下，涂敷膜278的蚀刻速度优选小于涂敷膜277的蚀刻速度。例如，涂敷膜277为包含碳的膜，涂敷膜278为包含硅及碳的膜即可。在本实施方式中，作为涂敷膜277沉积soc膜，作为涂敷膜278沉积sog膜。

406、注意，涂敷膜277及涂敷膜278在涂敷时包含醇等有机溶剂，但是在后面的工序中或半导体装置的完成时有时包含的有机物减少或去除。另外，涂敷膜根据需要设置即可，可以设置单层的涂敷膜，或者在仅使用后述抗蚀剂掩模就足够时也可以不设置涂敷膜。

407、接着，利用微影技术在涂敷膜278上形成具有开口的抗蚀剂掩模279（参照图30a1及图30a2）。抗蚀剂掩模279例如可以使用krf受激准分子激光、arf受激准分子激光、euv（extreme ultraviolet：极紫外）光等对抗蚀剂进行曝光来形成。此外，也可以利用在衬底和投影透镜之间填满液体（例如，水）的状态下进行曝光的液浸技术。此外，也可以使用电子束或离子束代替上述光。此外，在使用电子束或离子束的情况下，有时可以不使用光掩模。

408、下面，在根据图30b1至图30d2的工序中，优选利用干蚀刻法对被加工物进行加工。在干蚀刻法中可以进行各向异性蚀刻，因此干蚀刻法在形成纵横比高的开口的情况下很合适。当进行各向异性蚀刻时，例如优选进行反应离子蚀刻。注意，干蚀刻法条件及干蚀刻装置可以参照上述记载。注意，根据图30b1至图30d2的工序优选以不暴露于大气的方式连续进行。例如，使用多室方式的蚀刻装置以不暴露于大气的方式连续地进行即可。

409、首先，使用抗蚀剂掩模279对涂敷膜278进行加工来形成具有开口的涂敷膜278。例如，在将sog膜用于涂敷膜278的情况下，可以使用df-ccp蚀刻装置并使用cf4作为蚀刻气体进行蚀刻处理。

410、接着，将涂敷膜278用作掩模对涂敷膜277进行加工，形成具有开口的涂敷膜277（参照图30b1及图30b2）。例如，在将soc膜用于涂敷膜277的情况下，可以使用df-ccp蚀刻装置并使用h2和n2作为蚀刻气体进行蚀刻处理。在此，由于作为涂敷膜278使用sog膜，所以可以防止在涂敷膜277的蚀刻工序中涂敷膜278消失。

411、另外，优选在涂敷膜277的加工中同时去除抗蚀剂掩模279。由于作为涂敷膜277使用soc膜，所以可以容易去除抗蚀剂掩模279。另外，在形成涂敷膜277之后残留有抗蚀剂掩模279时，优选去除抗蚀剂掩模279。

412、接着，将涂敷膜277用作掩模对绝缘体280进行加工来形成具有开口的绝缘体280。例如，在将氧化硅膜用于绝缘体280的情况下，可以使用df-ccp蚀刻装置并使用c4f8、c4f6、o2及ar作为蚀刻气体进行蚀刻处理。

413、再者，将涂敷膜277用作掩模对绝缘体275、绝缘体271a进行加工，形成具有开口的绝缘体275、绝缘体271a及绝缘体271b（参照图30c1及图30c2）。例如，在将氧化硅膜及氮化硅膜用于绝缘体275及绝缘体271a时，可以使用df-ccp蚀刻装置并使用ch2f2、o2及ar作为蚀刻气体进行蚀刻处理。此时，可以将导电体242a及绝缘体222用作蚀刻停止层。此外，优选在加工绝缘体275及绝缘体271a的同时去除涂敷膜278。

414、优选在形成绝缘体271a及绝缘体271b之后进行使用氧等离子体的灰化等干蚀刻处理来去除涂敷膜277。但是，不局限于此，也可以在形成导电体242a及导电体242b之后去除涂敷膜277。

415、接着，优选将绝缘体280用作掩模去除导电体242a的表面氧化膜。例如，在将氮化钽膜用于导电体242a时，可以使用icp蚀刻装置并使用bcl3及cl2作为蚀刻气体进行蚀刻处理。

416、再者，将绝缘体280用作掩模对导电体242a进行加工，来形成导电体242a及导电体242b（参照图30d1及图30d2）。例如，在将氮化钽膜用于导电体242a时，可以使用icp蚀刻装置并使用cl2及ar作为蚀刻气体进行蚀刻处理。此时，可以将氧化物半导体230及绝缘体222用作蚀刻停止层。此时，如图30d2所示，在晶体管200的沟道宽度方向上剖视时，有时在氧化物半导体230的侧面与氧化物半导体230的顶面之间具有弯曲面。就是说，有时该侧面的端部和该顶面的端部呈圆形。

417、有时在氧化物半导体230的从导电体242a及导电体242b露出的部分形成凹部。换言之，在氧化物半导体230的顶面，夹在导电体242a和导电体242b之间的区域的高度有时比与导电体242a重叠的区域以及与导电体242b重叠的区域小。

418、通过上述步骤，可以在绝缘体275及绝缘体280中形成开口且形成绝缘体271a、绝缘体271b、导电体242a及导电体242b。

419、注意，如图16a至图16d等所示，在导电体242a及导电体242b具有两层结构并设置绝缘体255的情况下，可以进行如下工序。此时，导电体242a具有成为导电体242a1及导电体242b1的导电体和成为导电体242a2及导电体242b2的导电体的叠层结构。在图30d1及图30d2所示的工序中，在形成导电体242a2及导电体242b2时停止蚀刻处理，使成为导电体242a1及导电体242b1的导电体露出。接着，沉积成为绝缘体255的绝缘膜，利用各向异性蚀刻去除该绝缘膜的一部分。由此，可以形成与导电体242a2及导电体242b2的侧面接触的侧壁状的绝缘体255。此外，此时，如图17c等所示，通过微影技术形成绝缘体255，可以形成在下部具有突出部的形状的绝缘体255。然后，通过去除成为导电体242a1及导电体242b1的导电体的从绝缘体255露出的部分，可以在绝缘体255、导电体242a2及导电体242b2下形成导电体242a1及导电体242b1。

420、在加工上述导电体242a后，也可以进行利用氧等离子体的灰化处理。通过进行这样的氧等离子体处理，可以去除在上述蚀刻处理中产生而扩散到氧化物半导体230等的杂质。作为该杂质，可以举出起因于上述蚀刻处理的被加工物中的成分的杂质以及起因于在蚀刻中使用的气体等中的成分的杂质。例如，可以举出氯、氟、钽、硅、铪等。通过如此去除附着于氧化物半导体230的杂质，可以提高晶体管的电特性及可靠性。

421、另外，导电体242a的加工及氧等离子体处理可以以不暴露于大气的方式连续地进行。例如，使用多室方式的蚀刻装置以不暴露于大气的方式连续地进行即可。

422、优选的是，为了去除在上述蚀刻工序中附着于氧化物半导体230表面的杂质等，进行洗涤处理。作为洗涤方法，有使用洗涤液等的湿式洗涤（也可以称为湿蚀刻处理）、使用等离子体的等离子体处理、使用热处理的洗涤等，也可以适当地组合上述洗涤。注意，通过进行该洗涤处理有时上述凹部变深。

423、湿式洗涤也可以使用用碳酸水或纯水稀释草酸、磷酸和氢氟酸中的一个或多个而成的水溶液进行。此外，湿式洗涤也可以使用用碳酸水或纯水稀释氨水而成的水溶液进行。此外，湿式洗涤也可以使用纯水或碳酸水等进行。或者，也可以使用上述水溶液、纯水或碳酸水进行超声波洗涤。此外，也可以适当地组合上述洗涤。

424、注意，在本说明书等中，有时将用纯水稀释氢氟酸的水溶液称为稀氢氟酸且将用纯水稀释氨水的水溶液称为稀氨水。此外，该水溶液的浓度、温度等根据要去除的杂质、被洗涤的半导体装置的结构等适当地调整。稀氨水的氨浓度优选设定为0.01%以上且5%以下，更优选设定为0.1%以上且0.5%以下。此外，稀氢氟酸的氟化氢浓度优选设定为0.01ppm以上且100ppm以下，更优选设定为0.1ppm以上且10ppm以下。

425、此外，作为超声波洗涤优选使用200khz以上的频率，更优选使用900khz以上的频率。通过使用该频率，可以降低对氧化物半导体230等造成的损伤。

426、此外，可以多次进行上述洗涤处理，也可以按每个洗涤处理改变洗涤液。例如，作为第一洗涤处理也可以进行使用稀氢氟酸或稀氨水的处理，作为第二洗涤处理也可以进行使用纯水或碳酸水的处理。

427、作为上述洗涤处理，在本实施方式中，使用碳酸水进行湿式洗涤。通过进行这种洗涤处理，可以去除附着于氧化物半导体230等的表面或者扩散到其内部的杂质。并且，也可以去除在上述蚀刻处理中受到损伤的氧化物半导体230的表层。

428、优选在上述蚀刻后或上述洗涤后进行加热处理。加热处理的温度为100℃以上且650℃以下，优选为250℃以上且600℃以下，更优选为300℃以上且550℃以下，进一步优选为350℃以上且400℃以下。加热处理在氮气体或非活性气体或者包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行。例如，优选在含氧气氛下进行该加热处理，优选以氮气体与氧气体的流量比为4：1且350℃的温度进行1小时的处理。由此，对氧化物半导体230供应氧，从而可以减少氧空位。此外，通过进行上述热处理，可以提高氧化物半导体230的结晶性。再者，当氧化物半导体230中残留的氢与被供给的氧起反应时可以将该氢以h2o的形态去除（脱水化）。由此，可以抑制残留在氧化物半导体230中的氢与氧空位再结合而形成voh。由此，可以提高设置有氧化物半导体230的晶体管的电特性而提高可靠性。另外，可以抑制形成在同一衬底上的多个晶体管的电特性不均匀。另外，上述加热处理也可以在减压状态下进行。或者，也可以在氧气氛下进行加热处理，然后以不暴露于大气的方式在氮气氛下连续地进行加热处理。此外，上述加热处理可以兼作氧化物半导体膜230f的沉积后的加热处理。因此，有时通过上述加热处理氧化物半导体230的结晶区域生长。

429、在此，如图16a至图16d等所示，当采用导电体242a及导电体242b都具有叠层结构时，以与导电体242a2的侧面及导电体242b2的侧面接触的方式设置包括不容易氧化的无机绝缘体的绝缘体255。由此，即使导电体242a2、导电体242b2使用比较容易被氧化的钨膜等，也可以防止因上述加热处理而导致导电体242a2、导电体242b2被过度氧化。

430、注意，当在导电体242a及导电体242b与氧化物半导体230接触的状态下进行加热处理时，氧化物半导体230中的与导电体242a重叠的区域及与导电体242b重叠的区域的薄层电阻有时降低。另外，有时载流子浓度增加。因此，可以使氧化物半导体230中的与导电体242a重叠的区域及与导电体242b重叠的区域自对准地低电阻化。

431、例如，如图4a所示，即使氧化物半导体230具有叠层结构且作为氧化物半导体230c使用导电性较低的金属氧化物或带隙较大的金属氧化物，也可以如上所述地降低氧化物半导体230中的与导电体242a重叠的区域及与导电体242b重叠的区域的电阻。由此，可以在氧化物半导体230c中形成源极区域及漏极区域。

432、接着，以覆盖形成在绝缘体280等中的开口的方式沉积将成为绝缘体250的绝缘膜250f（参照图31a至图31d）。在此，绝缘膜250f沿着绝缘体280及绝缘体275的开口沉积。绝缘膜250f与绝缘体280、导电体242a、导电体242b、绝缘体222、绝缘体224及氧化物半导体230接触。

433、绝缘膜250f可以利用溅射法、cvd法、mbe法、pld法或ald法沉积。例如，绝缘膜250f优选利用ald法沉积。绝缘膜250f优选形成得薄，需要将厚度不均匀抑制为小。对此，ald法是交替地导入前驱物及反应物（例如，氧化剂等）的沉积方法，可以根据反复该循环的次数而调整厚度，所以可以精密地调整厚度。另外，绝缘膜250f需要以高覆盖性沉积在上述开口的底面及侧面。通过利用ald法可以在上述开口的底面及侧面上沉积每一层的原子层，由此可以在该开口中以高覆盖性形成绝缘膜250f。

434、另外，当利用ald法沉积绝缘膜250f时，作为氧化剂可以使用臭氧（o3）、氧（o2）、水（h2o）等。通过使用不包含氢的臭氧（o3）、氧（o2）等作为氧化剂，可以减少扩散到氧化物半导体230的氢。

435、如图4b等所示，绝缘体250可以具有叠层结构。下面，对绝缘体250与图4b同样地具有绝缘体250a、绝缘体250b、绝缘体250d和绝缘体250c的四层结构时的绝缘膜250f的沉积方法进行说明。

436、首先，以覆盖形成于绝缘体280等中的开口的方式沉积将成为绝缘体250a的膜，并且在将成为绝缘体250a的膜上沉积将成为绝缘体250b的膜。在本实施方式中，作为将成为绝缘体250a的膜利用热ald法沉积氧化铝，作为将成为绝缘体250b的膜利用peald法沉积氧化硅。

437、接着，优选在包含氧的气氛下进行微波处理（也称为微波等离子体处理或微波激发高密度等离子体处理）。在此，微波处理例如是指使用包括用微波产生高密度等离子体的电源的装置的处理。另外，在本说明书等中，微波是指具有300mhz以上且300ghz以下的频率的电磁波。

438、微波处理例如优选使用包括用微波产生高密度等离子体的电源的微波处理装置。在此，将微波处理装置的频率优选设定为300mhz以上且300ghz以下，更优选为2.4ghz以上且2.5ghz以下，例如可以为2.45ghz。通过使用高密度等离子体，可以生成高密度的氧自由基。另外，微波处理装置的施加微波的电源的功率优选为1000w以上且10000w以下，更优选为2000w以上且5000w以下。此外，微波处理装置也可以包括对衬底一侧施加rf的电源。此外，通过对衬底一侧施加rf，可以将由高密度等离子体生成的氧离子高效地导入到氧化物半导体230中。

439、此外，上述微波处理优选在减压下进行，压力优选为10pa以上且1000pa以下，更优选为300pa以上且700pa以下。此外，处理温度优选为750℃以下，更优选为500℃以下，例如可以为250℃左右。此外，也可以在进行氧等离子体处理之后以不暴露于外部空气的方式连续进行加热处理。加热处理的温度例如优选为100℃以上且750℃以下，更优选为300℃以上且500℃以下。

440、另外，例如，上述微波处理可以使用氧气体及氩气体进行。在此，氧流量比（o2/（o2+ar））大于0%且为100%以下。优选的是，氧流量比（o2/（o2+ar））大于0%且为50%以下。更优选的是，氧流量比（o2/（o2+ar））为10%以上且40%以下。进一步优选的是，氧流量比（o2/（o2+ar））为10%以上且30%以下。如此，通过在含氧气氛下进行微波处理，可以降低氧化物半导体230的从开口露出的区域的载流子浓度。另外，通过在微波处理中防止对处理室导入过多的氧，可以防止在氧化物半导体230中载流子浓度过度地降低。

441、通过在含氧气氛下进行微波处理，可以使用微波或rf等高频使氧气体等离子体化而使该氧等离子体作用于氧化物半导体230的导电体242a与导电体242b间的区域。通过等离子体、微波等的作用，可以使该区域的voh分开为氧空位和氢，从该区域去除氢。在此，在采用图4b等所示的结构的情况下，作为将成为绝缘体250a的膜，优选使用具有俘获氢或固定氢的功能的绝缘膜（例如，氧化铝等）。通过采用上述结构，可以使将成为绝缘体250a的膜俘获或固定因微波处理而产生的氢。如此，可以减少包含在沟道形成区域中的voh。由此，可以减少沟道形成区域中的氧空位及voh而降低载流子浓度。此外，通过对形成在沟道形成区域中的氧空位供应在上述氧等离子体中产生的氧自由基，可以进一步降低沟道形成区域中的氧空位，由此可以降低载流子浓度。

442、作为注入到沟道形成区域中的氧，有氧原子、氧分子、氧离子及氧自由基（也称为o自由基，包含不成对电子的原子、分子或者离子）等各种形态。注入到沟道形成区域中的氧可以为上述形态中的一个或多个，尤其优选为氧自由基。另外，由于可以提高绝缘体250的膜品质，晶体管的可靠性得到提高。

443、另一方面，氧化物半导体230中具有与导电体242a及导电体242b中任一个重叠的区域。该区域可以被用作源极区域或漏极区域。在此，导电体242a及导电体242b优选被用作在含氧气氛下进行微波处理时保护免受微波、rf等高频或氧等离子体等的作用的遮蔽膜。由此，导电体242a及导电体242b优选具有遮蔽300mhz以上且300ghz以下、例如2.4ghz以上且2.5ghz以下的电磁波的功能。

444、导电体242a及导电体242b遮蔽微波或rf等高频、氧等离子体等的作用，所以不作用于氧化物半导体230的与导电体242a及导电体242b中任一个重叠的区域。由此，通过微波处理在源极区域及漏极区域中不发生voh的下降及过多的氧的供应，所以可以防止载流子浓度的降低。

445、如上所述，可以在氧化物半导体的沟道形成区域中选择性地去除氧空位及voh而使沟道形成区域成为i型或实质上i型。并且，可以抑制用作源极区域或漏极区域的区域被供应过多的氧而保持进行微波处理之前的导电性（低电阻区域的状态）。由此，可以抑制晶体管的电特性变动而抑制在衬底面内晶体管的电特性不均匀。

446、此外，通过进行微波处理而对将成为绝缘体250a的膜及将成为绝缘体250b的膜的膜质进行改性，可以抑制氢、水、杂质等的扩散。由此，可以抑制因将成为导电体260的导电膜的沉积等的后工序或热处理等的后处理而氢、水、杂质等经过绝缘体250扩散到氧化物半导体230等。如此，通过提高绝缘体250的膜品质，可以提高晶体管的可靠性。

447、接着，在将成为绝缘体250b的膜上沉积将成为绝缘体250d的膜。在本实施方式中，作为将成为绝缘体250d的膜，利用热ald法沉积氧化铪。此外，作为将成为绝缘体250d的膜，也可以利用热ald法沉积铪锆氧化物。另外，也可以在沉积将成为绝缘体250d的膜之后再次进行微波处理。

448、接着，在将成为绝缘体250d的膜上沉积将成为绝缘体250c的膜。在本实施方式中，作为将成为绝缘体250c的膜，利用peald法沉积氮化硅。如此，可以形成包括将成为绝缘体250a的膜至将成为绝缘体250d的膜的绝缘膜250f。

449、注意，在上述结构中，示出在沉积将成为绝缘体250b的膜之后以及在沉积将成为绝缘体250d的膜之后进行微波处理的例子，但是本发明不局限于此。也可以在进行到将成为绝缘体250c的膜的沉积之后进行微波处理。或者，也可以在沉积将成为绝缘体250a的膜之前进行微波处理。此外，也可以进行微波处理三次以上。此外，上述微波处理有时可以兼作实施方式2所示的加热处理。因此，有时通过上述微波处理而氧化物半导体230的结晶区域生长。

450、另外，也可以在进行微波处理之后保持减压状态进行加热处理。通过进行这种处理，可以高效地去除该绝缘膜中、氧化物半导体230中的氢。此外，也可以多次反复在进行微波处理之后保持减压状态进行加热处理的步骤。通过反复进行加热处理，可以进一步高效地去除该绝缘膜中、氧化物半导体230中的氢。注意，加热处理温度优选为300℃以上且500℃以下。此外，上述加热处理可以兼作实施方式2所示的加热处理。因此，有时通过上述加热处理氧化物半导体230的结晶区域生长。

451、接着，沉积将成为导电体260的导电膜260f（参照图31a至图31d）。导电膜260f可以使用上述导电材料并利用溅射法、cvd法、mbe法、pld法、电镀法或ald法沉积。例如，可以利用cvd法层叠沉积氮化钛膜及钨膜。如图4a所示，导电体260可以具有用氮化钛的导电体260a和用钨的导电体260b的叠层结构。另外，也可以在加热衬底的同时沉积导电膜260f。衬底加热可以兼作实施方式2所示的加热处理。因此，有时通过上述衬底加热而氧化物半导体230的结晶区域生长。

452、接着，利用cmp处理直到绝缘体280露出为止对绝缘膜250f、导电膜260f进行抛光。也就是说，去除绝缘膜250f、导电膜260f的从上述开口露出的一部分。由此，在与导电体205重叠的开口中形成绝缘体250及导电体260（导电体260a及导电体260b）（参照图32a至图32d）。

453、由此，绝缘体250以在上述开口中与导电体242a、导电体242b、氧化物半导体230、绝缘体224及绝缘体222接触的方式设置。另外，导电体260以隔着绝缘体250嵌入上述开口中的方式配置。由此形成晶体管200。

454、接着，在绝缘体250、导电体260及绝缘体280上沉积绝缘体282（参照图33a至图33d）。绝缘体282例如可以利用溅射法、cvd法、mbe法、pld法或ald法沉积。绝缘体282优选利用溅射法沉积。通过利用不需要将包含氢的分子用于沉积气体的溅射法，可以降低绝缘体282中的氢浓度。

455、此外，如图4a所示，绝缘体282优选具有绝缘体282a和绝缘体282b的叠层结构。在此，绝缘体282a优选利用ald法沉积，绝缘体282b优选利用溅射法沉积。

456、在本实施方式中，作为绝缘体282a利用热ald法沉积氧化铝即可。在此，绝缘体282a的厚度为1nm以上且20nm以下，优选为3nm以上且10nm以下即可。

457、通过利用ald法沉积绝缘体282a，可以在不给被形成面带来过度的损伤的情况下沉积绝缘体282a。因此，可以防止绝缘体250的上端部及导电体260的顶面受到过度的损伤，所以可以提高晶体管200的电特性及可靠性。

458、此外，通过利用ald法沉积绝缘体282a，可以在不对绝缘体280添加氧的状态下沉积绝缘体282a。由此，可以防止对绝缘体280添加过多的氧。因此，可以提高晶体管200的电特性及可靠性。

459、在本实施方式中，作为绝缘体282b利用溅射法沉积氧化铝即可。通过利用不需要将包含氢的分子用于沉积气体的溅射法，可以降低绝缘体282中的氢浓度。

460、在此，通过利用溅射法在含氧气氛下沉积绝缘体282b，可以在进行沉积的同时对绝缘体280添加氧。由此，可以使绝缘体280包含过剩氧。此时，优选在加热衬底的同时沉积绝缘体282b。在此，由于在绝缘体282a上沉积绝缘体282b，经过绝缘体282a添加氧，因此可以控制注入到绝缘体280的氧量。在绝缘体282a的厚度较大时，上述氧添加容易被阻碍而注入到绝缘体280的氧量减少。在绝缘体282a的厚度较小时，上述氧添加不容易被阻碍而注入到绝缘体280的氧量增加。例如，通过将绝缘体282a的厚度设定为上述范围内，可以对氧化物半导体230供应充分量的氧，并且可以防止过多的氧供应到氧化物半导体230。由此，可以实现晶体管200的电特性及可靠性的提高。另外，在沉积上述绝缘体282b时，不仅可以对绝缘体280添加氧而且可以对绝缘体250的上端部添加氧。

461、此外，通过在绝缘体282a上沉积绝缘体282b，可以保护绝缘体250的上端部及导电体260的顶面免受绝缘体282b的溅射沉积所产生的离子碰撞的冲击。

462、在包含氧气体的气氛下使用铝靶材沉积氧化铝。根据通过溅射法对衬底施加的偏压功率的大小，可以控制注入到绝缘体280的氧量。例如，偏压功率越小注入到绝缘体280的氧量就越少，即使绝缘体282b的厚度较小该氧量也容易饱和。另外，偏压功率越大注入到绝缘体280的氧量就越多。通过降低偏压功率，可以抑制注入到绝缘体280的氧量。注意，在使用rf电源施加衬底偏压的情况下，rf的频率优选为10mhz以上。典型的是13.56mhz。rf的频率越高，越可以减少对衬底造成的损伤。

463、此外，在沉积绝缘体282b之前也可以进行加热处理。该热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地沉积绝缘体282b。通过进行这种处理，可以由绝缘体282a俘获或固定吸附到绝缘体280的表面的水分及氢，而且减少绝缘体280中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，将加热处理的温度设定为250℃。

464、此外，通过进行上述那样的加热处理，如图8所示，可以将氧从绝缘体224经过绝缘体250扩散到氧化物半导体230。注意，给氧化物半导体230供应氧的加热处理可以在沉积绝缘体250之后适当地进行。

465、在此，即使绝缘体224与氧化物半导体230之间设置有氧透过性低的层227，通过经过绝缘体250也可以将绝缘体224所包含的过剩氧供应到氧化物半导体230。此外，通过经过绝缘体250供应氧，可以对氧化物半导体230的沟道形成区域及其附近选择性地供应氧。因此，可以防止氧化物半导体230的源极区域及漏极区域被过度氧化，所以源极区域或漏极区域的载流子浓度下降而可以防止晶体管200的通态电流及场效应迁移率下降。

466、此外，在通过将氧透过性高的氧化铟用于氧化物半导体230而氧化物半导体230的氧空位充分下降时，可以将过剩氧从氧化物半导体230扩散。由此，可以抑制氧化物半导体230包含过剩量的氧，所以可以防止晶体管200的阈值电压变得过大。因此，可以实现包含氧化物半导体230的晶体管200的电特性及可靠性的提高。

467、接着，在绝缘体282上形成绝缘体283（参照图33a至图33d）。绝缘体283例如可以利用溅射法、cvd法、mbe法、pld法或ald法沉积。绝缘体283优选利用溅射法沉积。通过利用不需要将包含氢的分子用于沉积气体的溅射法，可以降低绝缘体283中的氢浓度。在本实施方式中，作为绝缘体283利用溅射法沉积氮化硅。

468、在本实施方式中，作为绝缘体283利用溅射法沉积氮化硅，作为绝缘体282利用热ald法及溅射法沉积氧化铝。如此，通过作为绝缘体283使用具有抑制氢扩散的功能的氮化硅，可以抑制氢从晶体管200的上层扩散。并且，通过作为绝缘体282使用具有俘获或固定氢的功能的氧化铝，可以由绝缘体282俘获或固定包含在绝缘体280等中的氢。由此，可以降低氧化物半导体230及其附近的氢浓度。

469、接着，在绝缘体283上形成绝缘体285（参照图33a至图33d）。绝缘体285例如可以利用溅射法、cvd法、mbe法、pld法或ald法沉积。绝缘体285优选利用溅射法沉积。通过利用不需要将包含氢的分子用于沉积气体的溅射法，可以降低绝缘体285中的氢浓度。在本实施方式中，作为绝缘体285利用溅射法沉积氧化硅。

470、在此，优选以不暴露于大气环境的方式利用溅射法连续地沉积绝缘体282、绝缘体283及绝缘体285。通过以不暴露于大气的方式进行沉积，由于可以防止来自大气环境的杂质或水分附着于绝缘体282、绝缘体283及绝缘体285上，所以可以保持绝缘体282与绝缘体283的界面附近以及绝缘体283与绝缘体285的界面附近的清洁。

471、接着，在绝缘体271a、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中形成到达导电体242a的开口，在绝缘体271b、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中形成到达导电体242b的开口。该开口的形成可以利用微影技术进行。在形成该开口时，优选利用干蚀刻法对被加工物进行加工。在干蚀刻法中可以进行各向异性蚀刻，因此干蚀刻法在形成纵横比高的开口的情况下很合适。当进行各向异性蚀刻时，例如优选进行反应离子蚀刻。注意，干蚀刻法条件及干蚀刻装置可以参照上述记载。另外，俯视时的该开口的形状可以为圆形、椭圆等近似圆形形状、四角形等多角形形状、四角形等多角形的角部具有弧形的形状等。

472、接着，在形成上述开口之后进行加热处理。加热处理的温度可以为100℃以上且600℃以下，优选为250℃以上且550℃以下，更优选为350℃以上且450℃以下。加热处理优选在氮气体或非活性气体气氛下进行。另外，因为该加热处理在导电体242a及导电体242b露出的状态下进行，所以优选在不包含氧化性气体及氧气体的气氛下进行。例如，优选在氮气体气氛下以400℃的温度进行1小时的加热处理。另外，上述加热处理也可以在减压状态下进行。通过上述加热处理，可以将包含在绝缘体280中的氧经过绝缘体250供应给氧化物半导体230。由此，可以减少氧化物半导体230的沟道形成区域的氧空位。此外，上述加热处理可以兼作实施方式2所示的加热处理。因此，有时通过上述加热处理氧化物半导体230的结晶区域生长。

473、在此，由于在上述开口中绝缘体280的侧面露出，所以利用上述加热处理可以使绝缘体280所包含的氧向外扩散来控制绝缘体280所包含的氧量。另一方面，因为绝缘体280上设置有具有氧阻挡性的绝缘体282及绝缘体283，所以氧不从绝缘体280的顶面向外扩散。由此，可以防止过多的氧从绝缘体280向外扩散而在绝缘体280中形成氧空位。此外，氧化物半导体230、导电体242a及导电体242b被绝缘体275覆盖。由此，可以防止在上述加热处理中过多的氧从绝缘体280直接扩散到氧化物半导体230、导电体242a及导电体242b。

474、如上所述，在沉积绝缘体282b时，通过将氧经过绝缘体282a添加到绝缘体280，可以控制添加到绝缘体280的氧量。再者，当利用上述热处理使氧从绝缘体280的侧面向外扩散时，绝缘体280中的氧量可以更适当。如此，通过从氧量被调整的绝缘体280向氧化物半导体230供应氧，可以向氧化物半导体230供应适当量的氧。由此，可以减少氧化物半导体230中的氧空位并防止过多的氧供应到氧化物半导体230。因此，可以提高晶体管200的电特性及可靠性。此外，可以使绝缘体280的侧面露出的工序兼作形成嵌入导电体240a及导电体240b的开口的工序，所以可以简化半导体装置的制造工序。

475、另外，通过进行上述加热处理，包含在绝缘体280、绝缘体250及氧化物半导体230中的氢移动到绝缘体282而被绝缘体282俘获。换言之，绝缘体280、绝缘体250及氧化物半导体230中的氢扩散到绝缘体282。因此，虽然绝缘体282的氢浓度变高，但是绝缘体280、绝缘体250及氧化物半导体230的氢浓度都变低。此外，当以与绝缘体282的顶面接触的方式设置有绝缘体283时，可以防止在该加热处理中水分或氢等杂质从绝缘体283的上方进入。另外，通过进行加热处理，包含在绝缘体216、绝缘体224及氧化物半导体230中的氢移动到绝缘体222而被绝缘体222俘获。换言之，绝缘体216、绝缘体224及氧化物半导体230中的氢扩散到绝缘体222。因此，虽然绝缘体222的氢浓度变高，但是绝缘体216、绝缘体224及氧化物半导体230的氢浓度都变低。在此，当以与绝缘体222的底面接触的方式设置有绝缘体221时，可以防止水分或氢等杂质因该加热处理而从绝缘体221的下方进入。

476、接着，沿着上述开口的形状沉积将成为绝缘体241a及绝缘体241b的绝缘膜。该绝缘膜可以利用溅射法、cvd法、mbe法、pld法或ald法等沉积。将成为绝缘体241a及绝缘体241b的绝缘膜由于沉积在纵横比高的开口中，所以优选利用ald法沉积。作为将成为绝缘体241a及绝缘体241b的绝缘膜，优选使用具有抑制氧透过的功能的绝缘膜。例如，优选利用peald法沉积氮化硅。氮化硅对氢具有高阻挡性，所以是优选的。

477、接着，对上述绝缘膜进行各向异性蚀刻来形成绝缘体241a、绝缘体241b。在此，绝缘体241a以覆盖导电体242a上的开口的侧壁的方式形成，绝缘体241b以覆盖导电体242b上的开口的侧壁的方式形成。作为将成为绝缘体241a及绝缘体241b的绝缘膜的各向异性蚀刻，可以利用干蚀刻法等。例如，优选进行反应离子蚀刻。通过在开口的侧壁部设置绝缘体241a及绝缘体241b，可以抑制来自外部的氧透过，并防止接下来形成的导电体240a及导电体240b的氧化。此外，可以防止包含在绝缘体280等中的水、氢等杂质扩散到导电体240a及导电体240b。注意，有时由于该各向异性蚀刻而在导电体242a、导电体242b的顶面的一部分形成凹部。

478、接着，沉积将成为导电体240a及导电体240b的导电膜。该导电膜优选具有包括具有抑制水、氢等杂质透过的功能的导电体的叠层结构。例如，可以使用氮化钽、氮化钛等与钨、钼、铜等的叠层。可以利用溅射法、cvd法、mbe法、pld法或ald法等沉积将成为导电体240a及导电体240b的导电膜。

479、接着，通过进行cmp处理，去除将成为导电体240a及导电体240b的导电膜的一部分，使绝缘体285的顶面露出。其结果是，只在开口残留该导电膜，由此可以形成其顶面平坦的导电体240a及导电体240b（参照图3a至图3d）。注意，有时由于该cmp处理而绝缘体285的顶面的一部分被去除。

480、此外，也可以在形成导电体240a及导电体240b之后再进行加热处理。该加热处理可以采用与上述加热处理同样的条件。通过进行该加热处理，可以调整对氧化物半导体230供应的氧量。由此，可以实现晶体管200的电特性及可靠性的提高。

481、通过上述步骤，可以制造图3a至图3d所示的半导体装置。

482、此外，说明在导电体242a及导电体242b下设置氧化物半导体230ca及氧化物半导体230cb的工序。作为一个例子，以下参照图34a1至图35b2说明图9a所示的半导体装置的制造工序。

483、首先，直到图28a至图28d所示的工序为止与上述同样地进行，形成至绝缘体280（参照图34a1及图34a2）。但是，在图34a1及图34a2所示的结构中，氧化物半导体230具有氧化物半导体230b和氧化物半导体230b上的氧化物半导体230c的叠层结构。氧化物半导体230c在后面工序中加工为氧化物半导体230ca及氧化物半导体230cb。此外，氧化物半导体230b与绝缘体224之间形成有层227。例如，作为氧化物半导体230b可以使用氧化铟，作为氧化物半导体230c可以使用in：ga：zn=1：1：1[原子个数比]或其附近的组成的in-ga-zn氧化物。此外，例如，作为层227可以使用in：ga：zn=1：3：2[原子个数比]或其附近的组成的in-ga-zn氧化物。

484、接着，通过与根据图29a至图29d的方法同样的方法对导电体242a、绝缘体271a、绝缘体275及绝缘体280进行加工来形成到达氧化物半导体230及绝缘体222的开口（参照图34b1及图34b2）。在此，形成绝缘体271a、绝缘体271b、导电体242a、导电体242b。此时，有时在氧化物半导体230c的从导电体242a及导电体242b露出的部分形成凹部。

485、接着，进行蚀刻处理去除氧化物半导体230c的从导电体242a及导电体242b露出的部分（参照图35a1及图35a2）。由此，可以将氧化物半导体230c分开为位于导电体242a下的氧化物半导体230ca和位于导电体242b下的氧化物半导体230cb。通过采用这种结构，可以使晶体管200的沟道仅形成在氧化物半导体230b而不形成在氧化物半导体230c。由此，可以提高晶体管200的通态电流、载流子迁移率及频率特性。上述蚀刻处理可以利用干蚀刻法或湿蚀刻法。例如，优选利用对于氧化物半导体230b的蚀刻选择比大的蚀刻剂进行湿蚀刻处理。

486、例如，在将氧化铟用于氧化物半导体230b，将in：ga：zn=1：1：1[原子个数比]的in-ga-zn氧化物用于氧化物半导体230c的情况下，可以利用湿蚀刻法选择性地蚀刻氧化物半导体230c。例如，作为蚀刻剂可以使用草酸、磷酸、硝酸、乙酸、盐酸和氟化氢酸中的一个或多个。此外，可以使用上述酸的混合溶液或上述酸与其他酸的混合溶液。例如，可以使用磷酸、氟化氢酸和硝酸的混合溶液。此外，例如，可以使用硝酸、乙酸和磷酸的混合溶液。此外，例如，可以使用硝酸和盐酸的混合溶液。此外，作为蚀刻剂可以使用tmah（tetramethylammonium hydroxide：四甲基氢氧化铵）溶液等碱性溶液。此外，可以使用由纯水等稀释上述溶液的水溶液。

487、此外，在利用湿蚀刻法加工氧化物半导体230c的情况下，如图35a1所示，有时氧化物半导体230ca及氧化物半导体230cb的侧面被蚀刻。此时，在晶体管200中，氧化物半导体230ca的导电体260一侧的侧面以比导电体242a的导电体260一侧的侧面后退的方式形成，氧化物半导体230cb的导电体260一侧的侧面以比导电体242b的导电体260一侧的侧面后退的方式形成。由此，氧化物半导体230ca的导电体260一侧的侧面与氧化物半导体230cb的导电体260一侧的侧面之间的距离比导电体242a的导电体260一侧的侧面与导电体242b的导电体260一侧的侧面之间的距离更长。

488、注意，如图20a等所示，在导电体242a及导电体242b具有两层结构并设置绝缘体255的情况下，在晶体管200中，氧化物半导体230ca的导电体260一侧的侧面以比导电体242a1的导电体260一侧的侧面后退的方式形成，氧化物半导体230cb的导电体260一侧的侧面以比导电体242b1的导电体260一侧的侧面后退的方式形成。由此，氧化物半导体230ca的导电体260一侧的侧面与氧化物半导体230cb的导电体260一侧的侧面之间的距离比导电体242a1的导电体260一侧的侧面与导电体242b1的导电体260一侧的侧面之间的距离更长。

489、此外，如图35a2所示，有时层227的侧面被侧面蚀刻。此时，在晶体管200的与导电体260重叠的区域中，层227的沟道宽度方向的侧面以比绝缘体224的沟道宽度方向的侧面后退的方式形成。

490、接着，以覆盖绝缘体280、氧化物半导体230b、层227、绝缘体224及绝缘体222的方式沉积绝缘体250（参照图35b1及图35b2）。关于绝缘体250的沉积方法，可以参照根据图31a至图31d的记载。通过利用ald法等覆盖性良好的沉积方法，有时可以在氧化物半导体230ca的侧面、氧化物半导体230cb的侧面及层227的侧面的凹部嵌入绝缘体250的一部分。

491、如图9a等所示，绝缘体250可以具有绝缘体250a、绝缘体250a上的绝缘体250b和绝缘体250b上的绝缘体250c的叠层结构。例如，绝缘体250a可以使用厚度为2nm的氧化铪，绝缘体250b可以使用厚度为2nm的氧化硅，绝缘体250c可以使用厚度为1nm的氮化硅。如此，通过采用作为绝缘体250a使用氧化铪的结构，可以在晶体管200的沟道形成区域附近与包含氧化铟的氧化物半导体230b接触地设置包含氧化铪的绝缘体250a。通过采用这种结构，可以用绝缘体250a吸收氧化物半导体230b中的氢等杂质及过剩量的氧。被绝缘体250a吸收的氢及氧通过在后面工序中进行加热处理可以从绝缘体250a向外扩散作为h2o。如此，可以降低氧化物半导体230b的氢等杂质及过剩量的氧，由此，可以实现晶体管200的电特性及可靠性的提高。

492、绝缘体250的形成之后的工序可以与根据图31a至图31d的导电体260的形成之后的工序同样地进行。注意，图34a1至图35b2所示的工序中示出与图9a同样地在绝缘体224与氧化物半导体230b之间设置层227的例子，但是不局限于此。例如，如图9c所示，即使在绝缘体224与氧化物半导体230b之间不设置层227也可以通过上述方法制造晶体管200。

493、根据本实施方式的半导体装置包括os晶体管。在本实施方式中，通过采用绝缘体224中的杂质220成为负的固定电荷的结构，可以抑制os晶体管的电特性的负向漂移而实现常关闭特性。因此，可以提供一种电特性良好的半导体装置。

494、本实施方式可以与其他实施方式适当地组合。此外，在本说明书中，在一个实施方式中示出多个结构例子的情况下，可以适当地组合该结构例子。

495、（实施方式2）

496、在本实施方式中，说明可以用作晶体管的半导体层的氧化物半导体。可以将本实施方式所记载的氧化物半导体用作实施方式1所示的氧化物半导体230等。作为本发明的一个方式的氧化物半导体，可以使用包含金属氧化物的层的单层或叠层。注意，在具有叠层结构的氧化物半导体中，如后面所述，有时层叠膜之间的边界的确认很困难。

497、[金属氧化物]

498、根据本发明的一个方式的金属氧化物优选至少包含铟（in）或锌（zn），特别优选包含铟作为主要成分。此外，金属氧化物优选包含选自铟、元素m和锌中的两个或三个，尤其优选包含铟及锌作为主要成分。在此，金属氧化物可以包含铟及锌作为主要成分，还可以包含元素m。注意，元素m为与氧的键能高的金属元素或半金属元素，例如为与氧的键能比铟高的金属元素或半金属元素。作为元素m，具体而言，可以举出铝、镓、锡、钇、钛、钒、铬、锰、铁、钴、镍、锆、钼、铪、钽、钨、镧、铈、钕、镁、钙、锶、钡、硼、硅、锗及锑等。金属氧化物所包含的元素m优选为上述元素中的任一种或多种，更优选为选自铝、镓、锡和钇中的一种或多种，进一步优选为选自镓和锡中的一个以上。在金属氧化物所包含的元素m为镓的情况下，根据本发明的一个方式的金属氧化物优选包含选自铟、镓和锌中的一个或多个。在本说明书等中，有时将金属元素与半金属元素统称为“金属元素”，本说明书等所记载的“金属元素”有时包括半金属元素。

499、作为根据本发明的一个方式的金属氧化物，例如可以使用铟锌氧化物（in-zn氧化物，也记为izo（注册商标））、铟锡氧化物（in-sn氧化物，也记为ito）、铟钛氧化物（in-ti氧化物）、铟镓氧化物（in-ga氧化物）、铟镓铝氧化物（in-ga-al氧化物）、铟镓锡氧化物（in-ga-sn氧化物，也记为igto）、铟铝锌氧化物（in-al-zn氧化物，也记为iazo）、铟锡锌氧化物（也记为in-sn-zn氧化物）、铟钛锌氧化物（in-ti-zn氧化物）、铟镓锌氧化物（in-ga-zn氧化物，也记为igzo）、包含氧化硅的铟锡氧化物（itso）、铟镓锡锌氧化物（in-ga-sn-zn氧化物，也记为igzto）、铟镓铝锌氧化物（in-ga-al-zn氧化物，也记为igazo或iagzo）等。或者，可以使用镓锌氧化物（ga-zn氧化物，也记为gzo）、铝锌氧化物（al-zn氧化物，也记为azo）、镓锡氧化物（ga-sn氧化物）、铝锡氧化物（al-sn氧化物）等。另外，作为根据本发明的一个方式的金属氧化物，可以使用氧化铟。另外，作为根据本发明的一个方式的金属氧化物，可以使用氧化镓、氧化锌等。

500、通过增高金属氧化物的铟含有率，晶体管可以得到大通态电流及高频率特性。

501、注意，金属氧化物也可以包含一种或多种元素周期表中的周期数大的金属元素代替铟。或者，金属氧化物也可以除了铟以外还包含一种或多种元素周期表中的周期数大的金属元素。有金属元素的轨道的重叠越大金属氧化物中的载流子传导越大的趋势。因此，通过包含元素周期表中的周期数大的金属元素，有时可以提高晶体管的场效应迁移率。作为元素周期表中的周期数大的金属元素，可以举出属于第5周期的金属元素以及属于第6周期的金属元素等。作为该金属元素，具体而言，可以举出钇、锆、银、镉、锡、锑、钡、铅、铋、镧、铈、镨、钕、钷、钐及铕等。注意，镧、铈、镨、钕、钷、钐及铕被称为轻稀土元素。

502、此外，金属氧化物也可以包含非金属元素的一种或多种。在金属氧化物包含非金属元素时有时可以提高晶体管的场效应迁移率。作为非金属元素，例如可以举出碳、氮、磷、硫、硒、氟、氯、溴及氢等。

503、此外，通过增高金属氧化物的锌含有率，金属氧化物具有高结晶性，因此可以抑制金属氧化物中的杂质扩散。由此，晶体管的电特性的变动得到抑制而可以提高可靠性。

504、此外，通过增高金属氧化物中的元素m的含有率，可以抑制在金属氧化物中形成氧空位。因此，起因于氧空位的载流子生成得到抑制，由此可以实现关态电流小的晶体管。此外，晶体管的电特性的变动得到抑制而可以提高可靠性。

505、对能够提高晶体管的场效应迁移率的氧化物半导体的结构例子进行说明。例如，优选采用氧化铟与igzo的叠层结构。具体而言，氧化物半导体优选包含氧化铟及氧化铟上的igzo。此外，作为氧化物半导体，优选使用包含氮的igzo。例如，通过在沉积时或沉积后进行n2o等离子体处理，可以形成包含氮的igzo。此外，作为氧化物半导体，优选使用氧化铟、in-ga氧化物、in-zn氧化物和igzto中的至少一种。

506、在本实施方式中，有时作为金属氧化物以in-m-zn氧化物为例进行说明。

507、本发明的一个方式的氧化物半导体优选包括具有结晶性的金属氧化物。作为具有结晶性的金属氧化物的结构，例如可以举出caac（c-axis aligned crystalline）结构、多晶（poly-crystalline）结构、微晶（nc：nano-crystalline）结构。通过将具有结晶性的金属氧化物用于氧化物半导体，可以降低氧化物半导体中的缺陷态密度。因此，可以提高使用本发明的一个方式的氧化物半导体的晶体管的可靠性，并可以提高安装有晶体管的半导体装置的可靠性。

508、注意，对氧化物半导体所包括的金属氧化物的结晶性没有特别的限制。例如，氧化物半导体有时包括非晶半导体（具有非晶结构的半导体）、单晶半导体（具有单晶结构的半导体）和具有单晶以外的结晶性的半导体（微晶半导体、多晶半导体或其一部分具有结晶区域的半导体）中的一个以上。当氧化物半导体具有结晶性时，有时可以抑制晶体管的特性劣化。

509、氧化物半导体的结晶性例如可以通过x射线衍射（xrd：x-ray diffraction）、透射电子显微镜（tem：transmission electron microscopy）或电子衍射（ed：electrondiffraction）分析。或者，也可以组合多个上述方法而分析。

510、本发明的一个方式的氧化物半导体优选包括具有caac结构的金属氧化物。caac结构是多个微晶（典型的是，多个具有六方晶系晶体结构的微晶）具有c轴取向性且在a-b面上上述多个微晶不取向而连接的晶体结构。另外，当利用高分辨率tem图像（也称为多束干涉图像）观察具有caac结构的氧化物半导体的截面时，可确认到在结晶部中金属原子排列为层状。因此，也可以说具有caac结构的氧化物半导体具有层状结晶部。

511、caac结构例如以c轴垂直于或大致垂直于氧化物半导体的被形成面或表面的方式形成。在caac结构中，金属原子在平行于或大致平行于被形成面的方向上排列为层状。在具有caac结构的区域中，c轴的相对于被形成面的角度优选为90°±20°以内（70°以上且110°以下），更优选为90°±15°以内（75°以上且105°以下），进一步优选为90°±10°以内（80°以上且100°以下），更进一步优选为90°±5°以内（85°以上且95°以下）。

512、当氧化物半导体具有caac结构时，在使用tem图像观察的氧化物半导体的截面中观察到反映金属原子的层状排列的亮点群（具体而言，排列为层状的亮点）。具体而言，观察到亮点在平行于或大致平行于被形成面的方向上排列为层状的样子。

513、在对具有caac结构的氧化物半导体进行电子衍射时，在电子衍射图中观察到表示c轴取向性的斑点（亮点）。

514、此外，通过对tem图像进行快速傅里叶变换（fft：fast fourier transform）处理得到的fft图案反映与电子衍射图同样的倒易空间信息。

515、取得具有caac结构的氧化物半导体的截面tem图像，通过对截面tem图像中的各区域进行fft处理来形成fft图案，可以根据所制作的fft图案算出各区域的结晶轴的方向。具体而言，在所制作的fft图案中观察到的斑点中，亮度高且离中心有大致相等的距离的两个斑点连接的线段的方向为晶轴方向。可以将根据fft图案算出的各区域的晶轴的方向的相对于被形成面的角度优选为70°以上且110°以下（90°±20°以内），更优选为75°以上且105°以下（90°±15°以内），更优选为80°以上且100°以下（90°±10°以内），进一步优选为85°以上且95°以下（90°±5°以内）的区域看作caac结构。

516、当使用tem图像从垂直于被形成面的方向观察具有caac结构的氧化物半导体时，在a-b面上观测到三角形状或六角形状的原子排列并呈现结晶性。

517、[金属氧化物的组成]根据本发明的一个方式的金属氧化物优选包含铟（in），更优选的是，in含有率高。通过作为氧化物半导体使用in含有率高的金属氧化物，可以增大晶体管的通态电流，从而可以提高频率特性。例如，氧化物半导体优选使用氧化铟。

518、另外，根据本发明的一个方式的金属氧化物可以包含锌。当金属氧化物包含锌时，金属氧化物为结晶性高的金属氧化物，例如为具有caac结构的金属氧化物。例如，作为氧化物半导体可以使用in-zn氧化物。具体而言，可以使用具有in：zn=1：1[原子个数比]或其附近的组成、in：zn=2：1[原子个数比]或其附近的组成或者in：zn=4：1[原子个数比]或其附近的组成的金属氧化物。注意，附近的组成包括所希望的原子个数比的±30%的范围。

519、另外，根据本发明的一个方式的金属氧化物可以包含元素m。当金属氧化物包含元素m时，可以抑制在金属氧化物中形成氧空位。因此，可以提高使用氧化物半导体的晶体管的可靠性。

520、例如，作为氧化物半导体可以使用包含微量的元素m的in-zn氧化物。具体而言，可以使用具有in：ga：zn=4：0.1：1[原子个数比]或其附近的组成、in：ga：zn=2：0.1：1[原子个数比]或其附近的组成或者in：ga：zn=1：0.1：1[原子个数比]或其附近的组成的金属氧化物。此外，可以使用具有in：sn：zn=4：0.1：1[原子个数比]或其附近的组成、in：sn：zn=2：0.1：1[原子个数比]或其附近的组成或者in：sn：zn=1：0.1：1[原子个数比]或其附近的组成的金属氧化物。

521、此外，作为氧化物半导体可以使用包含元素m的in-zn氧化物。具体而言，可以使用具有in：m：zn=1：1：1[原子个数比]或其附近的组成、in：m：zn=1：1：1.2[原子个数比]或其附近的组成、in：m：zn=1：1：0.5[原子个数比]或其附近的组成、in：m：zn=1：1：2[原子个数比]或其附近的组成、in：m：zn=4：2：3[原子个数比]或其附近的组成、in：m：zn=1：3：2[原子个数比]或其附近的组成或者in：m：zn=1：3：4[原子个数比]或其附近的组成的金属氧化物。

522、注意，在利用溅射法形成金属氧化物的情况下，形成后的金属氧化物的组成有时与溅射靶材的组成不同。尤其是，形成后的金属氧化物的锌含有率有时降低到溅射靶材的锌含有率的50%左右。

523、另外，在利用ald法沉积in-ga-zn氧化物等包含多种金属元素的金属氧化物的情况下，可以根据目标组成设定包含各金属元素的前驱物的循环次数之比。例如，在沉积in：ga：zn=1：3：2[原子个数比]的in-ga-zn氧化物时，可以进行包含in的前驱物的沉积及使用氧化剂的处理的循环一次，进行包含ga的前驱物的沉积及使用氧化剂的处理的循环三次，且进行包含zn的前驱物的沉积及使用氧化剂的处理的循环两次。注意，有时包含各金属元素的前驱物的循环次数之比与所沉积的金属氧化物中的各金属元素的原子个数比不一致。

524、用于氧化物半导体的金属氧化物的组成分析例如可以使用edx、xps、电感耦合等离子体质谱分析法（icp-ms：inductively coupled plasma-mass spectrometry）或电感耦合等离子体原子发射光谱法（icp-aes：inductively coupled plasma-atomic emissionspectrometry）。或者，也可以组合多个上述方法而分析。注意，含有率低的元素有时受分析精度的影响，实际的含有率与分析所得的含有率不同。例如，当元素m的含有率低时，有时分析所得的元素m的含有率低于实际的含有率。

525、本发明的一个方式的氧化物半导体也可以具有两层以上的叠层结构。当氧化物半导体具有第一层和第一层上的第二层的两层结构时，第二层的组成优选与第一层不同。另外，当氧化物半导体具有第一层、第一层上的第二层和第二层上的第三层的三层结构时，第二层的组成优选与第一层及第三层不同。另外，作为第一层的组成可以采用与第三层相同的组成。或者，第一层和第三层的组成也可以彼此不同。此外，第一层至第三层可用于实施方式1所示的氧化物半导体230a至氧化物半导体230c。

526、第一至第三层可以分别使用上述金属氧化物。

527、第二层例如可以使用氧化铟、in-zn氧化物或包含微量的元素m的in-zn氧化物等。通过增高第二层的in含有率，可以增大通态电流并提高频率特性。

528、第一层及第三层各自的导带底优选比第二层的导带底靠近真空能级一侧。换言之，第一层及第三层各自的导带底的能量优选小于第二层的导带底的能量。此时，第二层夹在导带底靠近真空能级一侧的第一层和第三层之间，并主要可以被用作电流路径（沟道）。

529、当第二层夹在第一层和第三层之间时，可以减少在第二层的界面及其附近被俘获的载流子。另外，可以使沟道远离栅极绝缘层的表面，而可以减少表面散射的影响。由此，可以实现沟道远离绝缘层界面的嵌入沟道型晶体管，从而可以提高场效应迁移率。此外，可形成在背沟道一侧的界面能级的影响得到降低，可以抑制晶体管的光劣化（例如，光负偏压劣化），从而可以提高晶体管的可靠性。

530、根据第一层、第二层及第三层的各构成元素及其组成，与第二层相比其导带底更靠近真空能级一侧的第一层及第三层夹持第二层。通过采用该结构，可以实现嵌入沟道。也就是说，该结构在第二层中形成流过更多电流的路径。因此，可以实现通态电流的增大或可靠性的提高等。

531、在使用第一层至第三层形成嵌入沟道的情况下，例如作为第一层及第三层可以使用ga含有率比第二层高的金属氧化物。具体而言，作为第一层及第三层的每一个，可以使用具有in：ga：zn=1：1：1[原子个数比]或其附近的组成的金属氧化物、具有in：ga：zn=1：3：2[原子个数比]或其附近的组成的金属氧化物或者具有in：ga：zn=1：3：4[原子个数比]或其附近的组成的金属氧化物。或者，可以使用ga-zn氧化物或氧化镓。当增高第一层及第三层的ga含有率时，有时第一层及第三层各自的导带底比第二层的导带底靠近真空能级一侧。

532、另外，通过增高第一层及第三层的ga含有率，可以提高第一层及第三层的氢阻挡性。因此，可以抑制氢从第一层的下方或第三层的上方扩散到第二层。另外，通过增高第一层及第三层的ga含有率，可以利用形成氧化物半导体之后施加的热等减少包含在氧化物半导体中的氢或水等杂质。

533、另外，通过增高第一层及第三层的ga含有率，可以提高第一层及第三层的氧阻挡性。因此，可以抑制氧从形成沟道的第二层释放而抑制在第二层中形成氧空位或者第二层中的氧空位量增加。由此，可以提高晶体管的电特性。

534、另外，当增高第一层的ga含有率时，有时可以使第一层的电阻率高于第二层的电阻率。当将第一层设置在背沟道一侧时，通过作为第一层设置电阻率高的层，可以抑制阈值电压的负向漂移或通态电流的下降。因此，晶体管的阈值电压向正向漂移，从而可以实现晶体管的常关闭化。由此，可以使晶体管的电特性良好而提高晶体管的可靠性。

535、在评价金属氧化物的带隙时，可以使用利用分光光度计的光学评价、光谱椭偏仪、光致发光法、x射线光电子能谱法或x射线吸收精细结构（xafs：x-ray absorption finestructure）。此外，可以组合多个上述方法而分析。电子亲和势或导带底可以从真空能级与价带顶之间的能量差的电离电位及带隙求出。在评价电离电位时，例如可以使用紫外线光电子能谱（ups：ultraviolet photoelectron spectroscopy）。

536、另外，第一层及第三层也可以使用in含有率比第二层高的金属氧化物。另外，第一层和第三层中的一方和另一方也可以分别使用in含有率比第二层高的金属氧化物和ga含有率比第二层高的金属氧化物。

537、另外，第一层、第二层及第三层也可以分别包括多个具有上述组成的层的叠层。例如，第一层也可以具有在ga含有率高的金属氧化物上层叠in含有率高的金属氧化物的结构。此外，例如，第三层也可以具有在in含有率高的金属氧化物上层叠ga含有率高的金属氧化物的结构。

538、[氧化物半导体的制造方法]

539、本发明的一个方式的氧化物半导体可以利用溅射法、cvd法、真空蒸镀法、mbe法、pld法或ald法等形成。

540、另外，本发明的一个方式的氧化物半导体可以通过利用两种沉积方法形成金属氧化物而制造。例如，本发明的一个方式的氧化物半导体可以通过利用第一沉积方法及第二沉积方法形成金属氧化物而制造。

541、本发明的一个方式的氧化物半导体可以具有第一层和第一层上的第二层的两层结构。当氧化物半导体具有两层结构时，该氧化物半导体可以通过在被形成面上利用第一沉积方法形成第一层之后在其上方利用第二沉积方法形成第二层而制造。

542、作为第一沉积方法，优选利用与第二沉积方法相比对被形成面造成的损伤更小的沉积方法。由此，可以抑制混合层形成在氧化物半导体与该氧化物半导体的被形成面的层的界面。另外，由于可以抑制硅等杂质混入形成在第一层上的第二层中，所以有时可以进一步提高氧化物半导体的结晶性。

543、作为第一沉积方法，例如可以举出ald法、cvd法及mbe法等。此外，作为cvd法，可以举出等离子体cvd（pecvd：plasma enhanced cvd）法、热cvd法、光cvd法及mocvd法等。mbe法是使具有反映衬底的晶系的晶体结构的薄膜生长的沉积方法，可以说是对被形成面的损伤少的沉积方法之一。另外，作为第一沉积方法，可以使用湿法。湿法是对被形成面的损伤少的沉积方法之一。作为湿法，例如可以举出喷涂法等。

544、作为第二沉积方法，优选使用能够沉积具有结晶性的金属氧化物的方法。此时沉积的金属氧化物特别优选具有caac结构。作为第二沉积方法，例如可以举出溅射法及pld法等。利用溅射法沉积的金属氧化物容易具有结晶性，因此溅射法适合用作第二沉积方法。

545、另外，当在被形成面上利用第二沉积方法形成金属氧化物时，被形成面受到的损伤有时导致金属氧化物所包含的成分与被形成面的层所包含的成分的合金化。当发生合金化时，有时混合层形成在该金属氧化物与被形成面的层的界面。该混合层也可以说是合金化区域。另外，混合层的形成也可以说是合金化。

546、例如，在作为第二沉积方法利用溅射法时，有时由于从靶材等释放的粒子（也称为溅射粒子）或由溅射粒子等供应到衬底一侧的能量等而形成混合层。具体而言，当以包含硅的绝缘层诸如氧化硅膜为被形成面并利用第二沉积方法沉积金属氧化物时，有硅混入金属氧化物中的担忧。在硅等杂质混入金属氧化物中时，金属氧化物的晶化有可能被阻挡。此外，在将混入有杂质的氧化物半导体用于晶体管时，有对晶体管的初始特性或可靠性带来负面影响的担忧。另外，在进行后述的热处理的情况下也难以提高合金化区域的结晶性。

547、于是，如上所述，通过在利用第二沉积方法形成金属氧化物之前利用第一沉积方法形成金属氧化物，可以抑制杂质混入氧化物半导体中。另外，可以抑制与被形成面的层的合金化。因此，可以提高晶体管的初始特性及可靠性。此外，可以进一步提高氧化物半导体的结晶性。

548、注意，在第一层和第二层之间的界面有时形成混合层。混合层包含第一层所包含的成分以及第二层所包含的成分。例如，在作为第一层使用氧化镓且作为第二层使用包含铟的金属氧化物的情况下，混合层包含镓及铟。例如，在第二层的铟含有率高于第一层的铟含有率时，混合层的铟含有率为第一层的铟含有率以上且第二层的铟含有率以下。

549、与溅射法相比，ald法可以抑制对被形成面造成的损伤，所以适合用作第一沉积方法。另外，ald法是其覆盖性比溅射法高的沉积方法，通过作为第一层的沉积方法利用ald法，可以提高氧化物半导体的覆盖性。因此，可以使用氧化物半导体良好地覆盖纵横比高的台阶、开口部等上。

550、作为第一层，例如有时形成其结晶性比caac结构低的微晶结构或非晶结构的金属氧化物。通过在结晶性低的第一层上形成结晶性高的第二层，或者通过在形成第二层之后进行热处理，有时以第二层为核第一层的结晶性得到提高。由此，有时可以提高包括与被形成面的界面附近的氧化物半导体整体的结晶性。

551、被形成面的层例如是氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氧化铪膜等绝缘膜。另外，根据晶体管结构，被形成面的层有可能是氮化钛膜、钨膜、itso膜等导电膜。另外，被形成面的层也可以不具有结晶性。此外，在该层具有结晶性的情况下，也可以具有与氧化物半导体所包含的金属氧化物的晶格匹配性低的晶体结构。

552、第一层优选利用ald法形成。在此，说明作为第一层利用ald法形成in-m-zn氧化物的方法。

553、首先，将包括包含铟的前驱物的源气体引入反应室（也称为处理室）中，使该前驱物吸附到被形成面。接着，作为反应物将氧化剂引入反应室中，使其与吸附的前驱物起反应，在铟吸附到衬底的状态下使铟以外的成分脱离，由此形成铟和氧键合而成的层。

554、接着，将包括包含元素m的前驱物的源气体引入反应室中，使其吸附到铟和氧键合而成的层上。接着，作为反应物将氧化剂引入反应室中，使其与吸附的前驱物起反应，在元素m吸附到衬底的状态下使元素m以外的成分脱离，由此形成元素m和氧键合而成的层。

555、接着，将包括包含锌的前驱物的源气体引入反应室中，并使其吸附到元素m和氧键合而成的层上。接着，作为反应物将氧化剂引入反应室中，使其与吸附的前驱物起反应，在锌吸附到衬底的状态下使锌以外的成分脱离，由此形成锌和氧键合而成的层。

556、通过反复上述方法，可以在被形成面的层上作为氧化物半导体利用ald法形成in-m-zn氧化物。

557、在利用ald法形成氧化物半导体的情况下，作为氧化剂可以使用臭氧（o3）、氧（o2）、水（h2o）等。通过使用不包含氢的臭氧（o3）、氧（o2）等作为氧化剂，可以减少混入到氧化物半导体中的氢量。

558、在上述中，优选的是，在使前驱物吸附之后停止包括前驱物的源气体的引入，在反应室中进行吹扫，然后从反应室排出剩余的前驱物及反应生成物等。在上述中，优选的是，在使吸附的前驱物与氧化剂起反应之后停止氧化剂的引入，在反应室中进行吹扫，然后从反应室排出剩余的反应物及反应生成物等。

559、此外，在本说明书等的记载中，在没有特别的记载的情况下，在作为反应物或氧化剂使用臭氧、氧、水时，它们还包括等离子体状态、自由基状态及离子状态而不局限于气体状态或分子状态。

560、第二层优选利用溅射法形成。

561、作为溅射法的靶材，可以使用in-m-zn氧化物。例如，在利用溅射法形成金属氧化物的情况下，作为溅射气体可以使用氧或者氧和稀有气体的混合气体。此外，通过提高溅射气体所包含的氧的比例，可以增加沉积的氧化膜中的过剩氧。

562、此外，有时相对于在形成时使用的沉积气体整体的氧气体的流量比例（以下，也称为氧流量比）越高，越可以形成结晶性高的金属氧化物。

563、在利用溅射法形成金属氧化物的情况下，通过在包含在溅射气体中的氧的比例高于30%且为100%以下，优选为70%以上且100%以下的条件下进行沉积，有时可以形成氧过剩型金属氧化物。将氧过剩型金属氧化物用于沟道形成区域的晶体管可以得到较高的可靠性。注意，本发明的一个方式不局限于此。通过在包含在溅射气体中的氧的比例为1%以上且30%以下，优选为5%以上且20%以下的条件下进行沉积，形成氧缺乏型金属氧化物。将氧缺乏型金属氧化物用于沟道形成区域的晶体管可以具有较高的场效应迁移率。

564、在利用溅射法形成金属氧化物时，优选对衬底进行加热。通过提高形成金属氧化物时的衬底温度（载物台温度），有时可以形成结晶性高的金属氧化物。在利用溅射法形成金属氧化物时，衬底加热的温度例如优选为100℃以上且400℃以下，更优选为200℃以上且300℃以下。

565、通过采用上述制造方法，可以减小形成在被形成面的层与金属氧化物的界面的混合层的厚度，或者可以将形成在被形成面的层与金属氧化物的界面的合金化区域减薄到观察不到的程度。例如，合金化区域的厚度可以为0nm以上且3nm以下，优选为0nm以上且2nm以下，更优选为0nm以上且1nm以下，进一步优选为0nm以上且小于0.3nm。

566、此外，合金化区域的厚度有时可以通过对该区域及其周边利用sims或能量色散x射线分析法（edx：energy dispersive x-ray spectroscopy）进行组成的线分析来算出。

567、例如，以垂直于第一层的被形成面的方向为深度方向，对合金化区域及其周围进行edx的线分析。接着，在通过该分析得到的相对于深度方向的各元素的定量值的分布中，将是第一层的主要成分而不是将成为被形成面的层的主要成分的金属（在第一层包含in时为in）的定量值达到半值的深度定义为上述区域与第一层的界面的深度（位置）。另外，是将成为被形成面的层的主要成分而不是第一层的主要成分的元素（例如si）的定量值达到半值的深度定义为上述区域与将成为被形成面的层的界面的深度（位置）。通过上述步骤，可以算出合金化区域的厚度。

568、在利用edx分析观察本发明的一个方式的氧化物半导体中的合金化区域的厚度的情况下，例如，其厚度为0nm以上且3nm以下，优选为0nm以上且2nm以下，更优选为0nm以上且1nm以下，进一步优选为0nm以上且小于0.3nm。

569、另外，例如当对形成在被形成面的氧化硅膜上的氧化物半导体进行sims分析时，以硅浓度达到氧化硅膜的浓度的最大值的50%的强度的深度为界面，并且以硅浓度减少到1.0×1021atoms/cm3、优选减少到5.0×1020atoms/cm3、更优选减少到1.0×1020atoms/cm3的深度与界面之间的距离为厚度t。厚度t优选为3nm以下，更优选为2nm以下。

570、通过减小合金化区域的厚度，可以将厚度t设定为上述范围的值。

571、此外，通过减少合金化区域，可以在被形成面附近形成caac结构。在此，被形成面附近例如是指大致垂直于氧化物半导体的被形成面的方向上有大于0nm且为3nm以下、优选大于0nm且为2nm以下、更优选为1nm以上且2nm以下的区域。

572、注意，有时在使用tem的观察中可以确认到被形成面附近的caac结构。例如，在使用高分辨率tem观察氧化物半导体的截面时，在被形成面附近确认到在平行于被形成面的方向上排列为层状的亮点。

573、另外，本发明的一个方式的氧化物半导体可以具有第一层、第一层上的第二层和第二层上的第三层的三层结构。

574、在氧化物半导体具有三层结构的情况下，该氧化物半导体可以通过如下步骤制造：在被形成面上利用第一沉积方法形成第一层之后，利用第二沉积方法形成第二层，并且利用第一沉积方法形成第三层。

575、在上述氧化物半导体中，即使作为第一层及第三层使用不容易通过形成单层形成caac结构的组成，由于结晶生长以第二层为核产生，因此可以使包括第一层及第三层的氧化物半导体整体具有caac结构。或者，可以使包括第一层及第三层各自的至少一部分的区域至包括第二层的区域具有caac结构。

576、尤其是，在第一层及第三层的in含有率高的组成中也可以具有作为晶体管的半导体层合适的结晶性。在本发明的一个方式的氧化物半导体中，可以在增高in含有率来提高晶体管的开启特性的同时采用结晶性高的caac结构来提高可靠性。

577、另外，第一层及第三层也可以使用具有与第二层相同的组成的金属氧化物。通过使用相同的组成，有时容易产生进行热处理后的caac化。

578、因为第二层具有高结晶性，所以第三层可以以第二层的晶体为核或种而进行结晶生长。因此，即使在不使用容易赋予结晶性的沉积方法作为第三层的沉积方法的情况下，也可以使第三层晶化。在此，例如通过使用覆盖性比第二层高的沉积方法形成第三层，氧化物半导体可以在层整体上具有高结晶性和高覆盖性的双方。

579、此外，通过设置第一层来减少被形成面的影响，第二层的结晶性得到提高，从而得到极为优异的结晶性。因此，可期待在以第二层为核或种而晶化的第三层中也形成结晶性极为优异的层。

580、注意，在将氧化物半导体用作晶体管的半导体层的情况下，有时氧化物半导体的最上层的第三层与栅极绝缘层接触。通过提高与栅极绝缘层接触的层的结晶性，可以提高晶体管处于开启状态下的载流子迁移率。

581、第一层及第三层的结晶性以结晶性高的第二层为核或种而得到提高。具体而言，第一层的结晶性有时因沉积第二层时或沉积第三层后的热处理而得到提高。另外，第三层的结晶性有时因沉积第三层时或沉积第三层后的热处理而得到提高。此外，上述热处理起到提高结晶性的辅助作用。

582、如此，在本发明的一个方式的氧化物半导体的制造方法中，可以以包含结晶性高的金属氧化物（即为caac）的第二层为核或种提高其上下的金属氧化物（在此，第一层及第三层）的结晶性。由此，可以提高氧化物半导体整体的结晶性。换言之，以第二层为核或种，使其上下的金属氧化物固相生长，从而可以形成结晶性高的氧化物半导体。使用上述沉积方法形成的氧化物半导体，在此caac膜可以被称为轴向生长（axial growth）caac（agcaac）。

583、在氧化物半导体中，具有caac结构的区域优选广泛地存在于整个层中。第一层的具有caac结构的区域与第二层的具有caac结构的区域的晶体结合。第三层的具有caac结构的区域与第二层的具有caac结构的区域的晶体结合。由此，有时观察不到第一层与第二层的边界。另外，有时观察不到第二层与第三层的边界。有时可以表达为氧化物半导体为观察不到明确界面的一个层。有时可以表达为氧化物半导体是单层。

584、在第一至第三层的每一个中，例如当使用高分辨率tem进行截面观察时，在具有caac结构的区域中确认到以平行于或大致平行于被形成面的方式排列的亮点。另外，第一层至第三层的每一个所具有的caac结构的c轴优选平行于或大致平行于氧化物半导体的被形成面或表面的法线方向。

585、此外，第一层或第三层的一部分有时不被晶化。

586、另外，在氧化物半导体具有三层结构的情况下，该氧化物半导体也可以通过如下步骤制造：在被形成面上利用第一沉积方法形成第一层之后，利用第一沉积方法形成第二层，并且利用第二沉积方法形成第三层。

587、如上所述，通过将in含有率高的金属氧化物用于晶体管，可以提高晶体管的场效应迁移率。另一方面，in含有率高的金属氧化物趋向于具有立方晶系晶体结构。于是，通过将in含有率高的金属氧化物用于与第三层接触的第二层，可以形成反映第三层所包含的晶体的取向的晶体。

588、另外，第三层所包含的晶体与第二层所包含的晶体的晶格失配度优选小。由此，第二层中可以形成反映第三层所包含的晶体的取向的晶体。此时，例如在使用高分辨率tem观察氧化物半导体的截面时，在第二层中观察到在平行于被形成面的方向上排列为层状的亮点。

589、只要第三层所包含的晶体和第二层所包含的晶体的晶格失配度小，就对第二层的晶体结构没有特别的限制。第二层的晶体结构可以为立方晶系、四方晶系、正交晶系、六方晶系、单斜晶系或三方晶系。

590、在上述结构中，典型的是，第一层可以为包含具有in：ga：zn=1：3：2[原子个数比]或其附近的组成的金属氧化物或者氧化镓的层，第二层可以为包含上述包含微量的元素m的金属氧化物或者氧化铟的层，第三层可以为包含具有in：ga：zn=1：1：1[原子个数比]或其附近的组成的金属氧化物的层。此时，第一层包含镓。另外，在第一层包含具有in：ga：zn=1：3：2[原子个数比]或其附近的组成的金属氧化物的情况下，在第一层中铟含有率比镓含有率低。另外，第二层的铟含有率比第三层的铟含有率高。

591、在利用第一沉积方法形成第一层及第二层的情况下，优选以不暴露于大气的方式连续地沉积第一层及第二层。通过以不暴露于大气的方式连续沉积第一层及第二层，可以提高生产率。此外，可以减少引入到第一层与第二层的界面及其附近的杂质（典型的是水分等）。

592、另外，第一层至第三层中的一个或多个也可以层叠包括组成不同的多个层。例如，第一层也可以通过如下步骤制造：在利用第一沉积方法形成包含ga含有率高的金属氧化物的层之后，利用第一沉积方法形成包含in含有率高于该层的金属氧化物的层。

593、优选在利用第一沉积方法形成层之后进行微波等离子体处理。

594、在本说明书等中，微波是指具有300mhz以上且300ghz以下的频率的电磁波。微波等离子体处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。微波等离子体处理也可以被称为微波激发高密度等离子体处理。

595、通过在含氧气氛下进行微波等离子体处理，可以降低氧化物半导体230中的杂质浓度。作为杂质，尤其可以举出氢及碳。注意，以上示出在含氧气氛下对金属氧化物进行微波等离子体处理的结构，但是不局限于此。例如，也可以在含氧气氛下对设置在金属氧化物附近的绝缘膜，更具体而言，对氧化硅膜进行微波等离子体处理。此外，有时由于微波等离子体处理中的热而氧化物半导体的结晶性得到提高。

596、微波等离子体处理优选在减压下进行，压力优选为10pa以上且1000pa以下，更优选为50pa以上且700pa以下，进一步优选为100pa以上且400pa以下。此外，处理温度优选为室温（25℃）以上且750℃以下，更优选为300℃以上且500℃以下，可以为400℃以上且450℃以下。

597、在进行微波等离子体处理时，也可以对衬底进行加热。衬底的加热温度优选为室温（例如25℃）以上，100℃以上，200℃以上，300℃以上或400℃以上且500℃以下或450℃以下。

598、微波等离子体处理例如可以使用氧气体和氩气体进行。例如，微波等离子体处理中的氧流量比（o2/（o2+ar））优选大于0%且为10%以下，更优选为0.5%以上且5%以下，进一步优选为0.5%以上且3%以下，典型地优选为1%。

599、通过在含氧气氛下进行微波等离子体处理，可以使用微波或rf等高频使氧气体等离子体化，因使氧气体等离子体化而产生的氧自由基可以作用于氧化物半导体。通过等离子体、微波或氧自由基等的作用，可以将氧化物半导体的氢进入氧空位中的缺陷（下面有时称为voh）分成氧空位和氢，从氧化物半导体去除作为杂质的氢。如此，可以减少包含在氧化物半导体中的voh。此时，有时也可以去除与氧或氢等键合的碳。如此，通过进行微波等离子体处理，可以减少碳或氢等杂质。此外，通过对在氧化物半导体中形成的氧空位供应上述氧自由基，可以进一步减少氧化物半导体中的氧空位。

600、另外，通过进行微波等离子体处理，可以提高利用第一沉积方法形成的层的结晶性。在此，说明通过微波等离子体处理提高氧化物半导体的结晶性的原理。首先，被微波激发的氧自由基等活性种到达氧化物半导体表面，发生该活性种与氧化物半导体中的氧的取代反应。此时，形成核或种。另外，引起核或种的横向生长。另外，当被微波激发的活性种包含容易吸附到核或种的侧面的氧（典型的是氧离子）时，上述横向生长被促进，所以是优选的。通过进行微波等离子体处理，发生核或种的形成以及核或种的横向生长，氧化物半导体的结晶性得到提高。

601、另一方面，当微波等离子体处理前存在的氧化物半导体中的部分氧与氧化物半导体中的氢起反应，即发生“2h+o→h2o↑”的反应时，可以去除该氢作为h2o（也称为脱水化或脱氢化）。因为h2o是阻碍结晶性提高的主要原因之一，所以优选从氧化物半导体中去除h2o。去除氧化物半导体中的氢作为h2o来降低氧化物半导体中的氢浓度，由此还可以促进结晶性的提高。另外，通过增高微波等离子体处理中的温度，可以进一步降低氧化物半导体中的氢浓度。

602、另外，也可以在进行微波等离子体处理之后以不暴露于大气的方式连续进行加热处理。加热处理的温度例如优选为100℃以上且750℃以下，更优选为300℃以上且500℃以下，进一步优选为400℃以上且450℃以下。

603、注意，也可以进行包含氧气体的等离子体处理代替微波等离子体处理来提高结晶性。

604、当利用第一沉积方法形成的层的结晶性得到提高时，可以进一步提高形成在该层上的层的结晶性。因此，可以提高氧化物半导体整体的结晶性。

605、作为供应到氧化物半导体中的氧，有氧原子、氧分子、氧离子（带电荷的氧原子或氧分子）及氧自由基（包含不成对电子的氧原子、氧分子或氧离子）等各种形态。注入到氧化物半导体的氧优选为上述形态中的一个或多个，尤其优选为氧自由基。

606、另外，优选在形成氧化物半导体之后进行热处理。通过进行热处理，可以提高氧化物半导体的结晶性。在此，热处理不局限于加热处理。例如，也可以为在制造工序中施加的热等。

607、热处理的温度例如可以为100℃以上且800℃以下，优选为250℃以上且650℃以下，更优选为350℃以上且550℃以下。典型地，可以为400℃±25℃（375℃以上且425℃以下）。另外，处理时间可以为10小时以下，例如可以为1分钟以上且5小时以下或者1分钟以上且2小时以下。此外，在使用rta装置的情况下，处理时间例如可以为1秒钟以上且5分钟以下。通过该热处理，可以期待由利用第一沉积方法形成的第三层填补利用第二沉积方法形成的第二层的caac结构中的原子级的结晶部的间隙。

608、对用于热处理的加热装置没有特别的限制，也可以为利用来自电阻发热体等发热体的热传导或热辐射加热被处理物的装置。例如，可以使用电炉或如lrta（lamp rapidthermal anneal：灯快速热退火）装置、grta（gas rapid thermal anneal：气体快速热退火）装置等rta（rapid thermal anneal：快速热退火）装置。lrta装置是利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发射的光（电磁波）的辐射加热被处理物的装置。grta装置是使用高温气体进行加热处理的装置。

609、通过该热处理工序，有时在利用第一沉积方法形成的第三层中，具有caac结构的该区域的结晶性得到提高。另外，在利用ald法进行沉积后该区域只形成在上述第三层的下方时，有时该区域通过该热处理工序扩大到上方。就是说，通过进行该热处理，具有caac结构的区域有时形成在上述第三层整体。

610、另外，优选通过该热处理工序使利用第一沉积方法形成的第一层或第二层的至少一部分caac化。可期待：易于在利用第二沉积方法形成层时以上述第一层或第二层中形成的混合层为核或种发生caac化。优选的是，上述第一层或第二层中的caac化的区域大，并扩大到被形成面附近。

611、另外，从上述第一层或第二层的上部向下部进行caac化，因此不受到被形成面的层的材料或结晶性的限制，该层附近也可以被caac化。例如，即使该层具有非晶结构，也可以提高上述第一层或第二层的结晶性。因此，本发明的一个方式的氧化物半导体的制造方法尤其适合于被形成面的层具有非晶结构的情况。

612、如上所述，通过进行微波等离子体处理和加热处理中的一方或双方，可以提高氧化物半导体整体的结晶性。另外，可以减少氧化物半导体中的杂质。通过在氧化物半导体中的杂质浓度降低的状态下进行结晶生长，可以进一步提高结晶性。

613、通过提高氧化物半导体的结晶性，使用氧化物半导体的晶体管的半导体层的电阻增加得到抑制或者晶体管的初始特性（尤其是通态电流）得到提高，由此可以期待实现适合于高速驱动的晶体管。此外，可以提高晶体管的可靠性并提高通态电流。

614、另外，微波等离子体处理和加热处理中的一方或双方既可以在氧化物半导体上直接进行，又可以在氧化物半导体上形成绝缘膜等之后进行。

615、在沉积第一层之前或者在利用第一沉积方法形成第一层或第二层之后，也可以进行对该第一层或第二层供应氧的处理。由此，可以利用该处理之后施加的热等对氧化物半导体供应氧。

616、作为供应氧的处理，例如可以举出含氧气氛下的加热处理或者含氧气氛下的等离子体处理（包括微波等离子体处理）等。或者，也可以通过利用溅射法在含氧气氛下沉积氧化物膜（优选为金属氧化物膜）对利用第一沉积方法形成的第一层或第二层供应氧。所沉积的氧化物膜既可以立即被去除，又可以残留。在所沉积的氧化物膜残留的情况下，可以将该氧化物膜用作设置在上述第一层或第二层上的层（第二层或第三层）。另外，作为含氧气氛，除了氧气体（o2）以外，还包括臭氧（o3）或一氧化二氮（n2o）等具有含氧化合物气体的气氛。另外，等离子体处理中的衬底温度为室温（25℃）以上且450℃以下。

617、本发明的一个方式的氧化物半导体在层整体上具有高结晶性。因此，在氧化物半导体中有时确认不到第一层至第三层中的层叠膜之间的边界。尤其是，在进行热处理之后，有时难以确认层叠的膜之间的边界。例如，可以使用截面tem、截面stem（扫描透射电子显微镜）等确认是否有层叠膜之间的边界。

618、此外，与利用一种沉积方法形成的caac结构的氧化物半导体相比，上述利用两种沉积方法形成的具有caac结构的氧化物半导体的膜的相对介电常数、膜密度和膜硬度中的一个或多个有时更高。

619、通过将上述利用两种沉积方法形成的具有caac结构的氧化物半导体用于晶体管的沟道形成区域，可以实现具有优异特性的晶体管（例如，通态电流大的晶体管、场效应迁移率高的晶体管、s值小的晶体管、频率特性（也称为f特性）高的晶体管、可靠性高的晶体管等）。

620、另外，本发明的一个方式的氧化物半导体有时可以通过利用第一沉积方法与微波等离子体处理和加热处理中的一方或双方来制造。换言之，有时可以不利用第二沉积方法制造本发明的一个方式的氧化物半导体。例如，通过在利用第一沉积方法形成第一层之后进行微波等离子体处理和加热处理中的一方或双方，可以提高该第一层的结晶性。因此，可以以该第一层为核或种提高利用第一沉积方法形成在第一层上的第二层的结晶性。另外，通过在形成该第二层之后进行微波等离子体处理和加热处理中的一方或双方，可以提高氧化物半导体的结晶性。因此，可以在氧化物半导体中形成caac结构。

621、如上所述，在不利用第二沉积方法的制造方法中，也可以以利用第一沉积方法形成的第一层为核或种使上方的氧化物半导体固相生长，来形成结晶性高的氧化物半导体。利用上述沉积方法形成的氧化物半导体也可以称为ag caac。

622、另外，在氧化物半导体具有两层以上的叠层结构的情况下，也可以通过利用一种沉积方法形成金属氧化物来制造氧化物半导体。在氧化物半导体具有第一层和第一层上的第二层的两层结构的情况下，例如通过利用溅射法依次形成第一层和第二层，可以制造该氧化物半导体。由于溅射法的沉积速度比ald法快，所以可以提高生产率。另外，例如，当氧化物半导体具有第一层、第一层上的第二层和第二层上的第三层的三层结构时，也可以利用溅射法形成第一层至第三层。再者，第一层至第三层的一部分也可以利用ald法沉积。例如，也可以利用ald法沉积第二层和第三层中的一方或双方。

623、[晶体管的氧化物半导体]

624、本实施方式的氧化物半导体可以被用作晶体管的半导体层。

625、可以将本实施方式的氧化物半导体用作实施方式1中说明的各晶体管所包括的氧化物半导体230等。例如，可以将第一层用作氧化物半导体230a，将第二层用作氧化物半导体230b，将第三层用作氧化物半导体230c。另外，被形成面的层相当于实施方式1中说明的绝缘体224。

626、本实施方式的氧化物半导体优选具有caac结构。在具有caac结构的氧化物半导体中，在结晶部中金属原子在平行于或大致平行于被形成面的方向上排列为层状。

627、可以推测具有caac结构的氧化物半导体呈现电流各向异性。例如，在igzo结晶中，电流与沿c轴方向流动相比更易于沿a轴方向流动。换言之，可以推测在具有caac结构的氧化物半导体中电流与沿纵向流动相比更易于沿横向流动。

628、在上述实施方式所说明的半导体装置中，氧化物半导体230中的金属原子在平行于或大致平行于被形成面的方向上排列为层状。此外，也可以表达为caac结构的a-b面在平行于或大致平行于被形成面的方向上设置。通过采用这种结构，可以在晶体管的沟道中沿电流流动的方向设置caac结构的a-b面。由此，可以增大晶体管的通态电流。

629、在将本实施方式的氧化物半导体用作晶体管的半导体层的情况下，氧化物半导体的厚度例如优选为3nm以上且200nm以下，更优选为3nm以上且100nm以下，更优选为5nm以上且100nm以下，更优选为10nm以上且100nm以下，更优选为10nm以上且70nm以下，更优选为15nm以上且70nm以下，更优选为15nm以上且50nm以下，更优选为20nm以上且50nm以下。此外，在用于更微型的半导体装置的晶体管中，氧化物半导体的厚度优选为1nm以上且20nm以下，优选为3nm以上且15nm以下，优选为5nm以上且12nm以下，优选为5nm以上且10nm以下。另外，晶体管的沟道形成区域中的氧化物半导体的平均厚度例如优选为2nm以上且15nm以下。

630、第一层的厚度例如优选为0.5nm以上且50nm以下，更优选为0.5nm以上且30nm以下，更优选为0.5nm以上且20nm以下，更优选为1nm以上且50nm以下，更优选为1nm以上且30nm以下，更优选为1nm以上且20nm以下，更优选为2nm以上且20nm以下。另外，第一层的厚度更优选为0.5nm以上且3nm以下。

631、另外，第一层优选具有厚度为0.1nm以上且3nm以下的区域，更优选具有厚度为0.1nm以上且2nm以下的区域。或者，更优选具有厚度为0.5nm以上且3nm以下的区域，进一步优选具有厚度为0.5nm以上且2nm以下的区域。

632、第二层的厚度例如优选为200nm以下。此外，当第二层呈层状时，第二层的厚度例如优选为1nm以上且200nm以下，更优选为1nm以上且100nm以下，进一步优选为2nm以上且100nm以下。

633、或者，在第二层能够起到晶核作用的情况下有时第二层不以层状存在而成为岛状区域的集合体。在这种情况下，例如第二层所包括的岛状区域分散地存在。

634、第三层的厚度的优选范围可以参照第一层的厚度的说明。

635、[氧化物半导体中的杂质]

636、在此，说明氧化物半导体中的各杂质的影响。

637、如上述实施方式中说明，在作为半导体层使用氧化物半导体的晶体管中，当在氧化物半导体的沟道形成区域中存在氧空位（vo）及杂质时，有时电特性容易变动而可靠性下降。因此，为了使os晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质，可以举出氢、碳、氮等。

638、在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷态。由此，将利用sims测得的氧化物半导体的沟道形成区域中的碳浓度设定为1×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为3×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，更优选为3×1018atoms/cm3以下，进一步优选为1×1018atoms/cm3以下。此外，将利用sims测得的氧化物半导体的沟道形成区域中的硅浓度设定为1×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为3×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，更优选为3×1018atoms/cm3以下，进一步优选为1×1018atoms/cm3以下。

639、此外，当氧化物半导体包含氮时，产生作为载流子的电子，使载流子浓度增高，而容易被n型化。其结果是，将包含氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱态。其结果是，有时晶体管的电特性不稳定。因此，将利用sims测得的氧化物半导体的沟道形成区域中的氮浓度设定为1×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，更优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。

640、此外，包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，将利用sims测得的氧化物半导体的沟道形成区域中的氢浓度设定低于1×1020atoms/cm3，优选低于5×1019atoms/cm3，更优选低于1×1019atoms/cm3，进一步优选低于5×1018atoms/cm3，更进一步优选低于1×1018atoms/cm3，还进一步优选低于1×1017atoms/cm3。

641、此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而产生载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用sims测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。

642、通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。

643、本实施方式可以与其他实施方式适当地组合。此外，在本说明书中，在一个实施方式中示出多个结构例子的情况下，可以适当地组合该结构例子。

644、（实施方式3）

645、在本实施方式中，说明根据本发明的一个方式的半导体装置的半导体装置900。半导体装置900可以被用作存储装置。

646、图36示出半导体装置900的结构例子的方框图。图36所示的半导体装置900包括驱动电路910及存储阵列920。存储器阵列920包括一个以上的存储单元950。图36示出存储阵列920包括配置为矩阵状的多个存储单元950的例子。

647、可以将实施方式1所示的晶体管用于存储单元950。通过使用上述晶体管，可以提高存储装置的工作速度。并且，可以实现存储装置的微型化及高集成化。此外，可以增大存储装置的单位面积的容量。

648、驱动电路910包括psw931（功率开关）、psw932及外围电路915。外围电路915包括外围电路911、控制电路912（control circuit）及电压生成电路928。

649、在半导体装置900中，根据需要可以适当地取舍各电路、各信号及各电压。或者，也可以增加其它电路或其它信号。信号bw、信号ce、信号gw、信号clk、信号wake、信号addr、信号wda、信号pon1、信号pon2为从外部输入的信号，信号rda为输出到外部的信号。信号clk为时钟信号。

650、此外，信号bw、信号ce及信号gw为控制信号。信号ce为芯片使能信号，信号gw为全局写入使能信号，信号bw为字节写入使能信号。信号addr为地址信号。信号wda为写入数据，信号rda为读出数据。信号pon1、pon2为电源门控控制用信号。此外，信号pon1、pon2也可以在控制电路912中生成。

651、控制电路912为具有控制半导体装置900的整体工作的功能的逻辑电路。例如，控制电路912对信号ce、信号gw及信号bw进行逻辑运算来决定半导体装置900的工作模式（例如，写入工作、读出工作）。或者，控制电路912生成外围电路911的控制信号，以执行上述工作模式。

652、电压生成电路928具有生成负电压的功能。信号wake具有控制对电压生成电路928输入信号clk的功能。例如，当作为信号wake被施加h电平的信号时，信号clk被输入到电压生成电路928，电压生成电路928生成负电压。

653、外围电路911是用来对存储单元950进行数据的写入及读出的电路。外围电路911包括行译码器941、列译码器942、行驱动器923、列驱动器924、输入电路925、输出电路926及读出放大器927。

654、行译码器941及列译码器942具有对信号addr进行译码的功能。行译码器941是用来指定要访问行的电路，列译码器942是用来指定要访问列的电路。行驱动器923具有选择由行译码器941指定的行的功能。列驱动器924具有如下功能：将数据写入存储单元950的功能；从存储单元950读出数据的功能；保持所读出的数据的功能等。

655、输入电路925具有保持信号wda的功能。输入电路925中保持的数据输出到列驱动器924。输入电路925的输出数据是写入存储单元950的数据（din）。列驱动器924从存储单元950读出的数据（dout）被输出至输出电路926。输出电路926具有保持dout的功能。此外，输出电路926具有将dout输出到半导体装置900的外部的功能。从输出电路926输出的数据为信号rda。

656、psw931具有控制向外围电路915供给vdd的功能。psw932具有控制向行驱动器923供给vhm的功能。在此，半导体装置900的高电源电压为vdd，低电源电压为gnd（地电位）。此外，vhm是用来使字线成为高电平的高电源电压，高于vdd。利用信号pon1控制psw931的开/关，利用信号pon2控制psw932的开/关。在图36中，外围电路915中被供应vdd的电源域的个数为1，但是也可以为多个。此时，可以对各电源域设置功率开关。

657、参照图37a至图37h说明可用于存储单元950的其他存储单元的结构例子。

658、[dosram]

659、图37a示出dram的存储单元的电路结构例子。在本说明书等中，将使用os晶体管的dram称为dosram（dynamic oxide semiconductor random access memory：氧化物半导体动态随机存取存储器）。存储单元951包括晶体管m1和电容器ca。

660、晶体管m1也可以包括前栅极（有时简称为栅极）及背栅极。此时，背栅极也可以与被供应恒定电位或信号的布线连接，并且前栅极与背栅极也可以连接。

661、晶体管m1的第一端子与电容器ca的第一端子连接，晶体管m1的第二端子与布线bil连接，晶体管m1的栅极与布线wol连接。电容器ca的第二端子与布线cal连接。

662、布线bil被用作位线，布线wol被用作字线。布线cal被用作用来对电容器ca的第二端子施加指定电位的布线。在数据的写入及读出中，优选对布线cal施加低电平电位（有时称为基准电位）。

663、对布线wol施加高电平电位来使晶体管m1变为导通状态而使布线bil与电容器ca的第一端子连接，由此进行数据的写入及读出。

664、此外，可用作存储单元950的存储单元不局限于存储单元951，也可以改变电路结构。例如，也可以采用图37b所示的存储单元952的结构。存储单元952是不包括电容器ca及布线cal的情况的例子。晶体管m1的第一端子处于电浮动状态。

665、在存储单元952中，通过晶体管m1写入的电位保持在虚线所示的第一端子与栅极之间的电容（也称为寄生电容）中。通过采用这种结构，可以大幅度地简化存储单元的结构。

666、作为晶体管m1，优选使用实施方式1所示的os晶体管。通过使用实施方式1所示的os晶体管，可以提高存储装置的工作速度。并且，可以减少存储单元的占有面积。此外，os晶体管具有关态电流极小的特性。通过作为晶体管m1使用os晶体管，可以使晶体管m1的泄漏电流变得非常小。也就是说，可以利用晶体管m1长时间保持写入数据，由此可以降低存储单元的刷新频率。此外，可以省略存储单元的刷新工作。此外，由于泄漏电流非常小，所以可以在存储单元951及存储单元952中保持多值数据或模拟数据。

667、在此，参照图38说明dosram的结构的一个例子。在图38中，x方向平行于图示的晶体管的沟道宽度方向，y方向垂直于x方向，z方向垂直于x方向及y方向。

668、如图38所示，存储单元951包括晶体管m1及电容器ca。晶体管m1上设置有绝缘体284。绝缘体284可以使用可用于绝缘体216的绝缘体。注意，晶体管m1具有与实施方式1所示的晶体管200相同的结构，对相同的构成要素附加相同的附图标记。晶体管200的详细内容可以参照实施方式1。另外，以与晶体管m1的源电极和漏电极中的一个（导电体242b）接触的方式设置导电体240b（导电体240b1及导电体240b2）。导电体240b在z方向上延伸并被用作布线bil。另外，晶体管200的导电体260在x方向上延伸并被用作布线wol。

669、电容器ca包括导电体242a上的导电体453、导电体453上的绝缘体454以及绝缘体454上的导电体460（导电体460a及导电体460b）。

670、导电体453、绝缘体454及导电体460的每一个的至少一部分配置在设置于绝缘体271a、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中的开口部的内侧。导电体453、绝缘体454及导电体460的每一个的端部至少位于绝缘体283上，优选位于绝缘体285上。绝缘体454以覆盖导电体453的端部的方式设置。由此，可以使导电体453与导电体460电绝缘。

671、设置于绝缘体271a、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中的开口部的深度越深（也就是说，使绝缘体271a、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中的一个或多个的厚度变大）电容器ca的静电电容可以越大。通过增大电容器ca的单位面积的静电电容，可以实现存储装置的微型化或高集成化。

672、导电体453具有用作电容器ca的一个电极（下部电极）的区域。绝缘体454具有用作电容器ca的介电质的区域。导电体460具有用作电容器ca的另一个电极（上部电极）的区域。此外，可以将导电体460的顶部延伸并用作布线cal。电容器ca构成mim（metal-insulator-metal：金属-绝缘体-金属）电容器。

673、以与氧化物半导体230重叠的方式设置在氧化物半导体230上的导电体242a被用作与电容器ca的下部电极电连接的电极。

674、电容器ca所包括的导电体453及导电体460可以分别使用可用于导电体205或导电体260的各种导电体形成。导电体453及导电体460优选都利用ald法或cvd法等覆盖性高的沉积方法沉积。例如，作为导电体453可以使用利用ald法或cvd法沉积的氮化钛或氮化钽。

675、导电体453的底面与导电体242a的顶面接触。这里，通过作为导电体242a使用导电性良好的导电材料，可以降低导电体453与导电体242a的接触电阻。

676、另外，作为导电体460a可以使用利用ald法或cvd法沉积的氮化钛，作为导电体460b可以使用利用cvd法沉积的钨。在此，对绝缘体454的钨的密接性充分高时，作为导电体460也可以使用利用cvd法沉积的钨的单层结构。

677、电容器ca所包括的绝缘体454优选使用上述实施方式所说明的相对介电常数高（high-k）的材料。通过使用这种high-k材料，可以以能够抑制泄漏电流的程度增厚绝缘体454，并且可以充分确保电容器ca的静电电容。另外，绝缘体454优选利用ald法或cvd法等覆盖性高的沉积方法沉积。

678、此外，优选将由上述材料构成的绝缘体层叠地使用，优选使用相对介电常数高（high-k）的材料与该相对介电常数高（high-k）的材料相比介电强度大的材料的叠层结构。例如，作为绝缘体454可以使用以氧化锆、氧化铝、氧化锆的顺序依次层叠的绝缘体。此外，例如，可以使用以氧化锆、氧化铝、氧化锆、氧化铝的顺序依次层叠的绝缘体。此外，例如，可以使用以铪锆氧化物、氧化铝、铪锆氧化物、氧化铝的顺序依次层叠的绝缘体。通过将氧化铝等介电强度比较大的绝缘体层叠地使用，提高介电强度，因此可以抑制电容器ca的静电破坏。

679、此外，作为绝缘体454，也可以使用可具有铁电性的材料。作为可具有铁电性的材料，可以举出氧化铪、氧化锆、铪锆氧化物（hfzrox（x为大于0的实数））等金属氧化物。此外，作为可具有铁电性的材料，可以举出对氧化铪添加元素j1（在此，元素j1为选自锆、硅、铝、钆、钇、镧、锶等中的一个或多个）的材料。在此，可以适当地设定铪的原子个数与元素j1的原子个数之比，例如，可以将铪的原子个数与元素j1的原子个数之比设定为1：1或其附近。此外，作为可具有铁电性的材料，可以举出对氧化锆添加元素j2（在此，元素j2为选自铪、硅、铝、钆、钇、镧、锶等中的一个或多个）的材料等。此外，可以适当地设定锆的原子个数与元素j2的原子个数之比，例如，可以将锆的原子个数与元素j2的原子个数之比设定为1：1或其附近。注意，在上述结构中，也可以使用镧系元素代替镧。此外，作为可具有铁电性的材料，也可以使用钛酸铅（pbtiox）、钛酸钡锶（bst）、钛酸锶、锆钛酸铅（pzt）、钽酸锶铋（sbt）、铁酸铋（bfo）、钛酸钡等具有钙钛矿结构的压电陶瓷。

680、此外，作为可具有铁电性的材料，可以举出包含元素m1、元素m2及氮的金属氮化物。在此，元素m1为选自铝、镓、铟等中的一个或多个。此外，元素m2为选自硼、钪、钇、镧、铈、钕、铕、钛、锆、铪、钒、铌、钽、铬等中的一个或多个。此外，可以适当地设定元素m1与元素m2的原子个数比。此外，包含元素m1及氮的金属氧化物即便不包含元素m2也有时具有铁电性。此外，作为可具有铁电性的材料，可以举出对上述金属氮化物添加元素m3的材料。注意，元素m3为选自镁、钙、锶、锌、镉等中的一个或多个。在此，可以适当地设定元素m1的原子个数、元素m2的原子个数与元素m3的原子个数之比。

681、此外，作为可具有铁电性的材料，可以举出srtao2n、batao2n等钙钛矿型氧氮化物、κ型氧化铝的gafeo3等。

682、注意，在上述说明中，虽然示出金属氧化物及金属氮化物的例子，但是不局限于此。例如，也可以使用对上述金属氧化物添加氮的金属氧氮化物或者对上述金属氮化物添加氧的金属氮氧化物等。

683、此外，作为可具有铁电性的材料，例如，可以使用由选自上述材料中的多个材料构成的混合物或化合物。此外，绝缘体454可以具有由选自上述所列举的材料中的多个材料构成的叠层结构。注意，上述所列举的材料等的晶体结构（特性）可能不仅根据沉积条件而且还根据各种工艺等而发生变化，由此在本说明书等中，呈现铁电性的材料不仅被称为铁电体，而且还被称为可具有铁电性的材料。

684、铁电体为绝缘体，具有受到外加电场的作用而在内部发生极化，并在该电场为0时也保持极化的性质。因此，通过使用将该材料用作介电体的电容器（以下，有时称为铁电电容器），可以形成非易失性存储元件。使用铁电电容器的非易失性存储元件有时被称为feram（ferroelectric random access memory：铁电随机存取存储器）、铁电存储器等。例如，铁电存储器包括晶体管及铁电电容器，晶体管的源极和漏极中的一个与铁电电容器的一个端子电连接。由此，在作为电容器ca使用铁电电容器的情况下，本实施方式所示的存储装置被用作铁电存储器。

685、另外，铁电性被认为是因为包含在铁电层中的晶体的氧或氮受到外部电场来发生位移而呈现的。此外，呈现铁电性被推定为依赖于包含在铁电层中的晶体的结构。因此，为了使绝缘体454呈现铁电性，绝缘体454需要包含晶体。尤其是，绝缘体454优选包含具有正交晶系晶体结构的晶体，由此呈现铁电性。包含在绝缘体454中的晶体的晶体结构为选自等轴晶系、四方晶系、正交晶系、单斜晶系和六方晶系中的任何一个或多个即可。此外，绝缘体454也可以具有非晶结构。此时，绝缘体454也可以具有非晶结构和晶体结构的复合结构。

686、设置于绝缘体271a、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中的开口部的深度越深（也就是说，使绝缘体271a、绝缘体275、绝缘体280、绝缘体282、绝缘体283及绝缘体285中的一个或多个的厚度变大）电容器ca的静电电容可以越大。例如，通过调节绝缘体285的厚度可以设定电容器ca的静电电容。具体而言，将绝缘体285的厚度设定为50nm以上且250nm以下的范围内，将上述开口部的深度设定为150nm以上且350nm以下左右，即可。通过上述范围内形成电容器ca，使电容器ca具有充分的静电电容，且在层叠多个存储单元的层的半导体装置中，可以不使一个层的高度过度增高。在多个存储单元的层的每一个中，可以使设置在各存储单元中的电容器的静电电容不同。在采用该结构时，例如，使设置在各存储单元的层中的绝缘体285的厚度不同即可。

687、在配置有电容器ca的设置在绝缘体285等中的开口部，该开口部的侧壁也可以垂直于或大致垂直于绝缘体222的顶面，也可以具有锥形形状。通过侧壁具有锥形形状，可以提高设置在绝缘体285等的开口部的导电体453等的覆盖性，因此可以降低空洞等缺陷。

688、以与氧化物半导体230重叠的方式设置在氧化物半导体230上的导电体242b被用作与导电体240b电连接的布线。例如，在图38中，导电体242b的顶面及侧端部与在z方向上延伸的导电体240b电连接。

689、当导电体240b直接与导电体242b的顶面和侧端部中的至少一个接触时，不需要另行设置用于连接的电极，因此可以缩小存储器阵列的占有面积。此外，存储单元的集成度得到提高，可以增大存储装置的存储容量。此外，导电体240b优选与导电体242b的顶面的一部分及侧端部接触。通过导电体240b与导电体242b的多个面接触，可以降低导电体240b与导电体242b的接触电阻。

690、导电体240b设置在形成在绝缘体216、绝缘体221、绝缘体222、绝缘体224、绝缘体271b、绝缘体275、绝缘体280、绝缘体282、绝缘体283、绝缘体285及绝缘体284中的开口中。

691、此外，如图38所示，优选以与导电体240b的侧面接触的方式设置绝缘体241b。具体而言，以与绝缘体216、绝缘体221、绝缘体222、绝缘体224、绝缘体271b、绝缘体275、绝缘体280、绝缘体282、绝缘体283、绝缘体285及绝缘体284的开口部的内壁接触的方式设置绝缘体241b。此外，在该开口部的内侧突出形成的氧化物半导体230的侧面也形成有绝缘体241b。在此，导电体242b的至少一部分从绝缘体241b露出并与导电体240b接触。也就是说，导电体240b以隔着绝缘体241b嵌入在上述开口部的内部的方式设置。

692、此外，如图38所示，形成在导电体242b的下方的绝缘体241b的最上部优选位于导电体242b的顶面的下方。通过采用该结构，导电体240b可以与导电体242b的侧端部的至少一部分接触。此外，形成在导电体242b的下方的绝缘体241b优选具有与氧化物半导体230的侧面接触的区域。通过采用该结构，可以抑制绝缘体280等所包含的水、氢等杂质经过导电体240b混入到氧化物半导体230。

693、在配置有导电体240b及绝缘体241b的开口部，该开口部的侧壁也可以垂直于或大致垂直于绝缘体222的顶面，也可以具有锥形形状。通过侧壁具有锥形形状，设置在该开口部中的绝缘体241b等的覆盖性得到提高。

694、[nosram]

695、图37c示出2个晶体管1个电容器的增益单元型存储单元的电路结构例子。存储单元953包括晶体管m2、晶体管m3和电容器cb。在本说明书等中，有时包括将os晶体管用作晶体管m2的增益单元型存储单元的存储装置被称为nosram（nonvolatile oxidesemiconductor ram：氧化物半导体非易失性随机存取存储器）。

696、晶体管m2的第一端子与电容器cb的第一端子连接，晶体管m2的第二端子与布线wbl连接，晶体管m2的栅极与布线wol连接。电容器cb的第二端子与布线cal连接。晶体管m3的第一端子与布线rbl连接，晶体管m3的第二端子与布线sl连接，晶体管m3的栅极与电容器cb的第一端子连接。

697、布线wbl被用作写入位线，布线rbl被用作读出位线，布线wol被用作字线。布线cal被用作对电容器cb的第二端子施加预定电位的布线。在进行数据的写入时、正在保持数据保持时、在进行数据的读出时，优选对布线cal施加低电平电位（有时称为基准电位）。

698、对布线wol施加高电平电位来使晶体管m2变为导通状态而使布线wbl与电容器cb的第一端子连接，由此进行数据的写入。具体地，在晶体管m2处于导通状态时，对布线wbl施加对应于要记录的信息的电位来对电容器cb的第一端子及晶体管m3的栅极写入该电位。然后，对布线wol施加低电平电位使晶体管m2变为非导通状态，由此保持电容器cb的第一端子的电位及晶体管m3的栅极的电位。

699、数据的读出通过对布线sl施加预定的电位来进行。由于晶体管m3的源极-漏极间流过的电流及晶体管m3的第一端子的电位由晶体管m3的栅极的电位及晶体管m3的第二端子的电位决定，所以通过读出与晶体管m3的第一端子连接的布线rbl的电位，可以读出电容器cb的第一端子（或晶体管m3的栅极）所保持的电位。也就是说，可以从电容器cb的第一端子（或晶体管m3的栅极）所保持的电位读出该存储单元中写入的信息。

700、例如，也可以采用将布线wbl与布线rbl合为一个布线bil的结构。图37d示出该存储单元的电路结构例子。在存储单元954中，将存储单元953的布线wbl与布线rbl合为一个布线bil，晶体管m2的第二端子及晶体管m3的第一端子与布线bil连接。也就是说，存储单元954将写入位线和读出位线合为一个布线bil工作。

701、图37e所示的存储单元955是省略存储单元953中的电容器cb及布线cal的例子。另外，图37f所示的存储单元956是省略存储单元954中的电容器cb及布线cal的例子。通过采用这种结构，可以提高存储单元的集成度。

702、注意，优选将实施方式1所示的os晶体管至少用作晶体管m2。尤其是，作为晶体管m2及晶体管m3优选使用实施方式1所示的os晶体管。通过使用实施方式1所示的os晶体管，可以提高存储装置的工作速度。并且，可以减少存储单元的占有面积。

703、因为os晶体管具有关态电流极小的特性，所以可以利用晶体管m2长时间地保持写入数据，由此可以降低存储单元的刷新频率。此外，可以省略存储单元的刷新工作。此外，由于泄漏电流非常小，所以可以对存储单元953、存储单元954、存储单元955及存储单元956保持多值数据或模拟数据。

704、作为晶体管m2使用os晶体管的存储单元953、存储单元954、存储单元955及存储单元956是nosram的一个方式。

705、另外，作为晶体管m3也可以使用si晶体管。si晶体管可以提高场效应迁移率并可以为p沟道型晶体管，所以可以提高电路设计的自由度。

706、此外，当作为晶体管m3使用os晶体管时，存储单元可以由单极性电路构成。

707、另外，图37g示出3个晶体管1个电容器的增益单元型存储单元957。存储单元957包括晶体管m4至晶体管m6及电容器cc。

708、晶体管m4的第一端子与电容器cc的第一端子连接，晶体管m4的第二端子与布线bil连接，晶体管m4的栅极与布线wol连接。电容器cc的第二端子与晶体管m5的第一端子及布线gndl电连接。晶体管m5的第二端子与晶体管m6的第一端子连接，晶体管m5的栅极与电容器cc的第一端子连接。晶体管m6的第二端子与布线bil连接，晶体管m6的栅极与布线rwl连接。

709、布线bil用作位线，布线wol用作写入字线，布线rwl用作读出字线。布线gndl是供应低电平电位的布线。

710、对布线wol施加高电平电位来使晶体管m4变为导通状态而使布线bil与电容器cc的第一端子连接，由此进行数据的写入。具体地，在晶体管m4处于导通状态时，对布线bil施加对应于要记录的信息的电位来对电容器cc的第一端子及晶体管m5的栅极写入该电位。然后，对布线wol施加低电平电位使晶体管m4变为非导通状态，由此保持电容器cc的第一端子的电位及晶体管m5的栅极的电位。

711、数据的读出通过将布线bil预充电至预定的电位之后使布线bil变为电浮动状态并对布线rwl施加高电平电位来进行。通过使布线rwl变为高电平电位，晶体管m6变为导通状态，布线bil与晶体管m5的第二端子变为电连接状态。此时，晶体管m5的第二端子被施加布线bil的电位，但是晶体管m5的第二端子的电位及布线bil的电位根据电容器cc的第一端子（或晶体管m5的栅极）所保持的电位而变化。这里，可以通过读出布线bil的电位来读出电容器cc的第一端子（或晶体管m5的栅极）所保持的电位。也就是说，可以从电容器cc的第一端子（或晶体管m5的栅极）所保持的电位读出该存储单元中写入的信息。

712、注意，优选将实施方式1所示的os晶体管至少用作晶体管m4。通过使用实施方式1所示的os晶体管，可以减少存储单元的占有面积。

713、作为晶体管m5及m6也可以使用si晶体管。如上所述，si晶体管的场效应迁移率根据用于半导体层的硅的结晶状态等有时比os晶体管的场效应迁移率高。

714、此外，当作为晶体管m5及m6使用os晶体管时，存储单元可以由单极性电路构成。

715、[os-sram]

716、图37h示出使用os晶体管的sram（static random access memory：静态随机存取存储器）的一个例子。在本说明书等中，将使用os晶体管的sram称为os-sram（oxidesemiconductor-sram）。图37h所示的存储单元958是能够进行备份的sram的存储单元。

717、存储单元958包括晶体管m7至晶体管m10、晶体管ms1至晶体管ms4、电容器cd1和电容器cd2。另外，晶体管ms1及晶体管ms2是p沟道型晶体管，晶体管ms3及晶体管ms4是n沟道型晶体管。

718、晶体管m7的第一端子与布线bil连接，晶体管m7的第二端子与晶体管ms1的第一端子、晶体管ms3的第一端子、晶体管ms2的栅极、晶体管ms4的栅极及晶体管m10的第一端子连接。晶体管m7的栅极与布线wol连接。晶体管m8的第一端子与布线bilb连接，晶体管m8的第二端子与晶体管ms2的第一端子、晶体管ms4的第一端子、晶体管ms1的栅极、晶体管ms3的栅极及晶体管m9的第一端子连接。晶体管m8的栅极与布线wol连接。

719、晶体管ms1的第二端子与布线vdl电连接。晶体管ms2的第二端子与布线vdl电连接。晶体管ms3的第二端子与布线gndl电连接。晶体管ms4的第二端子与布线gndl电连接。

720、晶体管m9的第二端子与电容器cd1的第一端子连接，晶体管m9的栅极与布线brl连接。晶体管m10的第二端子与电容器cd2的第一端子连接，晶体管m10的栅极与布线brl连接。

721、电容器cd1的第二端子与布线gndl连接，电容器cd2的第二端子与布线gndl连接。

722、布线bil及布线bilb被用作位线，布线wol被用作字线，布线brl是用来控制晶体管m9及晶体管m10的导通状态、非导通状态的布线。

723、布线vdl是提供高电平电位的布线，布线gndl是提供低电平电位的布线。

724、数据的写入通过对布线wol施加高电平电位并对布线brl施加高电平电位来进行。具体地，在晶体管m10处于导通状态时，对布线bil施加对应于要记录的信息的电位，将该电位写入到晶体管m10的第二端子一侧。

725、存储单元958利用晶体管ms1至晶体管ms2构成反相器环路，所以对应于该电位的数据信号的反相信号被输入晶体管m8的第二端子一侧。由于晶体管m8处于导通状态，所以施加到布线bil的电位，即，被输入布线bil的信号的反相信号输出至布线bilb。此外，由于晶体管m9及晶体管m10处于导通状态，晶体管m7的第二端子的电位及晶体管m8的第二端子的电位分别由电容器cd2的第一端子及电容器cd1的第一端子保持。然后，通过对布线wol施加低电平电位并对布线brl施加低电平电位使晶体管m7至晶体管m10变为非导通状态，来保持电容器cd1的第一端子的电位及电容器cd2的第一端子的电位。

726、数据的读出通过如下方法进行：预先将布线bil及布线bilb预充电至预定的电位，然后对布线wol施加高电平电位并对布线brl施加高电平电位，由此电容器cd1的第一端子的电位被存储单元958的反相器环路刷新而输出至布线bilb。此外，电容器cd2的第一端子的电位被存储单元958的反相器环路刷新而输出至布线bil。由于布线bil及布线bilb分别从预充电的电位变为电容器cd2的第一端子的电位及电容器cd1的第一端子的电位，所以可以从布线bil或布线bilb的电位读出存储单元所保持的电位。

727、另外，晶体管m7至晶体管m10优选使用os晶体管。由此，可以利用晶体管m7至晶体管m10长时间地保持写入数据，因此可以降低存储单元的刷新频率。此外，可以省略存储单元的刷新工作。此外，通过作为晶体管m7至晶体管m10使用实施方式1所示的os晶体管，可以提高存储装置的工作速度。并且，可以减少存储单元的占有面积。

728、此外，作为晶体管ms1至晶体管ms4也可以使用si晶体管。

729、半导体装置900所具有的驱动电路910及存储器阵列920也可以设置在同一平面上。另外，如图39a所示，也可以重叠设置驱动电路910和存储阵列920。通过使驱动电路910与存储器阵列920重叠，可以缩短信号传输距离。此外，如图39b所示，也可以在驱动电路910上层叠多个存储阵列920。

730、在此，参照图40说明层叠多个存储阵列920的半导体装置900的结构例子。

731、图40所示的半导体装置900包括：包括晶体管310等的层的驱动电路910；以及驱动电路910上的存储阵列920[1]至920[m]。在此，在图40中，将设置在第一层（最下方）的层记为存储器阵列920[1]，将设置在第二层的上述层记为存储器阵列920[2]，将设置在第m层（最上方）的上述层记为存储器阵列920[m]。也就是说，在本发明的一个方式的存储装置中，也可以包括多个包括存储单元的层且层叠有多个层。

732、图40示出驱动电路910所包括的晶体管310。晶体管310设置在衬底311上，并包括用作栅极的导电体316、用作栅极绝缘体的绝缘体315、包含衬底311的一部分的半导体区域313以及用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。另外，优选在相邻的晶体管310之间设置元件分离层318。晶体管310可以是p沟道型晶体管或n沟道型晶体管。作为衬底311，例如可以使用单晶硅衬底。

733、在此，在晶体管310中，形成沟道的半导体区域313（衬底311的一部分）具有凸形状。此外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。此外，导电体316也可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管310也被称为fin型晶体管。此外，也可以以与凸部的顶部接触的方式具有用于形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对soi衬底进行加工来形成具有凸形状的半导体膜。

734、注意，图40所示的晶体管310的结构只是一个例子，不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。

735、在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一符号表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。

736、例如，晶体管310上作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，导电体328等嵌入绝缘体320及绝缘体322中。此外，导电体330等嵌入绝缘体324及绝缘体326中。此外，导电体328及导电体330被用作接触插头或布线。

737、此外，用作层间膜的绝缘体也可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过cmp处理实现平坦化。

738、作为能够用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。

739、例如，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。

740、驱动电路910上设置有绝缘体208，形成在绝缘体208中的开口中设置有导电体207。并且，绝缘体208上设置有绝缘体210，形成在绝缘体210中的开口中设置有导电体209。再者，绝缘体210上设置有绝缘体212，绝缘体212上设置有绝缘体214。形成在绝缘体212及绝缘体214中的开口嵌入有设置在存储器阵列920[1]中的导电体240b的一部分。在此，绝缘体208及绝缘体210可以使用可用作绝缘体216的绝缘体。

741、导电体207被用作电连接到驱动电路910的布线。此外，导电体207的顶面以与导电体209的底面接触的方式设置。另外，导电体209的顶面接触于设置在存储器阵列920[1]中的导电体240b的底面。通过采用这种结构，可以将相当于布线bil的导电体240b与驱动电路910电连接。

742、存储器阵列920[1]至920[m]都包括多个存储单元951。各存储单元951所包括的导电体240b电连接于上层的导电体240b及下层的导电体240b。

743、如图40所示，在相邻的存储单元951中共同使用导电体240b。另外，在相邻的存储单元951中，以导电体240b为界右侧的结构和左侧的结构呈对称设置。

744、在上述存储器阵列920中可以层叠设置多个存储器阵列920[1]至920[m]。通过将存储器阵列920所包括的存储器阵列920[1]至920[m]配置在垂直于设置有驱动电路910的衬底表面的方向上，可以提高存储单元951的存储密度。此外，存储器阵列920可以在垂直方向上反复使用相同的制造工序制造。半导体装置900可以降低存储器阵列920的制造成本。

745、另外，如图41所示，也可以以覆盖存储器阵列920[1]至920[m]的方式设置绝缘体215。在此，绝缘体215可以使用与绝缘体212同样的绝缘材料，优选使用上述具有抑制氢扩散的功能的绝缘体。例如，优选将氮化硅用于绝缘体215。

746、如图41所示，绝缘体215优选以与绝缘体212的顶面接触的方式设置。通过采用这种结构，可以由绝缘体215及绝缘体212密封存储器阵列920[1]至920[m]。因此，可以抑制氢从外部进入存储器阵列920[1]至920[m]中。由此，可以抑制存储器阵列920[1]至920[m]所包括的os晶体管的电特性及可靠性的下降。

747、另外，虽然在图41中示出由绝缘体215同时覆盖存储阵列920[1]至920[m]的结构，但是本发明不局限于此。例如，也可以由绝缘体215覆盖存储器阵列920[1]至920[m]中的每一个。

748、接着，说明可以包括上述存储装置等半导体装置的运算处理装置的一个例子。

749、图42是运算装置960的方框图。图42所示的运算装置960例如可以用于cpu。此外，运算装置960也可以用于包括比cpu多（几十个至几百个）的能够进行并行处理的处理器核心的gpu（graphics processing unit：图形处理器）、tpu（tensor processing unit：张量处理器）、npu（neural processing unit：神经网络处理器）等处理器。

750、图42所示的运算装置960在衬底990上包括：alu991（alu：arithmetic logicunit：算术逻辑单元）、alu控制器992、指令译码器993、中断控制器994、时序控制器995、寄存器996、寄存器控制器997、总线接口998、缓存999以及缓存接口989。作为衬底990使用半导体衬底、soi衬底、玻璃衬底等。还可以包括能够改写的rom及rom接口。缓存999及缓存接口989也可以设置在不同的芯片上。

751、缓存999与设置在不同芯片上的主存储器通过缓存接口989连接。缓存接口989具有将保持在主存储器中的数据的一部分供应到缓存999的功能。此外，缓存接口989具有将保持在缓存999中的数据的一部分通过总线接口998输出到alu991或寄存器996等的功能。

752、如后面所述，可以以层叠在运算装置960上的方式设置存储器阵列920。存储器阵列920可以被用作缓存。此时，缓存接口989可以具有将保持在存储器阵列920中的数据供应到缓存999的功能。另外，此时，优选在缓存接口989的一部分包括驱动电路910。

753、注意，也可以不设置缓存999而仅将存储器阵列920用作缓存。

754、图42所示的运算装置960只是简化其结构而所示的一个例子而已，所以实际上的运算装置960根据其用途具有各种各样的结构。例如，优选采用以包括图42所示的运算装置960的结构为一个核心而设置多个该核心并使其同时工作的所谓的多核结构。核心个数越多，越可以提高运算性能。核心个数越多越优选，例如优选为2个，更优选为4个，进一步优选为8个，更进一步优选为12个，还进一步优选为16个或以上。此外，当在服务器中使用等需要非常高的运算性能时，优选采用包括16个以上、优选包括32个以上、更优选包括64个以上的核心的多核结构。此外，在运算装置960的内部运算电路、数据总线等中能够处理的位数例如可以为8位、16位、32位、64位等。

755、通过总线接口998输入到运算装置960的指令在被输入到指令译码器993并被译码后输入到alu控制器992、中断控制器994、寄存器控制器997、时序控制器995。

756、alu控制器992、中断控制器994、寄存器控制器997、时序控制器995根据被译码的指令进行各种控制。具体而言，alu控制器992生成用来控制alu991的工作的信号。此外，中断控制器994在执行运算装置960的程序时，根据其优先度、掩码状态等来判断来自外部的输入输出装置、外围电路等的中断要求而对该要求进行处理。寄存器控制器997生成寄存器996的地址，并根据运算装置960的状态而进行寄存器996的读出或写入。

757、此外，时序控制器995生成用来控制alu991、alu控制器992、指令译码器993、中断控制器994以及寄存器控制器997的工作时序的信号。例如，时序控制器995具有根据基准时钟信号来生成内部时钟信号的内部时钟生成器，并将内部时钟信号供应到上述各种电路。

758、在图42所示的运算装置960中，寄存器控制器997根据来自alu991的指令进行寄存器996中的保持工作的选择。换言之，寄存器控制器997选择在寄存器996所具有的存储单元中由触发器保持数据还是由电容器保持数据。在选择由触发器保持数据的情况下，对寄存器996中的存储单元供应电源电压。在选择由电容器保持数据的情况下，对电容器进行数据的改写，而可以停止对寄存器996中的存储单元供应电源电压。

759、存储器阵列920与运算装置960可以重叠地设置。图43a及图43b示出半导体装置970a的立体图。半导体装置970a在运算装置960上包括设置有存储器阵列的层930。层930设置有存储器阵列920l1、存储器阵列920l2及存储器阵列920l3。运算装置960与各存储器阵列具有彼此重叠的区域。为了容易理解半导体装置970a的结构，图43b分离地示出运算装置960及层930。

760、通过重叠地设置包括存储器阵列的层930和运算装置960，可以缩短两者的连接距离。由此，可以提高两者之间的通信速度。此外，因为连接距离较短，所以可以降低功耗。

761、作为包括存储器阵列的层930和运算装置960的叠层方法，可以采用如下方法：在运算装置960上直接层叠包括存储器阵列的层930（也称为单片叠层）；或者将运算装置960和层930分别形成在互不相同的衬底上，将两个衬底贴合在一起，而使用穿孔或导电膜的键合技术（cu-cu键合等）电连接。前者方法中不需要考虑贴合时的错位，因此不但可以减小芯片尺寸，而且可以降低制造成本。

762、在此，运算装置960中不包括缓存999并且设置在层930中的存储器阵列920l1、920l2及920l3都可以被用作缓存。此时，例如可以将存储器阵列920l1、存储器阵列920l2以及存储器阵列920l3分别用作l1缓存（也称为一级缓存）、l2缓存（也称为二级缓存）以及l3缓存（也称为三级缓存）。在三个存储器阵列中，存储器阵列920l3具有最大的容量及最低的访问频率。此外，存储器阵列920l1具有最小的容量及最高的访问频率。

763、注意，在将设置在运算装置960中的缓存999用作l1缓存时，可以将设置在层930中的各存储器阵列分别用作下级缓存或主存储器。主存储器是具有比缓存更大的容量及更低的访问频率的存储器。

764、另外，如图43b所示，设置有驱动电路910l1、驱动电路910l2及驱动电路910l3。驱动电路910l1与存储器阵列920l1通过连接电极940l1连接。同样地，驱动电路910l2与存储器阵列920l2通过连接电极940l2连接，驱动电路910l3与存储器阵列920l3通过连接电极940l3连接。

765、注意，虽然在此示出用作缓存的存储器阵列为三个的情况，但是也可以为一个、两个或四个以上。

766、在将存储器阵列920l1用作缓存时，驱动电路910l1也可以被用作缓存接口989的一部分或者与缓存接口989连接。同样地，驱动电路910l2、驱动电路910l3也可以被用作缓存接口989的一部分或者与缓存接口989的一部分连接。

767、将存储器阵列920用作缓存还是用作主存储器取决于各驱动电路910所包括的控制电路912。控制电路912可以根据从运算装置960供应的信号而将半导体装置900含有的多个存储单元950的一部分用作ram。

768、在半导体装置900中，可以将多个存储单元950的一部分用作缓存并将其他一部分用作主存储器。也就是说，半导体装置900可以具有作为缓存的功能和作为主存储器的功能。根据本发明的一个方式的半导体装置900例如可以被用作通用存储器。

769、此外，也可以以与运算装置960重叠的方式设置包括一个存储器阵列920的层930。图44a示出半导体装置970b的立体图。

770、在半导体装置970b中，可以将一个存储器阵列920分割为多个区域并且使各区域具有不同功能。图44a示出将区域l1用作l1缓存，将区域l2用作l2缓存，将区域l3用作l3缓存的情况的例子。

771、此外，在半导体装置970b中，可以根据状况改变区域l1至区域l3的每一个的容量。例如，l1缓存的容量的增大通过增大区域l1的面积来实现。通过采用这种结构，可以实现运算处理的高效化而提高处理速度。

772、此外，也可以层叠多个存储器阵列。图44b示出半导体装置970c的立体图。

773、半导体装置970c中层叠有包括存储器阵列920l1的层930l1、其上的包括存储器阵列920l2的层930l2以及其上的包括存储器阵列920l3的层930l3。可以将物理上最靠近运算装置960的存储器阵列920l1用作上级缓存并将最远离运算装置960的存储器阵列920l3用作下级缓存或主存储器。通过采用这种结构，可以增大各存储器阵列的容量，因此可以进一步提高处理能力。

774、注意，本实施方式可以与本说明书所示的其它实施方式适当地组合。

775、（实施方式4）

776、在本实施方式中说明根据本发明的一个方式的存储装置的应用例子。

777、一般而言，在计算机等半导体装置中，根据其用途使用各种存储装置。图45a以层级示出用于半导体装置的各种存储装置。越是上层的存储装置越被要求更快的工作速度，越是下层的存储装置越被要求更大的存储容量和更高的记录密度。在图45a中，从最上层依次包括cpu等运算处理装置中作为寄存器一起安装的存储器、l1缓存、l2缓存、l3缓存、主存储器、存储（storage）等。注意，虽然在此示出包括至l3缓存的例子，但也可以包括级别更低的缓存。

778、因为cpu等运算处理装置中作为寄存器一起安装的存储器用于运算结果的暂时储存等，所以从运算处理装置访问的频率高。因此，与存储容量相比更需求快的工作速度。此外，寄存器具有保持运算处理装置的设定信息等的功能。

779、缓存具有将保持在主存储器中的数据的一部分复制并保持的功能。通过将使用频率高的数据复制到缓存中，可以提高对数据访问的速度。缓存所需的存储容量少于主存储器，而缓存所需的工作速度高于主存储器。此外，将在缓存中被改写的数据复制并供应到主存储器。

780、主存储器具有保持从存储读出的程序、数据等的功能。

781、存储具有保持需要长期保存的数据和运算处理装置所使用的各种程序等的功能。因此，与更快的工作速度相比，存储被要求更大的存储容量和更高的记录密度。例如，可以使用3d nand等大容量非易失性存储装置。

782、根据本发明的一个方式的使用氧化物半导体的存储装置（os存储器）的工作速度快且能够长期间保持数据。因此，如图45a所示，本发明的一个方式的存储装置可以用于包括缓存的层级和包括主存储器的层级的双方。此外，根据本发明的一个方式的存储装置也可以用于包括存储的层级。

783、另外，图45b示出将sram用于缓存的一部分且将本发明的一个方式的os存储器用于缓存的其他一部分的例子。

784、可以将位于最下级的缓存称为llc（last level cache：末级缓存）。llc不需要比其上级的缓存更快的工作速度，但是被要求具有更大的存储容量。本发明的一个方式的os存储器具有快的工作速度，可以长期保持数据，所以可以适合用于llc。注意，本发明的一个方式的os存储器也可以用于flc（final level cache：最终级缓存）。

785、例如，如图45b所示，可以将sram用于上级缓存（l1缓存、l2缓存等）并将本发明的一个方式的os存储器用于llc。此外，如图45b所示，作为主存储器，除了os存储器以外还可以使用dram。

786、注意，本实施方式可以与本说明书所示的其它实施方式适当地组合。

787、（实施方式5）

788、在本实施方式中，说明可以使用在上述实施方式中说明的半导体装置的电子构件、电子设备、大型计算机、太空设备及数据中心（data center：也称为dc）。使用本发明的一个方式的半导体装置的电子设备、大型计算机、太空设备及数据中心对低功耗等高性能的实现很有效。

789、[电子设备]

790、图46a示出电子设备6500的立体图。图46a所示的电子设备6500是可以用作智能手机的便携式信息终端设备。电子设备6500包括框体6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、摄像头6507、光源6508及控制装置6509等。控制装置6509例如包括选自cpu、gpu及存储装置中的一个或多个。可以将本发明的一个方式的半导体装置用于显示部6502、控制装置6509等。

791、图46b所示的电子设备6600是可以用作笔记本型个人计算机的信息终端设备。电子设备6600包括框体6611、键盘6612、指向装置6613、外部连接端口6614、显示部6615、控制装置6616等。控制装置6616例如包括选自cpu、gpu及存储装置中的一个或多个。可以将本发明的一个方式的半导体装置用于显示部6615、控制装置6616等。此外，通过将本发明的一个方式的半导体装置用于上述控制装置6509及控制装置6616，可以降低功耗，所以是优选的。

792、[大型计算机]

793、接着，图46c示出大型计算机5600的立体图。在图46c所示的大型计算机5600中，多个机架式计算机5620收纳在机架5610中。此外，也可以将大型计算机5600称为超级计算机。

794、计算机5620例如可以具有图46d所示的立体图的结构。在图46d中，计算机5620包括母板5630，母板5630包括多个插槽5631以及多个连接端子。插槽5631插入有个人计算机卡5621。并且，个人计算机卡5621包括连接端子5623、连接端子5624、连接端子5625，它们连接到母板5630。

795、图46e所示的个人计算机卡5621是包括cpu、gpu、存储装置等的处理板的一个例子。个人计算机卡5621具有板5622。此外，板5622包括连接端子5623、连接端子5624、连接端子5625、半导体装置5626、半导体装置5627、半导体装置5628以及连接端子5629。注意，图46e示出半导体装置5626、半导体装置5627以及半导体装置5628以外的半导体装置，关于这些半导体装置的说明可以参照以下记载的半导体装置5626、半导体装置5627以及半导体装置5628的说明。

796、连接端子5629具有可以插入母板5630的插槽5631的形状，连接端子5629被用作连接个人计算机卡5621与母板5630的接口。作为连接端子5629的规格例如可以举出pcie等。

797、连接端子5623、连接端子5624、连接端子5625例如可以被用作用来对个人计算机卡5621供电或输入信号等的接口。此外，例如，可以被用作用来进行个人计算机卡5621所计算的信号的输出等的接口。作为连接端子5623、连接端子5624、连接端子5625各自的规格例如可以举出usb（通用串行总线）、sata（serial ata：串行ata）、scsi（small computersystem interface：小型计算机系统接口）等。此外，当从连接端子5623、连接端子5624、连接端子5625输出视频信号时，作为各规格可以举出hdmi（注册商标）等。

798、半导体装置5626包括进行信号的输入及输出的端子（未图示），通过将该端子插入板5622所包括的插座（未图示），可以电连接半导体装置5626与板5622。

799、半导体装置5627包括多个端子，例如通过将该端子以回流焊方式焊接到板5622所包括的布线，可以电连接半导体装置5627与板5622。作为半导体装置5627，例如，可以举出fpga、gpu、cpu等。

800、半导体装置5628包括多个端子，例如通过将该端子以回流焊方式焊接到板5622所包括的布线，可以电连接半导体装置5628与板5622。作为半导体装置5628，例如，可以举出存储装置等。

801、大型计算机5600可以用作并行计算机。通过将大型计算机5600用作并行计算机，例如可以进行人工智能的学习及推论所需要的大规模计算。

802、[太空设备]可以将本发明的一个方式的半导体装置适用于处理并储存信息的设备等的太空设备。

803、本发明的一个方式的半导体装置可以包括os晶体管。该os晶体管的因被照射辐射线而导致的电特性变动小。换言之，对于辐射线的耐性高，所以在辐射线有可能入射的环境下也可以适当地使用。例如，可以在宇宙空间中使用的情况下适当地使用os晶体管。

804、在图47中，作为太空设备的一个例子示出人造卫星6800。人造卫星6800包括主体6801、太阳能电池板6802、天线6803、二次电池6805以及控制装置6807。另外，图47示出在宇宙空间有行星6804的例子。注意，宇宙空间例如是指高度100km以上，但是本说明书所示的宇宙空间也可以包括热层、中间层及平流层。

805、另外，虽然图47中未图示，但是也可以将电池管理系统（也称为bms）或电池控制电路设置到二次电池6805。当将os晶体管用于上述电池管理系统或电池控制电路时，可以实现低功耗，并且即使在宇宙空间也可以具有高可靠性，所以是优选的。

806、此外，宇宙空间是其辐射剂量为地面的100倍以上的环境。作为辐射线，例如可以举出：以x射线及γ射线为代表的电磁波（电磁辐射线）；以及以α射线、β射线、中子射线、质子射线、重离子射线、介子射线等为代表的粒子辐射线。

807、在阳光照射到太阳能电池板6802时产生人造卫星6800进行工作所需的电力。然而，例如在阳光不照射到太阳能电池板的情况或者在照射到太阳能电池板的阳光量较少的情况下，所产生的电力量减少。因此，有可能不会产生人造卫星6800进行工作所需的电力。为了在所产生的电力较少的情况下也使人造卫星6800工作，优选在人造卫星6800中设置二次电池6805。此外，有时将太阳能电池板称为太阳能电池模块。

808、人造卫星6800可以生成信号。该信号通过天线6803传送，例如地面上的接收机或其他人造卫星可以接收该信号。通过接收人造卫星6800所传送的信号，可以测量接收该信号的接收机的位置。由此，人造卫星6800可以构成卫星定位系统。

809、此外，控制装置6807具有控制人造卫星6800的功能。控制装置6807例如使用选自cpu、gpu和存储装置中的一个或多个构成。另外，作为控制装置6807优选使用本发明的一个方式的半导体装置。与si晶体管相比，os晶体管的因被照射辐射线而导致的电特性变动小。因此，os晶体管在辐射线有可能入射的环境下也具有高可靠性且可以适当地使用。

810、此外，人造卫星6800可以包括传感器。例如通过包括可见光传感器，人造卫星6800可以具有检测被地面上的物体反射的阳光的功能。或者，通过包括热红外线传感器，人造卫星6800可以具有检测从地表释放的热红外线的功能。由此，人造卫星6800例如可以被用作地球观测卫星。

811、注意，在本实施方式中，作为太空设备的一个例子示出人造卫星，但是不局限于此。例如，本发明的一个方式的半导体装置可以适当地应用于宇宙飞船、太空舱、太空探测器等太空设备。

812、如以上的说明那样，与si晶体管相比，os晶体管具有优异的效果，诸如可以实现较宽的存储器带宽、耐辐射线高。

813、[数据中心]例如，可以将本发明的一个方式的半导体装置适用于数据中心等采用的存储系统。数据中心被要求保证数据不变性等进行数据的长期管理。在进行数据的长期管理时需要使设施大型化，诸如设置用来储存庞大的数据的存储及服务器、确保稳定的电源以保持数据或者确保在数据的保持中需要的冷却设备等。

814、通过将本发明的一个方式的半导体装置用于数据中心采用的存储系统，可以实现数据保持所需的功率的降低、保持数据的半导体装置小型化。因此，可以实现存储系统的小型化、用来保持数据的电源的小型化、冷却设备规模的缩小等。由此，可以实现数据中心的省空间。

815、此外，本发明的一个方式的半导体装置的功耗少，因此可以降低电路发热。由此，可以减少因该发热而给电路本身、外围电路及模块带来的负面影响。此外，通过使用本发明的一个方式的半导体装置，可以实现高温环境下也稳定工作的数据中心。因此，可以提高数据中心的可靠性。

816、图48示出可用于数据中心的存储系统。图48所示的存储系统6900作为主机6901（图示为主计算机）包括多个服务器6901sb。另外，作为存储6903（图示为存储）包括多个存储装置6903md。示出主机6901和存储6903通过存储区域网络6904（图示为san：storagearea network）及存储控制电路6902（图示为存储控制器）连接的形态。

817、主机6901相当于访问储存在存储6903中的数据的计算机。主机6901彼此也可以通过网络连接。

818、在存储6903中，通过使用快闪存储器缩短数据的访问速度，即缩短数据的存储及输出所需要的时间，但是该时间比可用作存储中的缓冲存储器的dram所需要的时间长得多。在存储系统中，为了解决存储6903的访问速度较长的问题，一般在存储中设置缓冲存储器来缩短数据的存储及输出所需的时间。

819、在存储控制电路6902及存储6903中使用上述缓冲存储器。主机6901和存储6903间传送的数据储存在存储控制电路6902及存储6903中的该缓冲存储器，然后输出到主机6901或存储6903。

820、当作为用来储存上述缓冲存储器的数据的晶体管使用os晶体管来保持对应于数据的电位时，可以减少刷新频率来降低功耗。此外，通过层叠存储单元阵列可以实现小型化。

821、注意，通过将本发明的一个方式的半导体装置用于选自电子构件、电子设备、大型计算机、太空设备和数据中心中的一个或多个，可期待功耗降低的效果。因此，目前被认为随着半导体装置的高性能化或高集成化能量需求增加，通过使用本发明的一个方式的半导体装置，也可以减少以二氧化碳（co2）为代表的温室气体的排放量。此外，本发明的一个方式的半导体装置具有低功耗，因此作为全球变暖的措施也有效。

822、本实施方式所示的构成、结构、方法等可以与其他实施方式等所示的构成、结构、方法等适当地组合而使用。

823、（实施方式6）

824、在本实施方式中，对可用本发明的一个方式的晶体管的显示装置的结构例子进行说明。

825、本发明的一个方式的晶体管可以形成为极微型，所以使用本发明的一个方式的晶体管的显示装置可以为极高清晰的显示装置。例如，可以将本发明的一个方式的显示装置用于手表型及手镯型等信息终端设备（可穿戴设备）的显示部及头戴显示器等vr用设备及眼镜型ar用设备等可戴在头上的设备（hmd：head mounted display）的显示部。

826、[显示模块]

827、图49a示出显示模块580的立体图。显示模块580包括显示装置500a及fpc590。注意，显示模块580所包括的显示面板不局限于显示装置500a，也可以是将在后面说明的显示装置500b或显示装置500c。

828、显示模块580包括衬底591及衬底592。显示模块580包括显示部581。显示部581是显示图像的区域。

829、图49b是衬底591一侧的结构的立体示意图。衬底591上层叠有电路部582、电路部582上的像素电路部583及该像素电路部583上的像素部584。此外，衬底591的不与像素部584重叠的部分上设置有用来连接到fpc590的端子部585。端子部585与电路部582通过由多个布线构成的布线部586电连接。

830、像素部584包括周期性地排列的多个像素584a。在图49b的右侧示出一个像素584a的放大图。像素584a包括发射红色光的发光元件110r、发射绿色光的发光元件110g以及发射蓝色光的发光元件110b。

831、像素电路部583包括周期性地排列的多个像素电路583a。一个像素电路583a控制一个像素584a所包括的三个发光器件的发光。一个像素电路583a可以包括控制一个发光器件的发光的三个电路。例如，像素电路583a可以采用对于一个发光器件至少具有一个选择晶体管、一个电流控制用晶体管（驱动晶体管）和电容器的结构。此时，选择晶体管的栅极被输入栅极信号，源极被输入源极信号。由此，可以实现有源矩阵型显示面板。

832、电路部582包括用于驱动像素电路部583的各像素电路583a的电路。例如，优选包括栅极线驱动电路和源极线驱动电路中的一方或双方。此外，还可以具有运算电路、存储电路和电源电路等中的至少一个。此外，设置在电路部582中的晶体管也可以构成像素电路583a的一部分。就是说，也可以由像素电路部583所包括的晶体管及电路部582所包括的晶体管构成像素电路583a。

833、fpc590用作从外部向电路部582供应视频信号及电源电位等的布线。此外，也可以在fpc590上安装ic。

834、显示模块580可以采用像素部584的下侧重叠设置有像素电路部583和电路部582中的一方或双方的结构，所以可以使显示部581具有极高的开口率（有效显示面积比）。例如，显示部581的开口率可以为40%以上且低于100%，优选为50%以上且95%以下，更优选为60%以上且95%以下。此外，能够极高密度地配置像素584a，由此可以使显示部581具有极高的清晰度。例如，显示部581优选以2000ppi以上、更优选为3000ppi以上、进一步优选为5000ppi以上、更进一步优选为6000ppi以上且20000ppi以下或30000ppi以下的清晰度配置像素584a。

835、这种显示模块580具有极高的清晰度，所以适合用于头戴式显示器等vr用设备或眼镜型ar用设备。例如，因为显示模块580具有清晰度极高的显示部581，所以在透过透镜观看显示模块580的显示部的结构中，即使用透镜放大显示部使用者也看不到像素，由此可以实现具有高度沉浸感的显示。此外，显示模块580还可以应用于具有相对较小型的显示部的电子设备。例如，适合用于手表型设备等可穿戴式电子设备的显示部。

836、[显示装置500a]图50所示的显示装置500a包括衬底201、发光元件110r、发光元件110g、发光元件110b、电容器140及晶体管520。

837、衬底201相当于图49a中的衬底591。

838、晶体管520是在形成沟道的半导体层中使用氧化物半导体的晶体管。晶体管520包括氧化物半导体230、导电体205、绝缘体222、绝缘体224、导电体242a、导电体242b、绝缘体250及导电体260等。此外，在衬底201上依次形成绝缘体212、绝缘体216、绝缘体222、绝缘体280、绝缘体282、绝缘体283及绝缘体285作为层间膜。此外，在形成于绝缘体280、绝缘体282、绝缘体283及绝缘体285中的开口内部形成导电体240及绝缘体241。

839、作为晶体管520，可以使用实施方式1所示的各种晶体管。虽然在图50中使晶体管520简化，但是也可以使用图4a等所记载的晶体管200及其附近的结构。例如，如图4a所示，可以在晶体管的上层及下层设置对氢等杂质具有阻挡性的绝缘体。由此，可以防止包含在衬底及其附近以及发光元件及其附近的氢扩散到晶体管520。此外，通过以覆盖导电体240的侧面的方式设置绝缘体241，可以防止包含在发光元件及其附近的氢经过导电体240扩散到绝缘体280。如此，可以提供可靠性高的显示装置。

840、此外，绝缘体285上设置有电容器140。电容器140包括导电层141、导电层145及位于它们之间的绝缘层143。导电层141用作电容器140的一个电极，导电层145用作电容器140的另一个电极，并且绝缘层143用作电容器140的介电质。

841、导电层141设置在绝缘体285上，并嵌入绝缘层154中。导电层141通过导电体240与晶体管520的导电体242a电连接。绝缘层143覆盖导电层141而设置。导电层145设置在隔着绝缘层143与导电层141重叠的区域中。

842、如图50所示，电容器140可以具有平面型结构。在此，也可以以覆盖电容器140的方式设置对氢等杂质具有阻挡性的绝缘体。由此，可以防止包含在发光元件及其附近的氢扩散到下层的晶体管520。因此，可以提供可靠性高的显示装置。

843、另外，也可以采用在电容器140上还设置布线层的结构。另外，根据本实施方式的显示装置的电路元件、布线、通孔等的连接关系不局限于图50所示的连接关系。可以根据显示装置的像素电路适当地设定电路元件、布线、通孔等的连接关系。

844、覆盖电容器140设置有绝缘层155a，绝缘层155a上设置有绝缘层155b，绝缘层155b上设置有绝缘层155c。

845、绝缘层155a、绝缘层155b及绝缘层155c可以适当地使用无机绝缘膜。例如，优选的是，作为绝缘层155a及绝缘层155c使用氧化硅膜，作为绝缘层155b使用氮化硅膜。由此，绝缘层155b可以用作蚀刻保护膜。虽然在本实施方式中示出绝缘层155c的一部分被蚀刻而形成有凹部的例子，但是也可以不在绝缘层155c中设置凹部。

846、绝缘层155c上设置有发光元件110r、发光元件110g及发光元件110b。

847、发光元件110r包括像素电极111r、有机层112r、公共层114及公共电极113。发光元件110g包括像素电极111g、有机层112g、公共层114及公共电极113。发光元件110b包括像素电极111b、有机层112b、公共层114及公共电极113。公共层114和公共电极113共同设置在发光元件110r、发光元件110g及发光元件110b中。

848、发光元件110r所包括的有机层112r包含至少发射红色光的发光有机化合物。发光元件110g所包括的有机层112g包含至少发射绿色光的发光有机化合物。发光元件110b所包括的有机层112b包含至少发射蓝色光的发光有机化合物。有机层112r、有机层112g及有机层112b各自也可以被称为el层，至少包括包含发光有机化合物的层（发光层）。

849、显示装置500a按每个发光颜色分别形成发光器件，所以低亮度的发光和高亮度的发光之间的色度变化小。另外，有机层112r、112g、112b彼此分离，所以即使采用高清晰显示面板也可以抑制在相邻的子像素间发生串扰。因此，可以实现高清晰且显示质量高的显示面板。

850、相邻的发光元件间的区域设置有绝缘层125、树脂层126及层128。

851、发光元件的像素电极111r、像素电极111g及像素电极111b通过嵌入于绝缘层155a、绝缘层155b及绝缘层155c中的插头156、嵌入于绝缘层154中的导电层141以及导电体240与晶体管520的导电体242a电连接。绝缘层155c的顶面的高度与插头156的顶面的高度一致或大致一致。插头可以使用各种导电材料。

852、此外，发光元件110r、110g及110b上设置有保护层121。保护层121上由粘合层171贴合有衬底170。

853、相邻的两个像素电极111间不设置有覆盖像素电极111的顶面端部的绝缘层。因此，可以使相邻的发光元件间的间隔非常小。因此，可以实现高清晰或高分辨率的显示装置。

854、[显示装置500b]

855、以下，对部分结构与上述例子不同的显示装置进行说明。注意，与上述相同的部分参照上述说明，有时省略说明。

856、图51所示的显示装置500b具有层叠有衬底201上的晶体管520a及晶体管520a上的晶体管520b的结构。在此，晶体管520a及晶体管520b具有与晶体管520同样的结构。换言之，显示装置500b具有在图50所示的显示装置500a中包括晶体管520的层与衬底201之间追加一个包括晶体管520的层的结构。

857、与显示装置500a同样，作为晶体管520a及晶体管520b可以使用实施方式1所示的各种晶体管。例如，在包括晶体管520a的层及包括晶体管520b的层中，如图4a所示，可以在晶体管的上层及下层设置对氢等杂质具有阻挡性的绝缘体。由此，可以防止包含在衬底及其附近以及发光元件及其附近的氢扩散到晶体管520a及晶体管520b。此外，通过以覆盖导电体240的侧面的方式设置绝缘体241，可以防止包含在发光元件及其附近的氢经过导电体240扩散到绝缘体280。如此，可以提供可靠性高的显示装置。

858、另外，虽然在图51中简化，但是通过连接布线和通孔，可以使晶体管520a与晶体管520b电连接。另外，根据本实施方式的显示装置的电路元件、布线、通孔等的连接关系不局限于图51所示的连接关系。可以根据显示装置的像素电路适当地设定电路元件、布线、通孔等的连接关系。

859、[显示装置500c]

860、图52所示的显示装置500c具有层叠有沟道形成在半导体衬底中的晶体管310及晶体管310上的晶体管520b的结构。在此，晶体管520b具有与晶体管520相同的结构。换言之，显示装置500c具有在图51所示的显示装置500b中设置包括晶体管310的层代替包括晶体管520a的层而成的结构。

861、晶体管310是在衬底311中具有沟道形成区域的晶体管。作为衬底311，例如可以使用如单晶硅衬底等半导体衬底。晶体管310包括衬底311的一部分、导电体316、低电阻区域314、绝缘体315及绝缘体317。导电体316被用作栅电极。绝缘体315位于衬底311与导电体316之间，并被用作栅极绝缘层。低电阻区域314是衬底311中掺杂有杂质的区域，并被用作源极和漏极中的一个。绝缘体317覆盖导电体316的侧面。

862、此外，在相邻的两个晶体管310之间，以嵌入衬底311的方式设置有元件分离层318。

863、与显示装置500a同样，作为晶体管520b可以使用实施方式1所示的各种晶体管。例如，在包括晶体管520b的层中，如图4a所示，可以在晶体管的上层及下层设置对氢等杂质具有阻挡性的绝缘体。由此，可以防止包含在发光元件及其附近的氢扩散到晶体管520b。此外，可以防止包含在晶体管310及其附近的氢扩散到晶体管520b。此外，通过以覆盖导电体240的侧面的方式设置绝缘体241，可以防止包含在发光元件及其附近的氢经过导电体240扩散到绝缘体280。如此，可以提供可靠性高的显示装置。

864、另外，虽然在图52中简化，但是通过连接布线和通孔，可以使晶体管520b与晶体管310电连接。另外，根据本实施方式的显示装置的电路元件、布线、通孔等的连接关系不局限于图52所示的连接关系。可以根据显示装置的像素电路适当地设定电路元件、布线、通孔等的连接关系。

865、本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。

866、（实施方式7）

867、在本实施方式中，说明可用于使用本发明的一个方式的晶体管制造的显示装置的显示装置的结构例子。以下所示的显示装置可以用于上述实施方式6的像素部584等。

868、本发明的一个方式是包括发光元件（也称为发光器件）的显示装置。显示装置包括发光颜色不同的两个以上的像素。像素各自包括发光元件。发光元件各自包括一对电极及其间的el层。发光元件优选为有机el元件（有机电致发光元件）。发光颜色不同的两个以上的发光元件各自包括包含不同材料的el层。例如，通过包括分别发射红色（r）、绿色（g）或蓝色（b）的光的三种发光元件，可以实现全彩色显示装置。

869、在制造包括发光颜色不同的多个发光元件的显示装置时，需要将至少包含发光材料的层（发光层）分别形成为岛状。这里，已知在分别形成el层的一部分或全部时，利用使用金属掩模等荫罩的蒸镀法形成岛状有机膜的方法。然而，这方法由于金属掩模的精度、金属掩模与衬底的错位、金属掩模的挠曲以及蒸气散射等所导致的沉积了的膜的轮廓变大等的各种影响，而岛状有机膜的形状及位置与设计时的形状及位置产生偏差，难以实现显示装置的高清晰化及高开口率化。此外，在蒸镀中，有时因层的轮廓模糊而端部的厚度变小。就是说，有时根据位置而岛状发光层的厚度不同。此外，当制造大型且高分辨率或高清晰的显示装置时，有如下担扰：由于金属掩模的低尺寸精度及热等所引起的变形，制造成品率下降。因此，已进行如下措施：通过采用pentile排列等特殊像素排列方式而模拟地提高清晰度（也称为像素密度）。

870、注意，在本说明书等中，岛状是指在同一工序中形成的使用同一材料的两个以上的层物理分离的状态。例如，岛状发光层是指该发光层与相邻的发光层物理分离的状态。

871、在本发明的一个方式中，不使用fmm（fine metal mask，高精细金属掩模）等荫罩而利用光刻法将el层加工为微细图案。因此，可以实现目前难以实现的具有高清晰度和高开口率的显示装置。另外，由于可以分别制造el层，所以可以实现非常鲜明、对比度高且显示质量高的显示装置。此外，例如，也可以使用金属掩模和光刻的双方将el层加工为微细图案。

872、此外，可以物理性地分离el层的一部分或全部。由此，可以抑制经由相邻的发光元件共通使用的层（也称为公共层）的发光元件间的泄漏电流。因此，可以抑制串扰所导致的非意图的发光，从而可以实现对比度非常高的显示装置。尤其是，可以实现在低亮度下电流效率高的显示装置。

873、本发明的一个方式也可以实现组合白色发光的发光元件和滤色片的显示装置。在此情况下，可以将相同结构的发光元件用作发射不同颜色的光的像素（子像素）中的各发光元件，各发光元件中的所有层都可以用作公共层。再者，也可以通过利用光刻切断各el层的一部分或全部。由此，可以抑制经由公共层的泄漏电流而实现对比度高的显示装置。尤其是，在具有隔着导电性高的中间层层叠多个发光层的串联结构的元件中，可以有效地防止经由该中间层的泄漏电流，所以可以实现兼具高亮度、高清晰度及高对比度的显示装置。

874、当利用光刻法加工el层时，有时因发光层的一部分露出导致劣化。因此，优选设置至少覆盖岛状发光层的侧面的绝缘层。该绝缘层也可以覆盖岛状el层的顶面的一部分。该绝缘层优选使用对水及氧具有阻挡性的材料。例如，可以使用不容易使水或氧扩散的无机绝缘膜。由此，可以抑制el层的劣化而实现可靠性高的显示装置。

875、此外，在相邻的两个发光元件间有不设置有各发光元件的el层的区域（凹部）。在以覆盖该凹部的方式形成公共电极或者公共电极及公共层的情况下，有时发生公共电极因el层端部的台阶而分断的现象（也称为断开），导致el层上的公共电极被绝缘。于是，优选采用使用用作平坦化膜的树脂层填充位于相邻的两个发光元件间的局部性的台阶的结构（也称为lfp：local filling planarization）。该树脂层被用作平坦化膜。由此，可以抑制公共层或公共电极的断开而实现可靠性高的显示装置。

876、以下，参照附图说明本发明的一个方式的显示装置的更具体的结构例子。

877、[结构例子1]

878、图53a示出本发明的一个方式的显示装置100的俯视示意图。显示装置100在衬底101上包括多个呈现红色的发光元件110r、多个呈现绿色的发光元件110g及多个呈现蓝色的发光元件110b。在图53a中，为了简单地区别各发光元件，在各发光元件的发光区域内附上r、g、b的符号。

879、发光元件110r、发光元件110g及发光元件110b都以矩阵状排列。图53a示出同一颜色的发光元件在一个方向上排列的所谓条纹排列。注意，发光元件的排列方法不局限于此，还可以使用s条纹排列、delta排列、拜耳排列、锯齿形（zigzag）排列等排列方法，也可以使用pentile排列、diamond排列等。

880、作为发光元件110r、发光元件110g及发光元件110b，例如优选使用oled（organiclight emitting diode：有机发光二极管）或qled（quantum-dot light emitting diode：量子点发光二极管）。作为el元件含有的发光物质，例如可以举出发射荧光的物质（荧光材料）、发射磷光的物质（磷光材料）及呈现热活化延迟荧光的物质（热活性化延迟荧光（thermally activated delayed fluorescence：tadf）材料）。作为el元件所包含的发光物质，除了有机化合物之外还可以使用无机化合物（量子点材料等）。

881、另外，图53a示出与公共电极113电连接的连接电极111c。连接电极111c被供应用来对公共电极113供应的电位（例如，阳极电位或阴极电位）。连接电极111c设置在发光元件110r等排列的显示区域的外侧。

882、连接电极111c可以沿着显示区域的外周设置。例如，既可以沿着显示区域的外周的一个边设置，又可以沿着显示区域的外周的两个以上的边设置。就是说，在显示区域的顶面形状为长方形的情况下，连接电极111c的顶面形状可以为带状（长方形）、l字状、“冂”字状（方括号状）或四角形等。

883、图53b、图53d分别是对应于图53a中的点划线a1-a2、点划线a3-a4的截面示意图。图53b示出发光元件110r、发光元件110g及发光元件110b的截面示意图。此外，图53c示出图53b所示的结构的变形例子。图53d示出连接电极111c与公共电极113连接的连接部130的截面示意图。

884、发光元件110r包括像素电极111r、有机层112r、公共层114及公共电极113。发光元件110g包括像素电极111g、有机层112g、公共层114及公共电极113。发光元件110b包括像素电极111b、有机层112b、公共层114及公共电极113。公共层114和公共电极113共同设置在发光元件110r、发光元件110g及发光元件110b中。

885、发光元件110r所包括的有机层112r包含至少发射红色光的发光有机化合物。发光元件110g所包括的有机层112g包含至少发射绿色光的发光有机化合物。发光元件110b所包括的有机层112b包含至少发射蓝色光的发光有机化合物。有机层112r、有机层112g及有机层112b各自也可以被称为el层，至少包括包含发光有机化合物的层（发光层）。

886、以下，在说明发光元件110r、发光元件110g及发光元件110b之间共同的内容时有时将其称为发光元件110进行说明。同样地，在说明有机层112r、有机层112g及有机层112b等用字母进行区别的构成要素之间共同的内容时，有时用省略字母的符号进行说明。

887、有机层112及公共层114可以分别独立包括电子注入层、电子传输层、空穴注入层和空穴传输层中的一个以上。例如，有机层112从像素电极111一侧层叠有空穴注入层、空穴传输层、发光层、电子传输层的叠层结构，并且公共层114包括电子注入层。

888、像素电极111r、像素电极111g及像素电极111b都设置在每个发光元件中。此外，公共电极113及公共层114设置为各发光元件共通使用的一个层。作为各像素电极和公共电极113中的任一方使用对可见光具有透光性的导电膜且另一方使用具有反射性的导电膜。通过使各像素电极具有透光性且使公共电极113具有反射性可以实现底面发射型（底部发射结构）的显示装置，与此相反，通过使各像素电极具有反射性且使公共电极113具有透光性可以实现顶面发射型（顶部发射结构）的显示装置。另外，通过使各像素电极和公共电极113的双方具有透光性，也可以实现双面发射型（双面发射结构）的显示装置。

889、在公共电极113上以覆盖发光元件110的方式设置保护层121。保护层121具有防止水等杂质从上方扩散到各发光元件的功能。

890、像素电极111的端部优选具有锥形形状。在像素电极111的端部具有锥形形状时，沿着像素电极111的端部设置的有机层112也可以具有锥形形状。通过使像素电极111的端部具有锥形形状，可以提高跨着像素电极111的端部设置的有机层112的覆盖性。此外，通过使像素电极111的侧面具有锥形形状，可以通过洗涤处理等容易去除制造工序中的异物（例如，灰尘或微粒等），所以是优选的。

891、有机层112利用光刻法被加工为岛状。因此，有机层112在其端部具有顶面与侧面所成的角近于90°的形状。另一方面，使用fmm等形成的有机膜的厚度有越接近端部越减小的倾向，例如，距端部1μm以上且10μm以下的范围顶面形成为坡状，因此难以区别顶面与侧面。

892、相邻的两个发光元件间设置有绝缘层125、树脂层126及层128。

893、在相邻的两个发光元件间，各有机层112的侧面隔着树脂层126彼此相对。树脂层126位于相邻的两个发光元件间且以填充各有机层112的端部和两个有机层112间的区域的方式设置。树脂层126的顶面具有平滑的凸状形状，以覆盖树脂层126的顶面的方式设置公共层114及公共电极113。

894、树脂层126被用作填充位于相邻的两个发光元件间的台阶的平坦化膜。通过设置树脂层126，可以防止公共电极113因有机层112的端部的台阶被分断的现象（也称为断开）导致有机层112上的公共电极被绝缘。树脂层126也可以称为lfp（local fillingplanarization）层。

895、作为树脂层126，可以适合使用包含有机材料的绝缘层。例如，作为树脂层126可以使用丙烯酸树脂、聚酰亚胺树脂、环氧树脂、亚胺树脂、聚酰胺树脂、聚酰亚胺酰胺树脂、硅酮树脂、硅氧烷树脂、苯并环丁烯类树脂、酚醛树脂及上述树脂的前体等。另外，作为树脂层126，也可以使用聚乙烯醇（pva）、聚乙烯醇缩丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普鲁兰、水溶性纤维素或者醇可溶性聚酰胺树脂等有机材料。

896、另外，作为树脂层126，也可以使用感光树脂。作为感光树脂，也可以使用光致抗蚀剂。感光树脂可以使用正型材料或负型材料。

897、树脂层126也可以包含吸收可见光的材料。例如，树脂层126本身可以由吸收可见光的材料构成，树脂层126也可以包含吸收可见光的颜料。作为树脂层126，例如可以使用如下树脂：可被用作透过红色、蓝色或绿色的光且吸收其他光的滤色片的树脂；或者作为颜料包含碳黑且被用作黑矩阵的树脂；等。

898、绝缘层125与有机层112的侧面接触。另外，绝缘层125覆盖有机层112的上端部。另外，绝缘层125的一部分与衬底101的顶面接触。

899、绝缘层125位于树脂层126与有机层112间且被用作防止树脂层126接触于有机层112的保护膜。在有机层112与树脂层126接触时，有可能由于形成树脂层126时使用的有机溶剂等而有机层112被溶解。因此，通过在有机层112与树脂层126间设置绝缘层125，可以保护有机层112的侧面。

900、绝缘层125可以为包含无机材料的绝缘层。作为绝缘层125例如可以使用氧化绝缘膜、氮化绝缘膜、氧氮化绝缘膜及氮氧化绝缘膜等无机绝缘膜。绝缘层125可以具有单层结构，也可以具有叠层结构。作为氧化绝缘膜，可以举出氧化硅膜、氧化铝膜、氧化镁膜、铟镓锌氧化物膜、氧化镓膜、氧化锗膜、氧化钇膜、氧化锆膜、氧化镧膜、氧化钕膜、氧化铪膜及氧化钽膜等。作为氮化绝缘膜，可以举出氮化硅膜及氮化铝膜等。作为氧氮化绝缘膜，可以举出氧氮化硅膜、氧氮化铝膜等。作为氮氧化绝缘膜，可以举出氮氧化硅膜、氮氧化铝膜等。尤其是，通过将利用ald法形成的氧化铝膜、氧化铪膜等氧化金属膜、氧化硅膜等无机绝缘膜用于绝缘层125，可以形成针孔较少且保护el层功能优异的绝缘层125。

901、绝缘层125可以利用溅射法、cvd法、pld法、ald法等形成。绝缘层125优选利用覆盖性良好的ald法形成。

902、此外，也可以通过在绝缘层125与树脂层126之间设置反射膜（例如，包含选自银、钯、铜、钛和铝等中的一个或多个的金属膜）而使上述反射膜反射发光层所发射的光。由此，可以进一步提高光提取效率。

903、层128是用来在蚀刻有机层112时保护有机层112的保护层（也称为掩模层、牺牲层）的一部分残留的部分。层128可以使用可用于上述绝缘层125的材料。尤其是，层128及绝缘层125优选都使用相同材料，由此可以使用相同的用来进行加工的装置等。

904、尤其是，由于利用ald法形成的氧化铝膜、氧化铪膜等氧化金属膜、氧化硅膜等无机绝缘膜是针孔较少的膜，所以保护el层的功能优异，因此可以适合用于绝缘层125及层128。

905、保护层121例如可以具有至少包括无机绝缘膜的单层结构或叠层结构。作为无机绝缘膜，例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜等的氧化物膜或氮化物膜。或者，作为保护层121也可以使用铟镓氧化物、铟锌氧化物、铟锡氧化物、铟镓锌氧化物等的半导体材料或导电材料。

906、另外，如图53c所示，也可以在保护层121上设置保护层131。作为保护层131优选使用有机绝缘膜。此外，有机绝缘膜优选被用作平坦化膜。由此，可以使保护层131的顶面平坦，所以可以减轻起因于下方的结构的凹凸形状的影响。作为可用于保护层131的有机材料，例如可以举出可用于树脂层126的有机绝缘材料等。

907、通过设置用作平坦化膜的保护层131，如图53c所示，可以在保护层131上较容易形成透镜阵列133。透镜阵列133可以与发光元件110重叠。通过在形成有发光元件110的衬底上直接形成透镜阵列133，可以提高发光元件110与透镜阵列133的位置对准的精度。

908、透镜阵列133可以由无机材料和有机材料中的至少一个形成。例如，可以将包含树脂的材料用于透镜。此外，可以将包含氧化物和硫化物中的至少一个的材料用于透镜。作为透镜阵列133，例如可以使用微透镜阵列。

909、另外，也可以采用不设置保护层131而以与保护层121的顶面接触的方式设置透镜阵列133的结构。另外，除了透镜阵列133以外，还可以将其他结构物（例如，滤色片、触摸传感器的电极等）设置在保护层131上。

910、图53d示出连接电极111c与公共电极113电连接的连接部130。在连接部130中，在连接电极111c上，绝缘层125及树脂层126中设置有开口部。在该开口部，连接电极111c与公共电极113电连接。

911、注意，虽然图53d示出连接电极111c与公共电极113电连接的连接部130，但是也可以在连接电极111c上隔着公共层114设置公共电极113。尤其是，在作为公共层114使用载流子注入层的情况等下，用于该公共层114的材料的电阻率充分低且其厚度也很小，所以在很多情况下公共层114位于连接部130也没有问题。由此，可以使用相同遮蔽掩模形成公共电极113及公共层114，所以可以降低制造成本。

912、[结构例子2]

913、以下，说明部分结构与上述结构例子1不同的显示装置。注意，关于与上述结构例子1相同的部分有时参照上述结构例子1而省略说明。

914、图54a示出显示装置100a的截面示意图。显示装置100a与显示装置100的主要不同之处在于：发光元件的结构；以及前者包括着色层。

915、显示装置100a包括呈现白色光的发光元件110w。发光元件110w包括像素电极111、有机层112w、公共层114及公共电极113。有机层112w呈现白色发光。例如，有机层112w可以包含发光颜色处于补色关系的两种以上的发光材料。例如，有机层112w可以包含发射红色光的发光有机化合物、发射绿色光的发光有机化合物以及发射蓝色光的发光有机化合物。此外，也可以包含发射蓝色光的发光有机化合物以及发射黄色光的发光有机化合物。

916、在相邻的两个发光元件110w之间，各有机层112w分离。由此，可以抑制通过有机层112w流过相邻的发光元件110w间的泄漏电流，而可以抑制起因于该泄漏电流的串扰。因此，可以实现对比度及颜色再现性高的显示装置。

917、保护层121上设置有用作平坦化膜的绝缘层122，绝缘层122上设置有着色层116r、着色层116g及着色层116b。

918、作为绝缘层122，可以使用有机树脂膜或顶面被平坦化的无机绝缘膜。因为绝缘层122为着色层116r、着色层116g及着色层116b的被形成面，所以在绝缘层122的顶面平坦时可以使着色层116r等的厚度均匀，由此可以提高色纯度。注意，当着色层116r等的厚度不均匀时，吸光量根据着色层116r中的区域而不同，由此有可能导致色纯度下降。

919、[结构例子3]

920、图54b示出显示装置100b的截面示意图。

921、发光元件110r包括像素电极111、导电层115r、有机层112w及公共电极113。发光元件110g包括像素电极111、导电层115g、有机层112w及公共电极113。发光元件110b包括像素电极111、导电层115b、有机层112w及公共电极113。导电层115r、导电层115g及导电层115b都具有透光性并被用作光学调整层。

922、通过将反射可见光的膜用作像素电极111并将对可见光具有反射性和透射性的双方的膜用作公共电极113，可以实现微腔谐振器（微腔）结构。此时，通过以实现最合适的光程长的方式调整导电层115r、导电层115g及导电层115b的厚度，即便使用呈现白色发光的有机层112也可以从发光元件110r、发光元件110g和发光元件110b分别提取不同的波长的光得到加强的光。

923、并且，通过在发光元件110r、发光元件110g和发光元件110b的光程上分别设置着色层116r、着色层116g和着色层116b，可以提取色纯度高的光。

924、此外，设置有覆盖像素电极111及导电层115的端部的绝缘层123。绝缘层123的端部优选具有锥形形状。通过设置绝缘层123，可以提高形成在其上的有机层112w、公共电极113及保护层121等的覆盖性。

925、有机层112w及公共电极113分别作为一连续的膜共同设置在各发光元件中。通过采用这种结构，可以大幅度简化显示装置的制造工序，所以是优选的。

926、在此，像素电极111的端部优选具有几乎垂直的形状。由此，可以在绝缘层123的表面形成倾斜陡峭的部分，而可以在覆盖该部分的有机层112w的一部分形成厚度小的部分，或者可以分离有机层112w的一部分。由此，可以不进行利用光刻法等的有机层112w的加工而抑制经过有机层112w产生在相邻的发光元件间的泄漏电流。

927、以上是对显示装置的结构例子的说明。

928、本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。

929、（实施方式8）

930、在本实施方式中，说明可用于本发明的一个方式的显示装置的像素电路的结构例子。

931、图55a及图55b示出像素电路51的结构例子及连接于像素电路51的发光器件61。图55a是示出各元件的连接的图，图55b是示意性地示出包括驱动电路的层62、包括像素电路中的多个晶体管的层83、包括发光器件的层81的上下关系的图。例如，在图52所示的显示装置500c中，层62对应于包括晶体管310的层，层83对应于包括晶体管520b及电容器140的层，层81对应于包括发光元件110r、110g及110b的层。

932、图55a及图55b所示的像素电路51包括晶体管52a、晶体管52b、晶体管52c及电容器53。晶体管52a、晶体管52b、晶体管52c可以使用os晶体管构成。晶体管52a、晶体管52b、晶体管52c的各os晶体管优选包括背栅电极，此时可以具有向背栅电极供应与栅电极相同的信号的结构或向背栅电极供应与栅电极不同的信号的结构。

933、晶体管52b包括与晶体管52a电连接的栅电极、与发光器件61电连接的第一电极以及与布线ano电连接的第二电极。布线ano是用来供应电位的布线，该电位用来给发光器件61提供电流。晶体管52b具有控制流过发光器件61的电流的量的功能。也就是说，晶体管52b具有控制发光器件61的发光量的功能。因此，可以将晶体管52b称为“驱动晶体管”。

934、晶体管52a包括与晶体管52b的栅电极电连接的第一电极、与用作源极线的布线sl电连接的第二电极以及具有根据用作栅极线的布线gl1的电位控制导通状态或非导通状态的功能的栅电极。

935、晶体管52c包括与布线v0电连接的第一电极、与发光器件61电连接的第二电极以及具有根据用作栅极线的布线gl2的电位控制导通状态或非导通状态的功能的栅电极。布线v0是用来供应基准电位的布线，并是用来将流过像素电路51的电流输出到形成在层62中的驱动电路65或功能电路的布线。

936、电容器53包括与晶体管52b的栅电极电连接的导电膜以及与晶体管52c的第二电极电连接的导电膜。

937、发光器件61包括与晶体管52b的第一电极电连接的阳极以及与布线vcom电连接的阴极。布线vcom是用来供应电位的布线，该电位用来给发光器件61提供电流。

938、由此，可以根据供应到晶体管52b的栅电极的图像信号而控制发光器件61发射的光的强度。此外，根据通过晶体管52c供应的布线v0的基准电位可以抑制晶体管52b的栅极-源极间电压的不均匀。

939、此外，可以从布线v0输出可用于像素参数的设定的电流值。更具体而言，布线v0可以被用作将流过晶体管52b的电流或流过发光器件61的电流输出到外部的监控线。输出到布线v0的电流由源极跟随电路等转换为电压并输出到外部。或者，可以由a/d转换器等转换为数字信号并输出到形成在层62中的功能电路等。

940、在本发明的一个方式中说明的发光器件是指有机el元件（也称为oled（organiclight emitting diode））等自发光型显示元件。另外，电连接到像素电路的发光器件可以为led（light emitting diode：发光二极管）、微型led、qled（quantum-dot lightemitting diode：量子点发光二极管）、半导体激光器等自发光型发光器件。

941、在图55b所示的结构中，可以缩短电连接像素电路51与驱动电路65的布线，由此可以降低该布线的布线电阻。因此，可以高速地进行数据写入，所以显示装置可以高速地驱动。由此，即使增加显示装置中的像素电路51也可以确保充分的帧期间，可以提高显示装置的像素密度。另外，通过提高显示装置的像素密度，可以提高显示在显示装置上的图像的清晰度。例如，可以使显示装置的像素密度为1000ppi以上、5000ppi以上或者7000ppi以上。因此，根据本实施方式的显示装置例如可以为ar或vr用显示装置，可以将其适用于hmd等显示部与用户的距离近的电子设备。

942、注意，虽然图55a及图55b示出一共包括三个晶体管的像素电路51的例子，但是本发明的一个方式不局限于此。以下，说明可用于像素电路51的像素电路的结构例子及驱动方法例子。

943、图56a所示的像素电路51a包括晶体管52a、晶体管52b及电容器53。另外，图56a示出与像素电路51a连接的发光器件61。另外，像素电路51a与布线sl、布线gl、布线ano及布线vcom电连接。像素电路51a具有从图55a所示的像素电路51去除晶体管52c且将布线gl1及布线gl2替换为布线gl的结构。

944、在晶体管52a中，栅极与布线gl电连接，源极和漏极中的一方与布线sl电连接，源极和漏极中的另一方与晶体管52b的栅极及电容器53的一方电极电连接。在晶体管52b中，源极和漏极中的一方与布线ano电连接，源极和漏极中的另一方与发光器件61的阳极电连接。电容器53的另一方电极与发光器件61的阳极电连接。发光器件61的阴极与布线vcom电连接。

945、图56b所示的像素电路51b是对像素电路51a追加晶体管52c而成的结构。另外，像素电路51b与布线v0电连接。

946、图56c所示的像素电路51c是作为上述像素电路51a的晶体管52a及晶体管52b使用一对栅极彼此电连接的晶体管时的例子。另外，图56d所示的像素电路51d是将该晶体管用于像素电路51b时的例子。由此，可以增大晶体管能够流过的电流。注意，在此示出所有晶体管采用一对栅极电连接的晶体管，但是不局限于此。另外，也可以采用包括一对栅极且该一对栅极分别与不同布线电连接的晶体管。例如，通过使用一方栅极与源极电连接的晶体管，可以提高可靠性。

947、图57a所示的像素电路51e具有对上述像素电路51b追加晶体管52d而成的结构。另外，像素电路51e与用作栅极线的布线gl1、布线gl2及布线gl3电连接。注意，在本实施方式等中，有时将布线gl1、布线gl2及布线gl3总称为布线gl。因此，布线gl不局限于一个，有时为多个。

948、在晶体管52d中，栅极与布线gl3电连接，源极和漏极中的一方与晶体管52b的栅极电连接，源极和漏极中的另一方与布线v0电连接。另外，晶体管52a的栅极与布线gl1电连接，晶体管52c的栅极与布线gl2电连接。

949、通过同时使晶体管52c及晶体管52d处于导通状态，晶体管52b的源极及栅极具有相同电位，所以可以使晶体管52b处于非导通状态。由此，可以强制性地遮断流过发光器件61的电流。这种像素电路是在使用交替地设置显示期间及关灯期间的显示方法时优选的。

950、图57b所示的像素电路51f是对上述像素电路51e追加电容器53a时的例子。电容器53a被用作保持电容器。

951、图57c所示的像素电路51g及图57d所示的像素电路51h分别是作为上述像素电路51e或像素电路51f使用包括一对栅极的晶体管时的例子。晶体管52a、晶体管52c、晶体管52d采用一对栅极彼此电连接的晶体管，晶体管52b采用一方栅极与源极电连接的晶体管。

952、图58所示的像素电路51j包括晶体管56a至56g以及电容器57a至57c。可以认为像素电路51j的晶体管56a、56b、56c、电容器57a分别对应于图55a所示的像素电路51的晶体管52a、52b、56c、电容器53。注意，图58示出晶体管56a、56c、56d、56e、56f、56g的每一个中栅极与背栅极电连接的例子，但是也可以不使栅极与背栅极电连接而对背栅极供应任意电位。另外，供应到背栅极的电位不局限于固定电位。供应到构成像素电路51j的晶体管的背栅极的电位可以按各晶体管不同或相同。此外，不需要在构成像素电路51j的所有晶体管中设置背栅极。像素电路51j也可以包括具有背栅极的晶体管以及不具有背栅极的晶体管。

953、在晶体管56a中，栅极与布线gl1电连接，第一电极与布线sl电连接，第二电极与晶体管56b的栅极电连接。在晶体管56b中，第一电极与布线ano电连接，第二电极与晶体管56f的第一电极电连接。在晶体管56c中，栅极与布线gl1电连接，第一电极与晶体管56b的第二电极电连接，第二电极与布线v0电连接。在晶体管56d中，栅极与布线gl2电连接，第一电极与晶体管56b的栅极电连接，第二电极与晶体管56b的第二电极电连接。在晶体管56e中，栅极与布线gl2电连接，第一电极与布线v1电连接，第二电极与晶体管56b的背栅极电连接。在晶体管56f中，栅极与晶体管56g的第一电极电连接，第二电极与发光器件61的阳极电连接。在晶体管56g中，栅极与布线gl1电连接，第二电极与布线gl2电连接。电容器57a形成在晶体管56b的栅极与第二电极之间。电容器57b形成在晶体管56b的背栅极与第二电极之间。电容器57c形成在晶体管56f的栅极与第二电极之间。发光器件61的阴极与布线vcom电连接。布线v1是对晶体管56b的背栅极供应电位的布线。

954、保持在电容器57a及电容器57b中的对应于图像数据的电荷给显示质量带来很大的影响，所以外部噪声的影响优选小。通过增大电容器57a及电容器57b的电容，可以减少外部噪声的影响，由此可以实现显示质量高的显示装置。另外，电容器57a优选以比一个帧期间长的期间保持对应于图像数据的电荷。电容器57b也同样地优选以比一个帧期间长的期间保持对应于图像数据的电荷，更优选保持1秒钟以上，进一步优选保持1分钟以上，还优选保持1小时以上。因此，电容器57b的电容也可以大于电容器57a的电容。另一方面，电容器57c只要能够保持使晶体管56f充分处于开启状态的电压即可，所以电容器57c的电容也可以比电容器57a及电容器57b小。

955、再者，通过在像素电路51j中使用os晶体管，可以长期间保持电容器57a及电容器57b的对应于图像数据的电荷。例如，在显示不需要按每个帧进行改写的静态图像的情况下，即使停止外围驱动电路的工作也可以继续显示图像。上述在显示静态图像时停止外围驱动电路的工作的驱动方法也被称为“空转停止驱动”。通过进行空转停止驱动，可以降低显示装置的功耗。

956、另外，也可以在上述像素电路中使用多沟道型晶体管。多沟道型晶体管包括电连接的多个栅极且在源极和漏极之间具有半导体层与该栅极重叠的多个区域。换言之，多沟道型晶体管包括电连接的多个栅极且在源极和漏极之间具有多个沟道形成区域。此外，可以将如下晶体管视为多沟道型晶体管：使单栅极的多个晶体管串联连接并连接各晶体管的栅极。

957、例如，当使驱动晶体管等在饱和区域中工作时，为了提高饱和区域中的电特性，有时使晶体管的沟道长度长。作为沟道长度长的晶体管，也可以使用多栅晶体管。

958、本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。

959、（实施方式9）

960、在本实施方式中，参照图59a至图61g说明本发明的一个方式的电子设备。

961、本实施方式的电子设备在显示部中包括使用本发明的一个方式的晶体管的显示面板（显示装置）。本发明的一个方式的显示装置容易实现高清晰化及高分辨率化，此外可以实现高显示质量。因此，可以用于各种电子设备的显示部。

962、作为电子设备，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。

963、特别是，因为本发明的一个方式的显示面板可以提高清晰度，所以可以适用包括较小的显示部的电子设备。作为这种电子设备可以举出手表型及手镯型信息终端设备（可穿戴设备）、可戴在头上的可穿戴设备等诸如头戴显示器等vr用设备、眼镜型ar用设备及mr用设备等。

964、本发明的一个方式的显示面板优选具有极高的分辨率诸如hd（像素数为1280×720）、fhd（像素数为1920×1080）、wqhd（像素数为2560×1440）、wqxga（像素数为2560×1600）、4k（像素数为3840×2160）、8k（像素数为7680×4320）等。尤其是，优选设定为4k、8k或其以上的分辨率。此外，本发明的一个方式的显示面板中的像素密度（清晰度）优选为100ppi以上，优选为300ppi以上，更优选为500ppi以上，进一步优选为1000ppi以上，更进一步优选为2000ppi以上，更进一步优选为3000ppi以上，还进一步优选为5000ppi以上，进一步优选为7000ppi以上。通过使用上述的具有高分辨率和高清晰度中的一方或双方的显示面板，可以进一步提高真实感及纵深感等。此外，对本发明的一个方式的显示面板的屏幕比例（纵横比）没有特别的限制。例如，显示面板可以适应1：1（正方形）、4：3、16：9、16：10等各种屏幕比例。

965、本实施方式的电子设备也可以包括传感器（该传感器具有感测、检测、测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线）。

966、本实施方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息（静态图像、动态图像、文字图像等）显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；执行各种软件（程序）的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。

967、使用图59a至图59f说明可戴在头上的可穿戴设备的一个例子。这些可穿戴设备具有显示ar内容的功能、显示vr内容的功能、显示sr内容的功能和显示mr内容的功能中的至少一个。当电子设备具有显示ar、vr、sr、mr等中的至少一个的内容的功能时，可以提高使用者的沉浸感。

968、图59a所示的电子设备700a包括一对显示面板751、一对框体721、通信部（未图示）、一对安装部723、控制部（未图示）、成像部（未图示）、一对光学构件753、眼镜架757以及一对鼻垫758。

969、显示面板751可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备。此外，控制部（未图示）可以使用本发明的一个方式的半导体装置。由此，可以降低电子设备的功耗。

970、电子设备700a可以将由显示面板751显示的图像投影于光学构件753中的显示区域756。因为光学构件753具有透光性，所以使用者可以与通过光学构件753看到的透过图像重叠地看到显示于显示区域的图像。因此，电子设备700a是能够进行ar显示的电子设备。

971、电子设备700a上作为成像部也可以设置有能够拍摄前方的照相机。此外，通过在电子设备700a上设置陀螺仪传感器等的加速度传感器，可以检测使用者的头部朝向并将对应该方向的图像显示在显示区域756上。

972、通信部具有无线通信装置，通过该无线通信装置可以供应影像信号等。此外，代替无线通信装置或者除了无线通信装置以外还可以包括能够连接供应影像信号及电源电位的电缆的连接器。

973、此外，电子设备700a设置有电池，可以以无线方式和有线方式中的一方或双方进行充电。

974、框体721也可以设置有触摸传感器模块。触摸传感器模块具有检测框体721的外侧的面是否被触摸的功能。通过触摸传感器模块，可以检测使用者的点按操作或滑动操作等而执行各种处理。例如，通过点按操作可以执行动态图像的暂时停止或再生等的处理，通过滑动操作可以执行快进、快退等的处理等。此外，通过在两个框体721的每一个设置触摸传感器模块，可以扩大操作范围。

975、作为触摸传感器模块，可以使用各种触摸传感器。例如，可以采用静电电容式、电阻膜方式、红外线方式、电磁感应方式、表面声波式、光学方式等各种方式。尤其是，优选将静电电容式或光学方式的传感器应用于触摸传感器模块。

976、图59b所示的电子设备800a以及图59c所示的电子设备800b都包括一对显示部820、框体821、通信部822、一对安装部823、控制部824、一对成像部825以及一对透镜832。

977、显示部820可以应用本发明的一个方式的显示装置。因此，可以实现能够进行清晰度极高的显示的电子设备。由此，使用者可以感受高沉浸感。此外，可以将本发明的一个方式的半导体装置用于控制部824。由此，可以降低电子设备的功耗。

978、显示部820设置在框体821内部的通过透镜832能看到的位置上。另外，通过在一对显示部820的每一个上显示不同图像，可以进行利用视差的三维显示。

979、可以将电子设备800a以及电子设备800b都称为面向vr的电子设备。装上电子设备800a或电子设备800b的使用者通过透镜832能看到显示在显示部820上的图像。

980、电子设备800a及电子设备800b优选具有一种机构，其中能够调整透镜832及显示部820的左右位置，以根据使用者的眼睛的位置使透镜832及显示部820位于最合适的位置上。此外，优选具有一种机构，其中通过改变透镜832和显示部820之间的距离来调整焦点。

981、使用者可以使用安装部823将电子设备800a或电子设备800b装在头上。注意，在图59b等中，示出安装部823具有如眼镜的镜脚（也称为脚丝等）那样的形状的例子，但是不局限于此。只要使用者能够装上，安装部823就例如可以具有头盔型或带型的形状。

982、成像部825具有取得外部的信息的功能。可以将成像部825所取得的数据输出到显示部820。在成像部825中可以使用图像传感器。另外，也可以设置多个摄像头以能够对应望远、广角等多种视角。

983、注意，在此示出包括成像部825的例子，设置能够测量出与对象物的距离的测距传感器（以下，也称为检测部）即可。换言之，成像部825是检测部的一个方式。作为检测部例如可以使用图像传感器或激光雷达（lidar：light detection and ranging）等距离图像传感器。通过使用由摄像头取得的图像以及由距离图像传感器取得的图像，可以取得更多的信息，可以实现精度更高的姿态操作。

984、电子设备800a也可以包括用作骨传导耳机的振动机构。例如，作为显示部820、框体821和安装部823中的一个或多个可以采用包括该振动机构的结构。由此，不需要另行设置头戴式耳机、耳机或扬声器等音响设备，而只装上电子设备800a就可以享受影像和声音。

985、电子设备800a以及电子设备800b也可以都包括输入端子。可以将供应来自影像输出设备等的影像信号以及用于对设置在电子设备内的电池进行充电的电力等的电缆连接到输入端子。

986、本发明的一个方式的电子设备也可以具有与耳机750进行无线通信的功能。耳机750包括通信部（未图示），并具有无线通信功能。耳机750通过无线通信功能可以从电子设备接收信息（例如声音数据）。例如，图59a所示的电子设备700a具有通过无线通信功能将信息发送到耳机750的功能。

987、另外，电子设备也可以包括耳机部。图59c所示的电子设备800b包括耳机部827。例如，可以采用以有线方式连接耳机部827和控制部824的结构。连接耳机部827和控制部824的布线的一部分也可以配置在框体821或安装部823的内部。此外，耳机部827和安装部823也可以包括磁铁。由此，可以用磁力将耳机部827固定到安装部823，收纳变得容易，所以是优选的。

988、电子设备也可以包括能够与耳机或头戴式耳机等连接的声音输出端子。此外，电子设备也可以包括声音输入端子和声音输入机构中的一方或双方。作为声音输入机构，例如可以使用麦克风等收音装置。通过将声音输入机构设置到电子设备，可以使电子设备具有所谓的耳麦的功能。

989、图59d及图59e示出vr用护目镜型电子设备850a的立体图。图59d及图59e示出框体845内包括分别弯曲的一对显示装置840（显示装置840_r及显示装置840_l）的例子。电子设备850a包括运动检测部841、视线检测部842、运算部843、通信部844、透镜848、操作按钮851、安装工具854、传感器855、刻度盘856等。

990、由于包括两个显示装置840，使用者的双眼可以分别看两个显示装置。由此，在用视差进行三维显示等的情况下，也可以显示高分辨率影像。此外，显示装置840弯曲为以使用者的眼睛大致为中心的圆弧状。由此，从使用者的眼睛到显示装置840的显示面的距离固定，因此使用者可以看更自然的影像。此外，即使显示装置840具有光的亮度或色度根据所看的角度而变化的所谓的视角依赖性，也可以采用使用者的眼睛在显示装置840的显示面的法线方向上的结构，由此尤其是在水平方向上实质上可以忽略其影响，所以可以显示更有现实感的影像。

991、如图59e所示，透镜848位于显示装置840与使用者的眼睛之间。图59e示出包括为了视度调节改变透镜的位置的刻度盘856的例子。此外，在电子设备850a具有自动聚焦功能的情况下，也可以不包括用来调节视度的刻度盘856。

992、图59f示出包括一个显示装置840的护目镜型电子设备850b。通过采用上述结构，可以减少构件数。

993、显示装置840在左右两个区域中分别并排显示右眼用图像和左眼用图像的两个图像。由此可以显示利用两眼视差的立体影像。在显示装置840上，既可并排显示利用视差的两个不同的图像，又可不利用视差而并排显示两个相同的图像。

994、此外，也可以在显示装置840的整个区域显示可用两个眼睛看的一个图像。由此，可以显示跨视野的两端的全景影像，因此现实感得到提高。

995、可以对显示装置840应用本发明的一个方式的显示装置。因为本发明的一个方式的显示装置具有极高的清晰度，所以即便使用透镜848放大影像，也可以不使使用者看到像素而可以显示真实感更高的映像。

996、图60a所示的电子设备6500是可以用作智能手机的便携式信息终端设备。

997、电子设备6500包括框体6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、摄像头6507、光源6508以及控制装置6509等。显示部6502具有触摸面板功能。控制装置6509例如包括选自cpu、gpu及存储装置中的一个或多个。可以将本发明的一个方式的半导体装置用于显示部6502、控制装置6509等。通过将本发明的一个方式的半导体装置用于控制装置6509，可以降低功耗，因此是优选的。

998、显示部6502可以使用本发明的一个方式的显示面板。

999、图60b是包括框体6501的麦克风6506一侧的端部的截面示意图。

1000、框体6501的显示面一侧设置有具有透光性的保护构件6510，被框体6501及保护构件6510包围的空间内配置有显示面板6511、光学构件6512、触摸传感器面板6513、印刷电路板6517、电池6518等。

1001、显示面板6511、光学构件6512及触摸传感器面板6513使用粘合层（未图示）固定到保护构件6510。

1002、在显示部6502的外侧的区域中，显示面板6511的一部分折叠，且该折叠的部分连接有fpc6515。fpc6515安装有ic6516。fpc6515与设置于印刷电路板6517的端子连接。

1003、显示面板6511可以使用本发明的一个方式的显示装置。由此，可以实现极轻量的电子设备。此外，由于显示面板6511极薄，所以可以在抑制电子设备的厚度的情况下安装大容量的电池6518。此外，通过折叠显示面板6511的一部分以在像素部的背面设置与fpc6515的连接部，可以实现窄边框的电子设备。

1004、图60c示出电视装置的一个例子。在电视装置7100中，框体7101中组装有显示部7000。在此示出利用支架7103支撑框体7101的结构。

1005、可以通过利用框体7101所具备的操作开关及另外提供的遥控操作机7111进行图60c所示的电视装置7100的操作。此外，也可以在显示部7000中具备触摸传感器，也可以通过用指头等触摸显示部7000进行电视装置7100的操作。此外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板，可以进行频道及音量的操作，并可以对显示在显示部7000上的影像进行操作。

1006、此外，电视装置7100具有接收机及调制解调器等。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线方式或无线方式的通信网络，可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或接收者之间等）的信息通信。

1007、图60d示出笔记型个人计算机的一个例子。笔记本式个人计算机7200包括框体7211、键盘7212、指向装置7213、外部连接端口7214、控制装置7216等。框体7211中组装有显示部7000。控制装置7216例如包括选自cpu、gpu及存储装置中的一个或多个。可以将本发明的一个方式的半导体装置用于显示部7000、控制装置7216等。通过将本发明的一个方式的半导体装置用于显示部7000、控制装置7216等，可以降低功耗，所以是优选的。

1008、图60e和图60f示出数字标牌的一个例子。

1009、图60e所示的数字标牌7300包括框体7301、显示部7000及扬声器7303等。此外，还可以包括led灯、操作键（包括电源开关或操作开关）、连接端子、各种传感器、麦克风等。

1010、图60f示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。

1011、显示部7000越大，一次能够提供的信息量越多。显示部7000越大，越容易吸引人的注意，例如可以提高广告宣传效果。

1012、通过将触摸面板用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。此外，在用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。

1013、如图60e和图60f所示，数字标牌7300或数字标牌7400优选可以通过无线通信与使用者所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告信息可以显示在信息终端设备7311或信息终端设备7411的屏幕上。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示部7000的显示。

1014、可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元（控制器）执行游戏。由此，不特定多个使用者可以同时参加游戏，享受游戏的乐趣。

1015、在图60c至图60f中，可以对显示部7000适用本发明的一个方式的显示面板。

1016、图61a至图61g所示的电子设备包括框体9000、显示部9001、扬声器9003、操作键9005（包括电源开关或操作开关）、连接端子9006、传感器9007（该传感器具有检测、检出或测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线）、麦克风9008等。

1017、图61a至图61g所示的电子设备具有各种功能。例如，可以具有如下功能：将各种信息（静态图像、动态图像、文字图像等）显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件（程序）控制处理的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据并进行处理的功能；等。注意，电子设备的功能不局限于上述功能，而可以具有各种功能。电子设备也可以包括多个显示部。此外，也可以在电子设备中设置照相机等而使其具有如下功能：拍摄静态图像或动态图像，且将所拍摄的图像储存在存储介质（外部存储介质或内置于照相机的存储介质）中的功能；将所拍摄的图像显示在显示部上的功能；等。

1018、下面，详细地说明图61a至图61g所示的电子设备。

1019、图61a是示出便携式信息终端9101的立体图。例如，可以将便携式信息终端9101用作智能手机。注意，在便携式信息终端9101中，也可以设置扬声器9003、连接端子9006、传感器9007等。此外，作为便携式信息终端9101，可以将文字或图像信息显示在其多个面上。在图61a中示出显示三个图标9050的例子。另外，可以将以虚线的矩形示出的信息9051显示在显示部9001的其他面上。作为信息9051的一个例子，可以举出提示收到电子邮件、sns或电话等的来信通知；电子邮件或sns等的标题；电子邮件或sns等的发送者姓名；日期；时间；电池余量；以及电波强度等。或者，也可以在显示有信息9051的位置上显示图标9050等。

1020、图61b是示出便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，在将便携式信息终端9102放在上衣口袋里的状态下，使用者能够确认显示在从便携式信息终端9102的上方看到的位置上的信息9053。例如，使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。

1021、图61c是示出平板终端9103的立体图。平板终端9103例如可以执行移动电话、电子邮件及文章的阅读和编辑、播放音乐、网络通信、计算机游戏等各种应用软件。平板终端9103在框体9000的正面包括显示部9001、照相机9002、麦克风9008及扬声器9003，在框体9000的左侧面包括被用作用于操作的按钮的操作键9005，在底面包括连接端子9006。

1022、图61d是示出手表型便携式信息终端9200的立体图。可以将便携式信息终端9200例如用作智能手表（注册商标）。另外，显示部9001的显示面弯曲，可沿着其弯曲的显示面进行显示。此外，便携式信息终端9200例如通过与可进行无线通信的耳麦相互通信可以进行免提通话。此外，通过利用连接端子9006，便携式信息终端9200可以与其他信息终端进行数据传输或进行充电。充电也可以通过无线供电进行。

1023、图61e至图61g是示出可以折叠的便携式信息终端9201的立体图。此外，图61e是将便携式信息终端9201展开的状态的立体图，图61g是折叠的状态的立体图，图61f是从图61e的状态和图61g的状态中的一个转换成另一个时中途的状态的立体图。便携式信息终端9201在折叠状态下可携带性好，而在展开状态下因为具有无缝拼接较大的显示区域所以显示的浏览性强。便携式信息终端9201所包括的显示部9001被由铰链9055连结的三个框体9000支撑。显示部9001例如可以在曲率半径0.1mm以上且150mm以下的范围弯曲。

1024、本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。

1025、[符号说明]

1026、addr：信号、ano：布线、bil：布线、bilb：布线、brl：布线、bw：信号、ca：电容器、cal：布线、cb：电容器、cc：电容器、ce：信号、clk：信号、gl：布线、gndl：布线、gw：信号、rbl：布线、rda：信号、rwl：布线、sl：布线、vcom：布线、vdl：布线、wake：信号、wbl：布线、wda：信号、wol：布线、51：像素电路、51a：像素电路、51b：像素电路、51c：像素电路、51d：像素电路、51e：像素电路、51f：像素电路、51g：像素电路、51h：像素电路、51j：像素电路、52a：晶体管、52b：晶体管、52c：晶体管、52d：晶体管、53：电容器、53a：电容器、56a：晶体管、56b：晶体管、56c：晶体管、56d：晶体管、56e：晶体管、56f：晶体管、56g：晶体管、57a：电容器、57b：电容器、57c：电容器、61：发光器件、62：层、65：驱动电路、81：层、83：层、100：显示装置、100a：显示装置、100b：显示装置、101：衬底、110：发光元件、110b：发光元件、110g：发光元件、110r：发光元件、110w：发光元件、111：像素电极、111b：像素电极、111c：连接电极、111g：像素电极、111r：像素电极、112：有机层、112b：有机层、112g：有机层、112r：有机层、112w：有机层、113：公共电极、114：公共层、115：导电层、115b：导电层、115g：导电层、115r：导电层、116b：着色层、116g：着色层、116r：着色层、121：保护层、122：绝缘层、123：绝缘层、125：绝缘层、126：树脂层、128：层、130：连接部、131：保护层、133：透镜阵列、140：电容器、141：导电层、143：绝缘层、145：导电层、154：绝缘层、155a：绝缘层、155b：绝缘层、155c：绝缘层、156：插头、170：衬底、171：粘合层、200：晶体管、201：衬底、205：导电体、205a：导电体、205b：导电体、207：导电体、208：绝缘体、209：导电体、210：绝缘体、212：绝缘体、214：绝缘体、215：绝缘体、216：绝缘体、220：杂质、221：绝缘体、222：绝缘体、224：绝缘体、224f：绝缘膜、227：层、230：氧化物半导体、230a：氧化物半导体、230b：氧化物半导体、230c：氧化物半导体、230ca：氧化物半导体、230cb：氧化物半导体、230f：氧化物半导体膜、240：导电体、240a：导电体、240b：导电体、241：绝缘体、241a：绝缘体、241b：绝缘体、242a：导电体、242a：导电体、242b：导电体、242f：导电膜、250：绝缘体、250a：绝缘体、250b：绝缘体、250c：绝缘体、250d：绝缘体、250f：绝缘膜、252：导电体、255：绝缘体、260：导电体、260a：导电体、260b：导电体、260f：导电膜、271a：绝缘体、271a：绝缘体、271b：绝缘体、271f：绝缘膜、275：绝缘体、277：涂敷膜、278：涂敷膜、279：抗蚀剂掩模、280：绝缘体、282：绝缘体、282a：绝缘体、282b：绝缘体、283：绝缘体、284：绝缘体、285：绝缘体、310：晶体管、311：衬底、313：半导体区域、314：低电阻区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、317：绝缘体、318：元件分离层、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、453：导电体、454：绝缘体、460：导电体、460a：导电体、460b：导电体、500a：显示装置、500b：显示装置、500c：显示装置、520：晶体管、520a：晶体管、520b：晶体管、580：显示模块、581：显示部、582：电路部、583：像素电路部、583a：像素电路、584：像素部、584a：像素、585：端子部、586：布线部、590：fpc、591：衬底、592：衬底、700a：电子设备、721：框体、723：安装部、750：耳机、751：显示面板、753：光学构件、756：显示区域、757：眼镜架、758：鼻垫、800a：电子设备、800b：电子设备、820：显示部、821：框体、822：通信部、823：安装部、824：控制部、825：成像部、827：耳机部、832：透镜、840：显示装置、840_l：显示装置、840_r：显示装置、841：运动检测部、842：视线检测部、843：运算部、844：通信部、845：框体、848：透镜、850a：电子设备、850b：电子设备、851：安装工具、854：装着具、855：传感器、856：刻度盘、900：半导体装置、910：驱动电路、911：外围电路、912：控制电路、915：外围电路、920：存储器阵列、923：行驱动器、924：列驱动器、925：输入电路、926：输出电路、927：读出放大器、928：电压生成电路、930：层、931：psw、932：psw、941：行译码器、942：列译码器、950：存储单元、951：存储单元、952：存储单元、953：存储单元、954：存储单元、955：存储单元、956：存储单元、957：存储单元、958：存储单元、960：运算装置、970a：半导体装置、970b：半导体装置、970c：半导体装置、989：缓存接口、990：衬底、991：alu、992：alu控制器、993：指令译码器、994：中断控制器、995：时序控制器、996：寄存器、997：寄存器控制器、998：总线接口、999：缓存、5600：大型计算机、5610：机架、5620：计算机、5621：个人计算机卡、5622：板、5623：连接端子、5624：连接端子、5625：连接端子、5626：半导体装置、5627：半导体装置、5628：半导体装置、5629：连接端子、5630：母板、5631：插槽、6500：电子设备、6501：框体、6502：显示部、6503：电源按钮、6504：按钮、6505：扬声器、6506：麦克风、6507：照相机、6508：光源、6509：控制装置、6510：保护构件、6511：显示面板、6512：光学构件、6513：触摸传感器面板、6515：fpc、6516：ic、6517：印刷电路板、6518：电池、6600：电子设备、6611：框体、6612：键盘、6613：指向装置、6614：外部连接端口、6615：显示部、6616：控制装置、6800：人造卫星、6801：主体、6802：太阳能电池板、6803：天线、6804：行星、6805：二次电池、6807：控制装置、6900：存储系统、6901：主机、6901sb：服务器、6902：存储控制电路、6903：存储、6903md：存储装置、7000：显示部、7100：电视装置、7101：框体、7103：支架、7111：遥控操作机、7200：笔记型个人计算机、7211：框体、7212：键盘、7213：指向装置、7214：外部连接端口、7216：控制装置、7300：数字标牌、7301：框体、7303：扬声器、7311：信息终端设备、7400：数字标牌、7401：柱子、7411：信息终端设备、9000：框体、9001：显示部、9002：照相机、9003：扬声器、9005：操作键、9006：连接端子、9007：传感器、9008：麦克风、9050：图标、9051：信息、9052：信息、9053：信息、9054：信息、9055：铰链、9101：便携式信息终端、9102：便携式信息终端、9103：平板终端、9200：便携式信息终端、9201：便携式信息终端。