半导体器件及其制备方法与流程

本申请涉及集成电路制造，特别涉及一种半导体器件及其制备方法。

背景技术：

1、随着半导体技术的不断发展，对于集成电路的需求越来越高，尤其是超大规模集成电路中的mos晶体管。mos晶体管的尺寸不断在缩小，而制备mos晶体管的限制和技术挑战也在增多。其中，mos晶体管在栅极尺寸缩小后，功耗和负载电容也变得越来越重要。研究发现，栅极的轮廓会影响栅极至接触孔之间的电容值，从而影响器件性能。

技术实现思路

1、本申请提供一种半导体器件及其制备方法，至少有利于稳定栅极至接触孔之间的电容值，提升器件性能。

2、本申请一方面提供一种半导体器件，包括：

3、半导体衬底，所述半导体衬底包括nmos区和pmos区；

4、第一栅极结构，形成于所述nmos区的所述半导体衬底上，所述第一栅极结构包括第一栅电极层；

5、第二栅极结构，形成于所述pmos区的所述半导体衬底上，所述第二栅极结构包括第二栅电极层；

6、层间介质层，形成于所述第一栅极结构和所述第二栅极结构之间的所述半导体衬底上，所述层间介质层上包括第一接触孔和第二接触孔，所述第一接触孔位于所述第一栅极结构两侧的层间介质层中，所述第二接触孔位于所述第二栅极结构两侧的所述层间介质层中；

7、其中，所述第一栅电极层和所述第二栅电极层均为倒梯形形貌。

8、进一步地，在半导体器件中，所述倒梯形形貌的顶部宽度与底部宽度的差值在4纳米至6纳米之间。

9、本申请另一方面提供一种半导体器件的制备方法，包括：

10、提供一半导体衬底，所述半导体衬底包括nmos区和pmos区，所述nmos区和所述pmos区的半导体衬底上分别形成有栅极堆叠层，所述栅极堆叠层由下至上依次包括栅极功能层、伪栅极层、第一硬掩模层和隔离层；

11、以所述隔离层和所述第一硬掩膜层为掩模，选择性刻蚀所述伪栅极层，以使所述伪栅极层具有倒梯形形貌，并与所述第一栅极功能层之间形成台阶；

12、去除所述隔离层和所述第一硬掩膜层；

13、形成侧墙，所述侧墙覆盖所述伪栅极层和所述栅极功能层的侧壁；

14、形成第二硬掩模层和层间介质层，所述第二硬掩模层覆盖所述半导体衬底、所述侧墙和所述伪栅极层，所述层间介质层覆盖所述第二硬掩模层；

15、执行第一化学机械研磨工艺，研磨停止于所述伪栅极层上；

16、去除所述伪栅极层，形成栅极凹槽；

17、形成金属栅材料层，所述金属栅材料层覆盖所述层间介质层，并填充所述栅极凹槽；

18、执行第二化学机械研磨工艺，研磨停止于所述层间介质层上，以形成金属栅极，所述金属栅极具有倒梯形形貌；

19、在层间介质层上形成接触孔，所述接触孔位于金属栅极两侧的半导体衬底上。

20、进一步地，在半导体器件的制备方法中，所述选择性刻蚀所述伪栅极层的过程中，采用各向异性干法刻蚀工艺。

21、进一步地，在半导体器件的制备方法中，在所述nmos区和所述pmos区的半导体衬底上分别形成栅极堆叠层的步骤，包括：

22、依次形成所述栅极功能材料层、伪栅极材料层、第一硬掩模材料层、隔离材料层、apf材料层、nfdarc材料层、阻挡材料层以及第一barc材料层；

23、执行第一光刻工艺，在所述nmos区和所述pmos区上分别形成图形化的第一光刻胶层；

24、以所述图形化的第一光刻胶层为掩模，刻蚀所述第一barc材料层、所述阻挡材料层以及所述nfdarc材料层，以形成第一barc层、阻挡层和nfdarc层；

25、去除所述图形化的第一光刻胶层、所述第一barc层和阻挡层；

26、以所述nfdarc层为掩模，刻蚀apf材料层，形成apf层，并去除所述nfdarc层；

27、以所述apf层为掩模，刻蚀所述隔离材料层和所述第一硬掩膜材料层，形成所述隔离层和第一硬掩模层，并去除所述apf层。

28、进一步地，在半导体器件的制备方法中，在所述nmos区和所述pmos区的半导体衬底上分别形成栅极堆叠层的步骤，还包括：

29、依次旋涂soc材料层和第二barc材料层，所述soc材料层覆盖所述伪栅极材料层和所述隔离层，所述第二barc材料层覆盖所述soc材料层；

30、执行第二光刻工艺，形成图形化的第二光刻胶层，所述图形化的第二光刻胶层位于所述隔离层的上方；

31、以所述图形化的第二光刻胶层为掩模，刻蚀所述第二barc材料层和所述soc材料层，形成第二barc层和soc层；

32、以所述图形化的第二光刻胶层、barc层和soc层为掩模，刻蚀所述伪栅极材料层、所述栅极功能材料层，形成伪栅极层和栅极功能层；

33、去除所述图形化的第二光刻胶层、第二barc层和soc层，以形成栅极堆叠层。

34、进一步地，在半导体器件的制备方法中，所述金属栅材料层包括依次形成的第一氮化钽、氮化钛、第二氮化钽、氮化钛-钛复合层以及铝。

35、进一步地，在半导体器件的制备方法中，所述栅极功能材料层包括依次形成的高k介质层材料和功函数金属层材料。

36、进一步地，在半导体器件的制备方法中，所述第一硬掩模层和所述第二硬掩模层的材料均为氮化硅。

37、进一步地，在半导体器件的制备方法中，所述隔离材料层和所述阻挡材料层均为氧化硅。

38、本申请提供的技术方案中，半导体器件包括形成于所述nmos区的所述半导体衬底上的第一栅极结构，以及形成于所述pmos区的所述半导体衬底上的第二栅极结构，所述第一栅极结构包括第一栅电极层，所述第二栅极结构包括第二栅电极层；层间介质层，形成于所述第一栅极结构和所述第二栅极结构之间的所述半导体衬底上，所述层间介质层上包括第一接触孔和第二接触孔，所述第一接触孔位于所述第一栅极结构两侧的层间介质层中，所述第二接触孔位于所述第二栅极结构两侧的所述层间介质层中；其中，所述第一栅电极层和所述第二栅电极层均为倒梯形形貌。通过采用倒梯形形貌的第一栅电极层和第二栅电极层，以稳定栅极至接触孔之间的电容值，从而提高器件性能。

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述倒梯形形貌的顶部宽度与底部宽度的差值在4纳米至6纳米之间。

3.一种半导体器件的制备方法，用于形成权利要求1至2任意一项所述的半导体器件，其特征在于，包括：

4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述选择性刻蚀所述伪栅极层的过程中，采用各向异性干法刻蚀工艺。

5.根据权利要求3所述的半导体器件的制备方法，其特征在于，在所述nmos区和所述pmos区的半导体衬底上分别形成栅极堆叠层的步骤，包括：

6.根据权利要求5所述的半导体器件的制备方法，其特征在于，在所述nmos区和所述pmos区的半导体衬底上分别形成栅极堆叠层的步骤，还包括：

7.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述金属栅材料层包括依次形成的第一氮化钽、氮化钛、第二氮化钽、氮化钛-钛复合层以及铝。

8.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述栅极功能材料层包括依次形成的高k介质层材料和功函数金属层材料。

9.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述第一硬掩模层和所述第二硬掩模层的材料均为氮化硅。

10.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述隔离材料层和所述阻挡材料层均为氧化硅。