光检测装置及光检测系统的制作方法

1.本公开涉及检测来自检测对象的光的光检测装置和光检测系统。


背景技术：

2.tof(飞行时间)方法经常用于测量到检测对象的距离。在该tof方法中，发射光，并检测由检测对象反射的反射光。然后，在tof方法中，通过测量发射光的定时和检测到反射光的定时之间的时间差来测量到测量对象的距离。例如，在ptl 1中公开了基于脉冲信号使用两个触发器检测与光接收部的光接收结果对应的脉冲信号的边缘的光检测装置。
3.引用列表
4.专利文献
5.ptl 1：日本未经审查专利申请公开第2019-9221号


技术实现要素：

6.通常，期望电子电路具有小的电路面积，并且期望电路面积的进一步减小。
7.期望提供一种允许减少电路面积的光检测装置和光检测系统。
8.根据本公开的实施方式的第一光检测装置包括多个光接收部、多个边缘检测器和加法器。多个光接收部的每个光接收部包括光接收元件，并且被配置为生成脉冲信号，该脉冲信号包括与光接收元件的光接收的结果对应的脉冲。多个边缘检测器的每个边缘检测器针对多个光接收部中的对应的一个光接收部而设置，并且被配置为通过检测由多个光接收部中的对应的一个光接收部生成的脉冲信号中的脉冲的边缘来生成检测信号。加法器被配置为通过基于由多个边缘检测器生成的多个检测信号进行加法处理，而生成表示脉冲数的检测值。上述多个边缘检测器中的每个边缘检测器包括第一锁存电路、第二锁存电路、组合电路和第三锁存电路。第一锁存电路被配置为通过基于第一时钟信号锁存脉冲信号来生成第一信号。第二锁存电路被配置为通过基于作为第一时钟信号的反相信号的第二时钟信号锁存第一信号来生成第二信号。组合电路被配置为基于脉冲信号、第一信号和第二信号生成第三信号。第三锁存电路被配置为通过基于第一时钟信号锁存第三信号来生成检测信号。
9.根据本公开的实施方式的第二光检测装置包括多个光接收部、多个边缘检测器、第一加法器和第二加法器。多个光接收部的每一个光接收部包括光接收元件，并且被配置为生成脉冲信号，该脉冲信号包括与光接收元件的光接收的结果对应的脉冲。多个边缘检测器的每一个边缘检测器针对多个光接收部中的对应的一个光接收部而设置，并被配置为通过检测由多个光接收部中的一个光接收部生成的脉冲信号中的脉冲的边缘来生成第一检测信号和第二检测信号。第一加法器被配置为通过基于由多个边缘检测器生成的多个第一检测信号执行加法处理来生成指示脉冲数的第一检测值。第二加法器被配置为通过基于由多个边缘检测器生成的多个第二检测信号执行加法处理来生成指示脉冲数的第二检测值。上述多个边缘检测器中的每个边缘检测器包括第一锁存电路、第二锁存电路、第一组合
电路和第二组合电路。第一锁存电路被配置为通过基于第一时钟信号锁存脉冲信号来生成第一信号。第二锁存电路被配置为通过基于第二时钟信号锁存脉冲信号来生成第二信号。第一组合电路被配置为基于脉冲信号和第一信号生成第三信号。第二组合电路被配置为基于脉冲信号和第二信号生成第四信号。多个边缘检测器基于第三信号生成第一检测信号，并且基于第四信号生成第二检测信号。
10.根据本公开的实施方式的第一光检测系统包括发光部和光检测器。发光部被配置为发光。光检测器被配置为检测从发光部发射的光的由检测对象反射的光。光检测器包括多个光接收部、多个边缘检测器和加法器。多个光接收部中的每个光接收部包括光接收元件，并且被配置为生成脉冲信号，该脉冲信号包括与光接收元件的光接收的结果对应的脉冲。多个边缘检测器中的每一个边缘检测器针对多个光接收部中的对应的一个光接收部而设置，并被配置为通过检测由多个光接收部中的对应的一个光接收部生成的脉冲信号中的脉冲的边缘来生成检测信号。加法器被配置为通过基于由多个边缘检测器生成的多个检测信号进行加法处理，来生成表示脉冲数的检测值。上述多个边缘检测器中的每个边缘检测器包括第一锁存电路、第二锁存电路、组合电路和第三锁存电路。第一锁存电路被配置为通过基于第一时钟信号锁存脉冲信号来生成第一信号。第二锁存电路被配置为通过基于作为第一时钟信号的反相信号的第二时钟信号锁存第一信号来生成第二信号。组合电路被配置为基于脉冲信号、第一信号和第二信号生成第三信号。第三锁存电路被配置为通过基于第一时钟信号锁存第三信号来生成检测信号。
11.根据本公开的实施方式的第二光检测系统包括发光部和光检测器。发光部被配置为发光。光检测器被配置为检测从发光部发射的光的由检测对象反射的光。光检测器包括多个光接收部、多个边缘检测器、第一加法器和第二加法器。多个光接收部中的每一个光接收部包括光接收元件，并且被配置为生成脉冲信号，该脉冲信号包括与光接收元件的光接收的结果对应的脉冲。多个边缘检测器的每一个边缘检测器针对多个光接收部中的对应的一个光接收部而设置，并被配置为通过检测由多个光接收部中的对一个的一个光接收部生成的脉冲信号中的脉冲的边缘来生成第一检测信号和第二检测信号。第一加法器被配置为通过基于由多个边缘检测器生成的多个第一检测信号执行加法处理来生成指示脉冲数的第一检测值。第二加法器被配置为通过基于由多个边缘检测器生成的多个第二检测信号执行加法处理来生成指示脉冲数的第二检测值。上述多个边缘检测器中的每一个边缘检测器包括第一锁存电路、第二锁存电路、第一组合电路和第二组合电路。第一锁存电路被配置为通过基于第一时钟信号锁存脉冲信号来生成第一信号。第二锁存电路被配置为通过基于第二时钟信号锁存脉冲信号来生成第二信号。第一组合电路被配置为基于脉冲信号和第一信号生成第三信号。第二组合电路被配置为基于脉冲信号和第二信号生成第四信号。多个边缘检测器的每一个边缘检测器被配置为基于第三信号生成第一检测信号，基于第四信号生成第二检测信号。
12.在根据本公开的实施方式的第一光检测装置和第一光检测系统中，多个光接收部的每一个光接收部生成包括与光接收元件的光接收的结果对应的脉冲的脉冲信号，多个边缘检测器的每一个边缘检测器通过检测由对应的光接收部生成的脉冲信号中的脉冲的边缘来生成检测信号。在多个边缘检测器的每一个边缘检测器中，第一锁存电路通过基于第一时钟信号锁存脉冲信号来生成第一信号，第二锁存电路通过基于第二时钟信号锁存第一
信号来生成第二信号，第二时钟信号是第一时钟信号的反相信号，组合电路基于脉冲信号、第一信号和第二信号生成第三信号，并且第三锁存电路通过基于第一时钟信号锁存第三信号生成检测信号。此外，加法器通过基于由多个边缘检测器生成的多个检测信号执行加法处理，来生成表示脉冲数的检测值。
13.在根据本公开的实施方式的第二光检测装置和第二光检测系统中，多个光接收部的每一个光接收部生成包括与光接收元件的光接收的结果对应的脉冲的脉冲信号，并且多个边缘检测器的每一个边缘检测器通过检测由对应的光接收部生成的脉冲信号中的脉冲的边缘来生成第一检测信号和第二检测信号。在多个边缘检测器的每一个边缘检测器中，第一锁存电路通过基于第一时钟信号锁存脉冲信号来生成第一信号，第二锁存电路通过基于第二时钟信号锁存脉冲信号来生成第二信号，第一组合电路基于脉冲信号和第一信号生成第三信号，第二组合电路基于脉冲信号和第二信号生成第四信号，基于第三信号生成第一检测信号，并且基于第四信号生成第二检测信号。并且，第一加法器通过基于由多个边缘检测器生成的多个第一检测信号执行加法处理而生成表示脉冲数的第一检测值，并且第二加法器通过基于由多个边缘检测器生成的多个第二检测信号执行加法处理而生成表示脉冲数的第二检测值。
附图说明
14.图1是示出根据本公开的实施方式的光检测系统的配置实例的框图。
15.图2是示出图1中所示的光检测器的配置实例的框图。
16.图3是示出图1中所示的光检测器的实施实例的示意图。
17.图4是示出根据第一实施方式的光检测单元的配置实例的电路图。
18.图5是示出在图4中示出的光接收部的配置实例的电路图。
19.图6是示出图5中示出的光接收部的操作实例的时序波形图。
20.图7是示出在图4中示出的锁存器的配置实例的电路图。
21.图8是示出在图4中示出的光检测单元的操作实例的时序波形图。
22.图9是示出根据第一实施方式的变形实例的光检测单元的配置实例的电路图。
23.图10是示出图8中所示的触发器的配置实例的电路图。
24.图11是示出第一实施方式的另一变形实例的光检测部的结构实例的电路图。
25.图12是示出根据第二实施方式的光检测单元的配置实例的电路图。
26.图13是示出图12所示的光检测部的操作实例的时序波形图。
27.图14是示出根据第二实施方式的变形实例的光检测单元的配置实例的电路图。
28.图15是示出根据第二实施方式的另一变形实例的光检测单元的配置实例的电路图。
29.图16是示出根据第三实施方式的光检测单元的配置实例的电路图。
30.图17a是示出图16中示出的计数部的配置实例的电路图。
31.图17b是示出图16中所示的另一计数部的配置实例的电路图。
32.图18是示出图16所示的光检测部的操作实例的时序波形图。
33.图19是示出第四实施方式的光检测部的结构实例的电路图。
34.图20是示出图19所示的光检测部的操作实例的时序波形图。
35.图21是描述车辆控制系统的示意性配置的实例的框图。
36.图22是帮助说明车外信息检测部和成像部的安装位置的实例的示图。
37.图23是示出根据变形实例的光接收部的配置实例的电路图。
具体实施方式
38.在下文中，参照附图详细描述本公开的一些实施方式。应注意，按照下列顺序进行描述。
39.1.第一实施方式
40.2.第二实施方式
41.3.第三实施方式
42.4.第四实施方式
43.5.移动体的应用实例
44.《1.第一实施方式》
45.[配置实例]
[0046]
图1示出根据实施方式的光检测系统(光检测系统1)的配置实例。光检测系统1包括tof(time-of-flight：飞行时间)传感器，并且被配置为发出光并检测被检测对象obj反射的反射光。光检测系统1包括发光部11、光学系统12、光检测器20和控制器14。
[0047]
发光部11被配置为基于来自控制器14的指示朝向检测对象obj发射光脉冲l0。发光部11基于来自控制器14的指示通过执行交替地重复光的发射和不发射的光发射操作发射光脉冲l0。发光部11包括例如发射红外光的光源。该光源包括例如激光光源、led(发光二极管)等。
[0048]
光学系统12包括在光检测器20的光接收表面s上形成图像的透镜。从发光部11发射并由检测对象obj反射的光脉冲(反射光脉冲l1)进入光学系统12。
[0049]
光检测器20被配置为基于来自控制器14的指示来检测光以检测反射光脉冲l1。然后，光检测器20输出作为数据dt的检测结果。
[0050]
控制器14向发光部11及光检测器20供给控制信号，控制发光部11及光检测器20的操作，由此控制光检测系统1的操作。
[0051]
图2示出了光检测器20的配置实例。光检测器20包括光检测阵列21、时钟发生器22、读出控制器23、读出部24和光检测控制器25。
[0052]
光检测阵列21包括以矩阵配置的多个光检测单元u。光检测单元u均被配置为通过检测反射光脉冲l1来生成检测值val。检测值val表示多个检测周期pdet的每个检测周期中的反射光脉冲l1的检测次数。
[0053]
图3示出了光检测器20的实施实例。光检测器20形成在两个半导体基板101和102上。半导体基板101设置在光检测器20的光接收面s的一侧，并且半导体基板102设置在光检测器20的光接收面s的相对侧。半导体基板101和102彼此重叠。半导体基板101的配线和半导体基板102的配线通过配线103彼此耦接。作为布线103，例如可以使用cu-cu等金属接合(metallic bond)。光检测单元u设置在这两个半导体基板101、102上。
[0054]
图4示出光检测单元u的配置实例。光检测单元u包括多个光接收部31(在该实例中为两个光接收部31a、31b)、多个边缘检测器40(在该实例中为两个边缘检测器40a、40b)以
及加法器33。应注意，在该实例中，设置了两个光接收部31和两个边缘检测器40，但并不限于此。也可以设置三个以上的光接收部31和三个以上的边缘检测器40。
[0055]
多个光接收部31中的每一个被配置为通过检测光生成脉冲信号pls。具体地，光接收部31a通过检测光生成脉冲信号pls(脉冲信号plsa)，并且将生成的脉冲信号plsa供应至边缘检测器40a。此外，光接收部31b通过检测光生成脉冲信号pls(脉冲信号plsb)，并且将生成的脉冲信号plsb供应至边缘检测器40b。下面描述光接收部31a作为实例。应注意，这同样适用于光接收部31b。
[0056]
图5示出了光接收部31a的配置实例。光接收部31a包括光电二极管pd、晶体管mp1至mp3和mn4、反相器iv1至iv3以及延迟电路del。晶体管mp1至mp3是p型mos(金属氧化物半导体)晶体管，并且晶体管mn4是n型mos晶体管。例如，光电二极管pd形成在半导体基板101上，并且晶体管mp1至mp3和mn4、反相器iv1至iv3以及延迟电路del形成在半导体基板102上。
[0057]
光电二极管pd是将光转换成电荷的光电转换元件。光电二极管pd具有供给电源电压vss的阳极，以及耦接至晶体管mp1的漏极和晶体管mp3的栅极的阴极。例如，可以使用雪崩光电二极管(apd；avalanche photodiode)、单光子雪崩二极管(spad；single photon avalanche diode)等用于光电二极管pd。
[0058]
晶体管mp1具有耦接至延迟电路del的输出端的栅极、反相器iv3的输入端，被供应电源电压vdd1的源极，以及耦接至光电二极管pd的阴极和晶体管mp3的栅极的漏极。晶体管mp2具有耦接至反相器iv3的输出端和晶体管mn4的栅极的栅极，被供应电源电压vdd2的源极，以及耦接至晶体管mp3的源极的漏极。晶体管mp3具有耦接至光电二极管pd的阴极和晶体管mp1的漏极的栅极，耦接至晶体管mp2的漏极的源极，以及耦接至晶体管mn4的漏极和反相器iv1的输入端的漏极。晶体管mn4具有耦接至反相器iv3的输出端和晶体管mp2的栅极的栅极，耦接至晶体管mp3的漏极和反相器iv1的输入端的漏极，以及接地的源极。
[0059]
反相器iv1具有耦接至晶体管mp3的漏极和晶体管mn4的漏极的输入端以及耦接至反相器iv2的输入端和延迟电路del的输入端的输出端。反相器iv2具有耦接至反相器iv1的输出端和延迟电路del的输入端的输入端以及耦接至在光接收部31a的后续级中的边缘检测器40a的输出端。
[0060]
延迟电路del被配置为将输入信号延迟预定时间(延迟时间td)并输出所延迟的信号。延迟电路del具有耦接至反相器iv1的输出端和反相器iv2的输入端的输入端以及耦接至反相器iv3的输入端和晶体管mp1的栅极的输出端。延迟时间td被设置为使得从反相器iv2输出的脉冲信号plsa的脉冲宽度tpw等于或大于边缘检测器40a检测边缘的检测周期pdet的时间长度。
[0061]
反相器iv3具有耦接至延迟电路del的输出端和晶体管mp1的栅极的输入端以及耦接至晶体管mp2和mn4的栅极的输出端。
[0062]
图6示出了光接收部31a的操作实例。(a)表示光电二极管pd的阴极电压v1的波形。(b)表示晶体管mp3、mn4的漏极的电压v2的波形。(c)表示反相器iv1的输出端处的电压v3的波形。(d)表示延迟电路del的输出端的电压v4的波形。(e)表示脉冲信号plsa的波形。
[0063]
在光进入光电二极管pd的情况下，光电二极管pd的阴极电压v1在时间t1从电源电压vdd1开始降低(图6的(a))。基于阴极电压v1的这种变化，晶体管mp3从断开状态变为导通
状态，并且电压v2从低电平变为高电平(图6的(b))。基于电压v2的这种变化，反相器iv1的输出端处的电压v3在时间t2开始从高电平变成低电平(图6的(c))。基于电压v3的这种变化，脉冲信号plsa的电压从低电平变为高电平(图6的(e))。
[0064]
此外，基于反相器iv1的电压v3的变化，延迟电路del的输出端的电压v4在从定时t2起仅经过延迟电路del的延迟时间td的定时t3开始从高电平变为低电平(图6的(d))。基于电压v4的这种变化，晶体管mp1从断开状态变为导通状态，并且光电二极管pd的阴极电压v1朝向电源电压vdd1变化(图6的(a))。此外，基于电压v4的这种变化，反相器iv3的输出端处的电压从低电平变为高电平，这使得晶体管mp2从导通状态变为断开状态，并且使得晶体管mn4从断开状态变为导通状态，并且使得电压v2从高电平变为低电平(图6的(b))。基于电压v2的这种变化，在反相器iv1的输出端处的电压v3从低电平变为高电平(图6的(c))，并且基于电压v3的这种变化，脉冲信号plsa的电压从高电平变为低电平(图6的(e))。此后，延迟电路del的输出端处的电压v4从低电平变为高电平(图6的(d))。
[0065]
因此，光接收部31a通过检测光而生成脉冲信号plsa。脉冲信号plsa的脉冲宽度tpw被设定为大于或等于边缘检测器40a检测边缘的检测周期pdet的时间长度。延迟电路del延迟输入信号，这使得光接收部31a能够生成具有这种脉冲宽度tpw的脉冲信号plsa。
[0066]
多个边缘检测器40(图4)中的每一个被配置为通过检测从光接收部31提供的脉冲信号pls的边缘来生成检测信号det。具体地，边缘检测器40a通过检测从光接收部31a供应的脉冲信号plsa的边缘来生成检测信号det(检测信号deta)，并且将生成的检测信号deta供应至加法器33。此外，边缘检测器40b通过检测从光接收部31b供应的脉冲信号plsb的边缘来生成检测信号det(检测信号detb)，并且将所生成的检测信号detb供应至加法器33。例如，多个边缘检测器40形成在半导体基板102上。下面以边缘检测器40a为例进行说明。
[0067]
边缘检测器40a包括锁存器41和42、负与(nand)电路43和44、以及锁存器45。
[0068]
锁存器41、42和45均被配置为基于使能端e处的信号锁存数据端d处的信号并且从输出端q输出指示锁存结果的信号。下面以锁存器41为例进行说明。应注意，这同样适用于锁存器42和45。
[0069]
图7示出了锁存器41的配置实例。锁存器41包括nand电路96至99。nand电路96具有耦接至锁存器41的数据端d的第一输入端、耦接至锁存器41的使能端e和nand电路97的第二输入端的第二输入端、以及耦接至nand电路97的第一输入端和nand电路98的第一输入端的输出端。nand电路97具有耦接至nand电路96的输出端和nand电路98的第一输入端的第一输入端、耦接至锁存器41的使能端e和nand电路96的第二输入端的第二输入端、以及耦接至nand电路99的第二输入端的输出端。nand电路98具有耦接至nand电路96的输出端和nand电路97的第一输入端的第一输入端、耦接至nand电路99的输出端的第二输入端、以及耦接至nand电路99的第一输入端和锁存器41的输出端q的输出端。nand电路99具有耦接至nand电路98的输出端和锁存器41的输出端q的第一输入端、耦接至nand电路97的输出端的第二输入端、以及耦接至nand电路98的第二输入端的输出端。
[0070]
在边缘检测器40a(图4)中，锁存器41具有供应有脉冲信号plsa的数据端d、供应有时钟信号clk的使能端e、以及耦接至锁存器42的数据端d和nand电路43的第二输入端的输出端q。锁存器42具有耦接至锁存器41的输出端q和nand电路43的第二输入端的数据端d，供应有时钟信号clk的反相信号(下文称为时钟信号clkb)的使能端e，耦接至nand电路43的第
一输入端的输出端q。nand电路43具有耦接至锁存器42的输出端q的第一输入端、耦接至锁存器41的输出端q和锁存器42的数据端d的第二输入端、以及耦接至nand电路44的第二输入端的输出端。nand电路44具有供应有脉冲信号plsa的第一输入端、耦接至nand电路43的输出端的第二输入端以及耦接至锁存器45的数据端d的输出端。锁存器45具有耦接至nand电路44的输出端的数据端d、供应有时钟信号clk的使能端e、以及耦接至加法器33的输出端q。锁存器45从输出端q输出检测信号deta。
[0071]
上面已经描述了边缘检测器40a，但也同样适用于边缘检测器40b。在边缘检测器40b中，锁存器41的数据端d和nand电路44的第一输入端被供应有脉冲信号plsb。锁存器45的输出端q耦接至加法器33。该锁存器45从输出端q输出检测信号detb。
[0072]
利用这种配置，边缘检测器40a检测脉冲信号plsa的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号deta。同样地，边缘检测器40b检测脉冲信号plsb的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号detb。
[0073]
加法器33被配置为基于由边缘检测器40a生成的检测信号deta和由边缘检测器40b生成的检测信号detb，通过执行加法处理来生成表示在多个检测周期pdet的每一个中的反射光脉冲l1的检测次数的检测值val。例如，加法器33形成在半导体基板102上。加法器33包括加法器电路34和锁存部35。
[0074]
加法器电路34被配置为计算检测信号deta和detb中的边缘脉冲pe的数量。具体地，例如，加法器电路34在检测信号deta和detb两者中未生成边缘脉冲pe的情况下输出“0”，在检测信号deta和detb之一中生成边缘脉冲pe的情况下输出“1”，并且在检测信号deta和detb两者中生成边缘脉冲pe的情况下输出“2”。加法器电路34使用例如2位信号来供应这样的值“0”至“2”。
[0075]
锁存部35被配置为基于时钟信号clk的反相信号(时钟信号clkb)通过锁存从加法器电路34输出的信号来生成检测值val。锁存器部35包括两个锁存器。两个锁存器锁存从加法器电路34供应的2位信号。
[0076]
时钟生成部22(图2)基于来自光检测控制部25的指示，生成时钟信号clk，并将该时钟信号clk供应给光检测阵列21内的多个光检测单元u。
[0077]
读出控制器23被配置为基于来自光检测控制器25的指示，控制向读出部24供应在光检测阵列21中的多个光检测单元u中分别生成的检测值val的操作。例如，读出控制器23控制多个光检测单元u的操作，以一行依次选择光检测单元u，使所选择的光检测单元u将检测值val供应至读出部24。
[0078]
读出部24被配置为基于来自光检测控制部25的指示，生成包含从光检测阵列21内的多个光检测单元u供应的检测值val的数据dt，并输出所生成的数据dt。
[0079]
光检测控制器25被配置为基于来自控制器14(图1)的指示通过对时钟发生器22、读出控制器23和读出部24提供控制信号并控制时钟发生器22、读出控制器23和读出部24的操作，来控制光检测器20的操作。
[0080]
这里，光接收部31对应于本公开中的“光接收部”的具体实例。边缘检测器40对应于本公开中的“边缘检测器”的具体实例。加法器33对应于本公开中的“加法器”的具体实例。光电二极管pd对应于本公开中的“光接收元件”的具体实例。脉冲信号pls对应于本公开中的“脉冲信号”的具体实例。检测信号det对应于本公开中的“检测信号”的具体实例。检测
值val对应于本公开中的“检测值”的具体实例。锁存器41对应于本公开中的“第一锁存电路”的具体实例。锁存器42对应于本公开中的“第二锁存电路”的具体实例。nand电路43和44对应于本公开中的“组合电路”的具体实例。锁存器45对应于本公开中的“第三锁存电路”的具体实例。
[0081]
[操作和工作]
[0082]
接下来，对根据本实施方式的光检测系统1的操作和工作进行描述。
[0083]
(整体操作的概述)
[0084]
首先，参照图1和图2描述光检测系统1的整体操作的概要。发光部11基于来自控制器14的指示朝向检测对象obj发射光脉冲l0。光学系统12在光检测器20的光接收表面s上形成图像。光检测器20基于来自控制器14的指示检测反射光脉冲l1。控制器14向发光部11及光检测器20提供控制信号，控制发光部11及光检测器20的操作，由此控制光检测系统1的操作。
[0085]
在光检测器20中，光检测阵列21的光检测单元u通过检测反射光脉冲l1生成检测值val。检测值表示在多个检测周期pdet的每一个中反射光脉冲l1的检测次数。时钟生成部22根据来自光检测控制部25的指示，生成时钟信号clk，向多个光检测部u供应时钟信号clk。读出控制器23基于来自光检测控制器25的指示，控制将在光检测阵列21中的多个光检测单元u的每一个中生成的检测值val供应至读出部24的操作。读出部24基于来自光检测控制部25的指示，生成包含从光检测阵列21中的多个光检测单元u供应的检测值val的数据dt，并输出所生成的数据dt。光检测控制器25基于来自控制器14的指示，通过向时钟发生器22、读出控制器23和读出部24供应控制信号，来控制时钟发生器22、读出控制器23和读出部24的操作，来控制光检测器20的操作。
[0086]
(详细操作)
[0087]
在光检测单元u(图4)中，光接收部31a通过检测光来生成脉冲信号plsa，并将所生成的脉冲信号plsa供应至边缘检测器40a。边缘检测器40a通过检测脉冲信号plsa的边缘来生成检测信号deta，并将所生成的检测信号deta供应至加法器33。光接收部31b通过检测光来生成脉冲信号plsb，并且将生成的脉冲信号plsb供应至边缘检测器40b。边缘检测器40b通过检测脉冲信号plsb的边缘来生成检测信号detb，并且将所生成的检测信号detb供应至加法器33。加法器33基于由边缘检测器40a生成的检测信号deta和由边缘检测器40b生成的检测信号detb执行加法处理，来生成检测值val。以下详细描述该操作。
[0088]
图8示出了光检测单元u的操作实例。(a)表示从发光部11发出的光的波形。(b)表示时钟信号clk的波形。(c)表示脉冲信号plsa的波形。(d)表示从边缘检测器40a的锁存器41输出的信号s41的波形。(e)表示从边缘检测器40a的锁存器42输出的信号s42的波形。(f)表示检测信号deta的波形。(g)是表示检测值val的信号的波形。时钟信号clk的一个周期是边缘检测器40a和40b中的检测周期pdet。
[0089]
在从时间t11到时间t13的时间段内，发光部11基于来自控制器14的指示朝向检测对象obj发射光脉冲l0(图8的(a))。光脉冲l0的一部分被检测对象obj反射。反射光脉冲l1然后通过光学系统12进入光检测器20。光接收部31a通过检测反射光脉冲l1生成脉冲信号plsa(图8的(c))。该脉冲信号plsa包括从定时t12开始的脉冲p1和从定时t18开始的脉冲p2。
[0090]
边缘检测器40a的锁存器41捕获脉冲信号plsa，并在时钟信号clk处于高电平的情况下从输出端q输出所捕获的信号，并在时钟信号clk处于低电平的情况下通过维持在输出端q处的信号来生成信号s41(图8的(b)、(c)和(d))。因此，信号s41在时钟信号clk为高电平的期间在定时t12处响应于脉冲信号plsa的上升沿从低电平变为高电平，并且在时钟信号clk为高电平的期间在定时t15处响应于脉冲信号plsa的下降沿从高电平变为低电平。此外，信号s41在脉冲信号plsa上升之后的定时t19响应于时钟信号clk的上升沿从低电平变为高电平，并在脉冲信号plsa下降之后的定时t22响应于时钟信号clk的上升沿从高电平变为低电平。
[0091]
边缘检测器40a的锁存器42捕获信号s41，并在时钟信号clk处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clk处于高电平的情况下，通过维持在输出端q处的信号来生成信号s42(图8的(b)、(c)和(e))。因此，信号s42在信号s41上升之后的定时t13响应于时钟信号clk的下降沿从低电平变为高电平，并且在信号s41下降之后的定时t16响应于时钟信号clk的下降沿从高电平变为低电平。此外，信号s42在信号s41上升之后的时间t20响应于时钟信号clk的下降沿从低电平变为高电平，并且在信号s41下降之后的时间t23响应于时钟信号clk的下降沿从高电平变为低电平。
[0092]
边缘检测器40a的锁存器45捕获从nand电路44输出的信号，并在时钟信号clk处于高电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clk处于低电平的情况下，通过维持在输出端q处的信号来生成检测信号deta(图8的(f))。
[0093]
因此，检测信号deta在时钟信号clk为高电平的时间段在定时t12处响应于脉冲信号plsa的上升沿而从高电平变为低电平，并且在定时t14处响应于时钟信号clk的上升沿而从低电平变为高电平。检测信号deta的该脉冲(边缘脉冲pe1)是基于脉冲信号plsa的脉冲p1(图8的(c))的上升沿的脉冲。脉冲信号plsa的脉冲p1开始的定时t12是从定时t11到定时t13的检测周期pdet中的定时；因此，检测信号deta的边缘脉冲pe1跨越该检测周期pdet结束的定时t13。
[0094]
此外，检测信号deta在脉冲信号plsa上升之后的定时t19响应于时钟信号clk的上升沿而从高电平变为低电平，并且在定时t22响应于时钟信号clk的下降沿而从低电平变为高电平。检测信号deta的这种脉冲(边缘脉冲pe2)是基于脉冲信号plsa的脉冲p2(图8的(c))的上升沿的脉冲。脉冲信号plsa的脉冲p2开始的时间t18是从时间t17到时间t20的检测周期pdet内的定时；因此，检测信号deta的边缘脉冲pe2跨越这个检测周期pdet结束的时间t20。
[0095]
如上所述，检测信号deta的边缘脉冲pe跨越检测周期pdet结束的定时。因而，在边缘检测器40a、40b的后续级的加法器33能够基于由边缘检测器40a、40b生成的边缘脉冲pe，在该定时正确地进行加法处理。此外，边缘脉冲pe在检测周期pdet之后的检测周期pdet中结束。具体地，从定时t12开始的边缘脉冲pe1在包括定时t12的检测周期pdet之后的检测周期pdet(定时t13至定时t16)中的定时t14结束。这使得可以减小例如一个边缘脉冲pe的双计数的可能性。
[0096]
因此，光接收部31a通过检测反射光脉冲l1生成脉冲信号plsa，并且边缘检测器40a检测脉冲信号plsa的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号deta。
[0097]
同样地，光接收部31b通过检测反射光脉冲l1生成脉冲信号plsb，并且边缘检测器
40b检测脉冲信号plsb的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号detb。
[0098]
加法器33的加法器电路34然后计算检测信号deta和detb中的边缘脉冲pe的数量。具体地，例如，加法器电路34在检测信号deta和detb两者中未生成边缘脉冲pe的情况下输出“0”，在检测信号deta和detb之一中生成边缘脉冲pe的情况下输出“1”，并且在检测信号deta和detb两者中生成边缘脉冲pe的情况下输出“2”。然后，锁存部35捕获从加法器电路34供应的信号，并在时钟信号clk处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clk处于高电平的情况下通过维持在输出端q处的信号来生成检测值val(图8的(g))。因此，加法器33基于时钟信号clk的下降沿来生成检测值val。如上所述，检测信号deta的边缘脉冲pe(图8的(f))跨越检测周期pdet结束的定时。这同样适用于检测信号detb。检测周期pdet结束的定时是时钟信号clk的下降沿的定时。因此，加法器33可以在时钟信号clk的下降沿的定时正确地执行加法处理。
[0099]
如上所述，光检测阵列21中的多个光检测单元u的中每一个通过检测反射光脉冲l1来生成检测值val。读出部24基于来自光检测控制部25的指示，生成包含从光检测阵列21中的多个光检测单元u供应的检测值val的数据dt，并输出所生成的数据dt。
[0100]
光检测系统1的后级的电路能够基于例如包括在数据dt中且由某个光检测单元u获得的每一个检测周期pdet中的检测值val，测量从由发光部11发射光脉冲l0到由光检测单元u检测到反射光脉冲l1的时间，并且基于该时间测量到检测对象obj的距离。
[0101]
因此，在光检测系统1中，多个边缘检测器40中的每一个包括：第一锁存电路(锁存器41)，其通过基于时钟信号clk锁存脉冲信号pls而生成第一信号(信号s41)；第二锁存电路(锁存器42)，其通过基于作为时钟信号clk的反相信号的时钟信号clkb锁存第一信号(信号s41)生成第二信号(信号s42)；组合电路(nand电路43和44)，其基于脉冲信号pls、第一信号(信号s41)和第二信号(信号s42)生成第三信号；以及第三锁存电路(锁存器45)，其通过基于时钟信号clk锁存第三信号来生成检测信号det。例如，与ptl 1中描述的技术相比，这使得可以减小电路面积。换言之，在ptl1中，边缘检测器包括两个触发器(即，四个锁存器)，这可导致电路面积的增加。相对照地，在根据本实施方式的光检测系统1中，仅设置3个锁存器，这使得能够减小电路面积。因此，例如，可以减小光检测器20的尺寸。或者，也可以在光检测阵列21中设置更多的光检测单元u，这可以提高分辨率。
[0102]
此外，在光检测系统1中，脉冲信号pls的脉冲宽度tpw等于或大于检测周期pdet的时间宽度。具体地，在光检测系统1中，设置延迟电路del以使脉冲宽度tpw等于或大于检测周期pdet的时间宽度。因此，边缘检测器40能够正常地检测脉冲信号pls的边缘，这能够降低光检测系统1的检测精度下降的可能性。换言之，例如，在脉冲信号pls的脉冲宽度tpw窄的情况下，边缘检测器40可能不能正常检测脉冲信号pls的边缘。在这种情况下，光检测系统1中的检测精度下降。相对照地，在光检测系统1中，脉冲信号pls的脉冲宽度tpw等于或大于检测周期pdet的时间宽度。因此，在光检测系统1中，边缘检测器40可以正常地检测脉冲信号pls的边缘，这可以降低检测精度下降的可能性。
[0103]
[效果]
[0104]
如上所述，在本实施方式中，多个边缘检测器中的每一个边缘检测器包括：第一锁存电路，其通过基于时钟信号锁存脉冲信号来生成第一信号；第二锁存电路，其通过基于时钟信号的反相信号锁存第一信号来生成第二信号；组合电路，其基于脉冲信号、第一信号、
第二信号来生成第三信号；以及第三锁存电路，其通过基于时钟信号锁存第三信号来生成检测信号，这使得可以减小电路面积。
[0105]
在本实施方式中，脉冲信号的脉冲宽度等于或大于检测周期的时间宽度，这使得可以减少检测准确度降低的可能性。
[0106]
[变形实例1-1]
[0107]
在上述实施方式中，加法器33计算多个检测周期pdet的每一个中的边缘脉冲pe的数量以生成检测值val，但是这不是限制性的。例如，也可以计算多个检测周期pdet的边缘脉冲pe的数量。下面参考一些实例详细描述本变形实例。
[0108]
与上述根据实施方式的光检测系统1(图1)同样地，根据本变形实例的光检测系统1a包括光检测器20a。与上述根据实施方式的光检测器20(图2)同样地，光检测器20a包括光检测阵列21a、读出控制器23a、读出部24a。
[0109]
图9示出了光检测阵列21a中的光检测单元u的实例。光检测单元u具有计数部36。计数部36被配置为通过基于加法器33在多个检测周期pdet内生成的检测值val执行累加处理，来生成累加值val1。计数部36包括加法器电路37和触发器(f/f)部38。加法器电路37被配置为将由加法器33生成的检测值val和由触发器部38保持的值(累加值val1)相加。触发器部38被配置为基于时钟信号clk的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值val1。触发器部38包括多个触发器。触发器均包括例如nand电路51至58和反相器59，如图10所示。触发器是主从触发器。nand电路51至54配置主锁存器，并且nand电路55至58配置从锁存器。每当包括多个检测周期pdet的周期a过去时，触发器部38被复位。这里，加法器电路37和触发器部38对应于本公开中的“累加器”的具体实例。累加值val1对应于本公开中的“累加值”的具体实例。
[0110]
读出控制器23a被配置为基于来自光检测控制器25的指示，控制对读出部24a供应在光检测阵列21a中的多个光检测单元u的每个光检测单元中生成的累加值val1的操作。
[0111]
读出部24a被配置为基于来自光检测控制器25的指示，生成包含从光检测阵列21a中的多个光检测单元u供应的累加值val1的数据dt并输出所生成的数据dt。
[0112]
因此，在光检测系统1a中，基于检测值val执行累加处理，生成检测值val的累加值val1。因此，在光检测系统1a中，例如，可以以包含多个检测周期pdet的时间段a为单位，测量从发光部11发光光脉冲l0至光检测部u检测反射光脉冲l1的时间。
[0113]
与上述根据实施方式的光检测系统1(图1)同样地，本变形实例的光检测系统1b具备光检测器20b。与上述根据实施方式的光检测器20(图2)同样地，光检测器20b包括光检测阵列21b、读出控制器23b和读出部24b。
[0114]
图11示出了光检测阵列21b中的光检测单元u的实例。光检测单元u具有计数部46。计数部46被配置为通过基于加法器33在多个检测周期pdet中生成的检测值val执行累加处理来生成计数值cnt。计数部46包括加法器电路37、触发器部48和计数器49。与触发器部38一样，触发器部48被配置为采样从加法器电路37输出的信号，并且基于时钟信号clk的下降沿保持采样结果作为累加值val1。此外，触发器部48具有每当累加值val1达到预定上限值时将进位标志fc设置为有效的功能。计数器49被配置为基于该进位标志fc递增计数值cnt。换言之，在计数部46中，触发器部48操作为低阶计数器，并且计数器49操作为高阶计数器。每当包括多个检测周期pdet的时间段a过去时，触发器部48和计数器49被重置。应注意，在
该实例中，计数值cnt是计数器49的计数值，但这不是限制性的。计数值cnt可包括作为高位比特的计数器49的计数值和作为低位比特的累加值val1。这里，加法器电路37和触发器部48对应于本公开中的“累加器”的具体实例。计数器49对应于本公开中的“计数器”的具体实例。
[0115]
读出控制器23b被配置为基于来自光检测控制器25的指示，控制对读出部24b供应在光检测阵列21b中的多个光检测单元u的每一个中生成的计数值cnt的操作。
[0116]
读出部24b被配置为基于来自光检测控制部25的指示，生成包含从光检测阵列21b中的多个光检测单元u供应的计数值cnt的数据dt，并输出所生成的数据dt。
[0117]
因此在光检测系统1b中，基于检测值val进行累加处理，以生成作为检测值val的累加值的计数值cnt。因此，在光检测系统1b中，例如可以以包含多个检测周期pdet的时间段a为单位，测量从发光部11发光光脉冲l0至光检测部u检测反射光脉冲l1的时间。特别地，在光检测系统1b中，例如与光检测系统1a相比，将周期间a设定得较长，能够扩大计数范围。
[0118]
[变形实例1-2]
[0119]
在上述实施方式中，如图4所示，边缘检测器40包括nand电路43和44，但这不是限制性的。代替nand电路43和44，边缘检测器40可以包括执行类似逻辑操作的各种组合电路。
[0120]
[其他变形实例]
[0121]
可以组合这些修改例中的两个或更多个。
[0122]
《2.第二实施方式》
[0123]
接下来，描述第二实施方式的光检测系统2。本实施方式具有这样的配置，其中，设置两个加法器并且将由边缘检测器生成的边缘脉冲pe供应至对应于两个加法器中未生成边缘脉冲pe的检测周期pdet的加法器。此外，对与上述第一实施方式的光检测系统1大致相同的部件标注相同的附图标志，适当地省略其说明。
[0124]
与上述根据第一实施方式的光检测系统1(图1)同样地，光检测系统2包括光检测器60。与上述根据第一实施方式的光检测器20(图20)同样地，光检测器60具有光检测阵列61、读出控制器63以及读出部64。
[0125]
图12示出了光检测阵列61中的光检测单元u的实例。光检测单元u包括多个光接收部31(在该实例中为两个光接收部31a、31b)、多个边缘检测器70(在该实例中为两个边缘检测器70a、70b)、以及两个加法器33a、33b。应注意，在该实例中，设置了两个光接收部31和两个边缘检测器70，但并不限于此。也可以设置三个以上的光接收部31和三个以上的边缘检测部70。
[0126]
边缘检测器70a被配置为通过检测从光接收部31a供应的脉冲信号plsa的边缘来生成检测信号deta1和deta2，并且将检测信号deta1供应至加法器33a并且将检测信号deta2供应至加法器33b。边缘检测器70b被配置为通过检测从光接收部31b提供的脉冲信号plsb的边缘来生成检测信号detb1和detb2，并且将检测信号detb1供应至加法器33a并且将检测信号detb2供应至加法器33b。
[0127]
边缘检测器70a包括锁存器71和72、反相器73、负或(nor)电路74和75、以及锁存器76和77。锁存器71、72、76和77均具有与上述根据第一实施方式的锁存器41(图7)的电路配置相似的电路配置。
[0128]
在边缘检测器70a中，锁存器71具有供应有脉冲信号plsa的数据端d、供应有时钟
信号clk的使能端e、以及耦接至nor电路74的第二输入端的输出端q。锁存器72具有被供应有脉冲信号plsa的数据端d、被供应有时钟信号clk的反相信号(时钟信号clkb)的使能端e、以及耦接至nor电路75的第二输入端的输出端q。反相器73具有被供应有脉冲信号plsa的输入端，以及耦接至nor电路74的第一输入端和nor电路75的第一输入端的输出端。nor电路74具有耦接至反相器73的输出端和nor电路75的第一输入端的第一输入端、耦接至锁存器71的输出端q的第二输入端、以及耦接至锁存器76的数据端d的输出端。nor电路75具有耦接至反相器73的输出端和nor电路74的第一输入端的第一输入端、耦接至锁存器72的输出端q的第二输入端、以及耦接至锁存器77的数据端d的输出端。锁存器76具有耦接至nor电路74的输出端的数据端d、供应有时钟信号clk的反相信号(时钟信号clkb)的使能端e、以及耦接至加法器33a的输出端q。锁存器76从输出端q输出检测信号deta1。锁存器77具有耦接至nor电路75的输出端的数据端d、供应有时钟信号clk的使能端e、以及耦接至加法器33b的输出端q。锁存器77从输出端q输出检测信号deta2。
[0129]
以上已经描述了边缘检测器70a，但也同样适用于边缘检测器70b。在边缘检测器70b中，向锁存器71和72的数据端d和反相器73的输入端提供脉冲信号plsb。锁存器76的输出端q与加法器33a耦接，锁存器77的输出端q与加法器33b耦接。锁存器76从输出端q输出检测信号detb1，并且锁存器77从输出端q输出检测信号detb2。
[0130]
利用这种配置，边缘检测器70a检测脉冲信号plsa的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号deta1和deta2。同样地，边缘检测器70b检测脉冲信号plsb的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号detb1和detb2。
[0131]
加法器33a被配置为基于由边缘检测器70a生成的检测信号deta1和由边缘检测器70b生成的检测信号detb1，通过执行加法处理来生成检测值vala。加法器33a包括加法器电路34和锁存部35a。锁存部35a被配置为在时钟信号clk为高电平的情况下，捕获从加法器电路34供应的信号并从输出端q输出捕获到的信号，在时钟信号clk为低电平的情况下，通过在输出端q处保持信号来生成检测值vala。
[0132]
同样地，加法器33b基于由边缘检测器70a生成的检测信号deta2和由边缘检测器70b生成的检测信号detb2，通过进行加法处理来生成检测值valb。加法器33b包括加法器电路34和锁存部35b。锁存部35b被配置为捕获从加法器电路34供应的信号，并在时钟信号clk处于低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clk处于高电平的情况下通过维持在输出端q处的信号来生成检测值valb。
[0133]
读出控制器63被配置为基于来自光检测控制器25的指示，控制向读出部64供应在光检测阵列61中的多个光检测单元u的每一个中生成的检测值vala和valb的操作。
[0134]
读出部64被配置为基于来自光检测控制器25的指示，生成包括从光检测阵列61中的多个光检测单元u供应的检测值vala和valb的数据dt并输出所生成的数据dt。
[0135]
这里，边缘检测器70对应于本公开中的“边缘检测器”的具体实例。加法器33a对应于本公开中的“第一加法器”的具体实例。加法器33b对应于本公开中的“第二加法器”的具体实例。锁存器71对应于本公开中的“第一锁存电路”的具体实例。锁存器72对应于本公开中的“第二锁存电路”的具体实例。反相器73和nor电路74对应于本公开中的“第一组合电路”的具体实例。反相器73和nor电路75与本公开中的“第二组合电路”的具体实例对应。锁存器76对应于本公开中的“第三锁存电路”的具体实例。锁存器77对应于本公开中的“第四
锁存电路”的具体实例。
[0136]
图13示出光检测单元u的操作实例。(a)表示从发光部11发出的光的波形。(b)表示时钟信号clk的波形。(c)表示脉冲信号plsa的波形。(d)表示从边缘检测器70a的锁存器72输出的信号s72的波形。(e)表示从边缘检测器70a的锁存器71输出的信号s71的波形。(f)表示检测信号deta2的波形。(g)表示检测信号deta1的波形。(h)是表示检测值vala的信号的波形。(i)是表示检测值valb的信号的波形。时钟信号clk的一半周期是边缘检测器70a、70b的检测周期pdet。具体地，时钟信号clk处于低电平的时间段是检测周期pdet1，时钟信号clk处于高电平的时间段是检测周期pdet2。
[0137]
在从时间t31到时间t33的时间段内，发光部11基于来自控制器14的指示朝向检测对象obj发射光脉冲l0(图13的(a))。光脉冲l0的一部分被检测对象obj反射。反射光脉冲l1然后通过光学系统12进入光检测器20。光接收部31a通过检测反射光脉冲l1而生成脉冲信号plsa(图13的(c))。该脉冲信号plsa包括从定时t32开始的脉冲p3和从定时t37开始的脉冲p4。
[0138]
边缘检测器70a的锁存器71捕获脉冲信号plsa，并在时钟信号clk处于高电平的情况下从输出端q输出所捕获的信号，并在时钟信号clk处于低电平的情况下通过维持在输出端q处的信号来生成信号s71(图13的(b)、(c)和(e))。因此，信号s71在脉冲信号plsa升高之后的定时t33响应于时钟信号clk的上升沿从低电平变为高电平，并在时钟信号clk为高电平的时间段中的定时t34响应于脉冲信号plsa的下降沿从高电平变为低电平。此外，在时钟信号clk为高电平的时间段中的定时t37，信号s71响应于脉冲信号plsa的上升沿从低电平变为高电平，并且在脉冲信号plsa下降之后的定时t40，信号s71响应于时钟信号clk的上升沿从高电平变为低电平。
[0139]
边缘检测器70a的锁存器76捕获从nor电路74输出的信号，并在时钟信号clk处于低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clk处于高电平的情况下通过维持在输出端q处的信号来生成检测信号deta1(图13的(g))。因此，在时钟信号clk处于低电平的时间段中的定时t32，检测信号deta1响应于脉冲信号plsa的上升沿从低电平变为高电平，并且在定时t35，响应于时钟信号clk的下降沿从高电平变为低电平。检测信号deta1的这个脉冲(边缘脉冲pe3)是基于脉冲信号plsa的脉冲p3(图13的(c))的上升沿的脉冲。脉冲信号plsa的脉冲p3开始的定时t32是从定时t31至定时t33的检测周期pdet1中的定时；因此，检测信号deta1的边缘脉冲pe3跨越该检测周期pdet1结束的定时t33。
[0140]
边缘检测器70a的锁存器72捕获脉冲信号plsa，并在时钟信号clk处于低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clk处于高电平的情况下通过维持在输出端q处的信号来生成信号s72(图13的(b)、(c)和(d))。因此，信号s72在时钟信号clk处于低电平的时间段中在定时t32响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在脉冲信号plsa下降之后的定时t35响应于时钟信号clk的下降沿而从高电平变为低电平。此外，信号s72在脉冲信号plsa升高之后的定时t38响应于时钟信号clk的下降沿从低电平变为高电平，并在时钟信号clk为低电平的时间段中的定时t39响应于脉冲信号plsa的下降沿从高电平变为低电平。
[0141]
边缘检测器70a的锁存器77在时钟信号clk为高电平的情况下捕获从nor电路75输出的信号并从输出端q输出所捕获的信号，在时钟信号clk为低电平的情况下通过维持在输
出端q处的信号来生成检测信号deta2(图13的(f))。因此，在时钟信号clk为高电平的时间段中的定时t37，检测信号deta2响应于脉冲信号plsa的上升沿而从低电平变为高电平，在定时t40，检测信号deta2响应于时钟信号clk的上升沿而从高电平变为低电平。检测信号deta2的这个脉冲(边缘脉冲pe4)是基于脉冲信号plsa的脉冲p4(图13的(c))的上升沿的脉冲。脉冲信号plsa的脉冲p4开始的时间t37是从时间t36到时间t38的检测周期pdet2中的定时；因此，检测信号deta2的边缘脉冲pe4跨越该检测周期pdet2结束的定时t38。
[0142]
因此，光接收部31a通过检测反射光脉冲l1而生成脉冲信号plsa。边缘检测器70a在检测周期pdet1中检测脉冲信号plsa的上升沿，基于该上升沿来生成包括边缘脉冲pe的检测信号deta1，在检测周期pdet2中检测脉冲信号plsa的上升沿，基于该上升沿来生成包括边缘脉冲pe的检测信号deta2。
[0143]
同样地，光接收部31b通过检测反射光脉冲l1而生成脉冲信号plsb。边缘检测器70b在检测周期pdet1中检测脉冲信号plsb的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号detb1，并且在检测周期pdet2中检测脉冲信号plsb的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号detb2。
[0144]
加法器33a的加法器电路34然后计算检测信号deta1和detb1中的边缘脉冲pe的数量。然后，锁存部35a在时钟信号clk为高电平的情况下捕获从加法器电路34供应的信号，并从输出端q输出所捕获的信号，在时钟信号clk为低电平的情况下，通过保持在输出端q处的信号来生成检测值vala(图13的(h))。因此，加法器33a基于时钟信号clk的上升沿来生成检测值vala。如上所述，检测信号deta1的边缘脉冲pe(图13的(g))跨越检测周期pdet1结束的定时。这同样适用于检测信号detb1。检测周期pdet1结束的定时是时钟信号clk的上升沿的定时。因此，加法器33a可以在时钟信号clk的上升沿的定时正确地执行加法处理。
[0145]
同样地，加法器33b的加法器电路34计算检测信号deta2和detb2中的边缘脉冲pe的数量。然后，锁存部35b捕获从加法器电路34供应的信号，并且在时钟信号clk处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clk处于高电平的情况下，通过维持在输出端q处的信号来生成检测值valb(图13的(i))。因此，加法器33b基于时钟信号clk的下降沿来生成检测值valb。如上所述，检测信号deta2的边缘脉冲pe(图13的(f))跨越检测周期pdet2结束的定时。这适用于检测信号detb2。检测周期pdet2结束的定时是时钟信号clk的下降沿的定时。因此，加法器33a可以在时钟信号clk的下降沿的定时正确地执行加法处理。
[0146]
因此，加法器33a在检测周期pdet1中基于边缘脉冲pe执行加法处理以生成检测值vala，并且加法器33b在检测周期pdet2中基于边缘脉冲pe执行加法处理以生成检测值valb。
[0147]
如上所述，光检测阵列61中的多个光检测单元u的每一个通过检测反射光脉冲l1来生成检测值vala和valb。读出部64基于来自光检测控制部25的指示，生成包括从光检测阵列61中的多个光检测单元u供应的检测值vala和valb的数据dt，并输出所生成的数据dt。
[0148]
因此，在光检测系统2中，多个边缘检测器70包括：第一锁存电路(锁存器71)，其通过基于时钟信号clk锁存脉冲信号pls而生成第一信号(信号s71)；第二锁存电路(锁存器72)，其通过基于作为时钟信号clk的反相信号的时钟信号clkb锁存脉冲信号pls而生成第二信号(信号s72)；第一组合电路(nor电路74)，其基于脉冲信号pls和第一信号(信号s71)
生成第三信号；以及第二组合电路(nor电路75)，其基于脉冲信号pls和第二信号(信号s72)生成第四信号。因此，在光检测系统2中，甚至在根据检测周期pdet将由边缘检测器70生成的边缘脉冲pe供应至两个加法器33a、33b中的一个的情况下，也能够减少电路的个数，这可以减少电路面积。
[0149]
此外，在光检测系统2中，与上述的第一实施方式同样地，脉冲信号pls的脉冲宽度tpw等于或大于检测周期pdet的时间宽度，这使得边缘检测部70能够正常地检测脉冲信号pls的边缘。这可以降低检测精度下降的可能性。
[0150]
如上所述，在本实施方式中，多个边缘检测器中的每一个边缘检测器包括：第一锁存电路，其通过基于时钟信号锁存脉冲信号来生成第一信号；第二锁存电路，其通过基于时钟信号的反相信号锁存脉冲信号来生成第二信号；第一组合电路，其基于脉冲信号和第一信号生成第三信号；以及第二组合电路，其基于脉冲信号和第二信号生成第四信号，这使得即使在根据检测周期t将生成的边缘脉冲供应至两个加法器中的一个的情况下，也可以减小电路面积。
[0151]
在本实施方式中，脉冲信号的脉冲宽度等于或大于检测周期的时间宽度，这使得可以减小检测准确度降低的可能性。
[0152]
[变形实例2-1]
[0153]
在上述实施方式中，两个加法器33中的每一个执行加法处理以生成检测值val。然而，例如，如同上述第一实施方式的变形实例1，可以计算多个检测周期pdet1中的边缘脉冲pe的数量，并且可以计算多个检测周期pdet2中的边缘脉冲pe的数量。以下，对本变形实例的光检测系统2b进行详细说明。
[0154]
与上述根据实施方式的光检测系统2同样地，光检测系统2b包括光检测器60b。与上述根据实施方式的光检测器60同样地，光检测器60b包括光检测阵列61b、读出控制器63b和读出部64b。
[0155]
图14示出光检测阵列61b中的光检测单元u的实例。光检测单元u包括计数部46a和46b。
[0156]
计数部46a被配置为通过基于由加法器33a在多个检测周期pdet1上生成的检测值vala执行累加处理来生成计数值cnta。计数部46a包括加法器电路37、触发器部48a和计数器49。触发器部48a被配置为基于时钟信号clk的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值val1。此外，触发器部48a具有每当累加值val1达到预定上限值时将进位标志fc设置为有效的功能。计数器49被配置为基于该进位标志fc递增计数值cnta。应注意，在该实例中，计数值cnta是计数器49的计数值，但这不是限制性的。计数值cnta可以包括作为高位比特的计数器49的计数值和作为低位比特的累加值val1a。
[0157]
同样地，计数部46b被配置为通过基于由加法器33b在多个检测周期pdet2上生成的检测值vala执行累加处理来生成计数值cntb。计数部46a包括加法器电路37、触发器部48b和计数器49。触发器部48b被配置为基于时钟信号clk的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值val1。此外，触发器部48a具有每当累加值val1达到预定上限值时将进位标志fc设置为有效的功能。计数器49被配置为基于该进位标志fc递增计数值cntb。应注意，在该实例中，计数值cntb是计数器49的计数值，但这不是限制性的。计数值cntb可包括作为高位比特的计数器49的计数值和作为低位比特的累加值
val1。
[0158]
读出控制器63b被配置为基于来自光检测控制器25的指示，控制对读出部64b供应在光检测阵列61b的各光检测单元u中生成的计数值cnta、cntb的操作。
[0159]
读出部64b被配置为基于来自光检测控制器25的指示生成包括从光检测阵列61b的多个光检测单元u供应的计数值cnta和cntb的数据dt并输出所生成的数据dt。
[0160]
[变形实例2-2]
[0161]
在上述实施方式中，光检测单元u基于一个时钟信号clk执行操作，但这不是限制性的。例如，光检测单元u可以基于两个时钟信号clk进行操作。以下，对本变形实例的光检测系统2c进行详细说明。
[0162]
与根据上述实施方式的光检测系统2同样地，光检测系统2c包括光检测器60c。与上述实施方式的光检测器60同样地，光检测器60c包括光检测阵列61c、时钟发生器62c、读出控制器63c和读出部64c。
[0163]
图15示出光检测阵列61c中的光检测单元u的实例。光检测单元u包括边缘检测器80a和80b以及加法器93a和93b。
[0164]
边缘检测器80a包括锁存器81和82、反相器73、nor电路74和75以及锁存器86和87。锁存器81具有供应有脉冲信号plsa的数据端d、供应有时钟信号clk2的反相信号(时钟信号clk2b)的使能端e、以及耦接至nor电路74的第二输入端的输出端q。锁存器82具有供应有脉冲信号plsa的数据端d、供应有时钟信号clk1的反相信号(时钟信号clk1b)的使能端e、以及耦接至nor电路75的第二输入端的输出端q。锁存器86具有耦接至nor电路74的输出端的数据端d、供应有时钟信号clk2的使能端e、以及耦接至加法器93a的输出端q。锁存器86从输出端q输出检测信号deta1。锁存器87具有耦接至nor电路75的输出端的数据端d、供应有时钟信号clk1的使能端e和耦接至加法器93b的输出端q。锁存器87从输出端q输出检测信号deta2。
[0165]
以上已经描述了边缘检测器80a，但也同样适用于边缘检测器80b。在边缘检测器80b中，锁存器81和82的数据端d被供应有脉冲信号plsb。锁存器86的输出端q耦接至加法器93a，并且锁存器87的输出端q耦接至加法器93b。锁存器86从输出端q输出检测信号detb1，并且锁存器87从输出端q输出检测信号detb2。
[0166]
加法器93a包括加法器电路34和锁存部35。锁存部35被配置为在时钟信号clk2为低电平的情况下，捕获从加法器电路34供应的信号并从输出端q输出所捕获的信号，在时钟信号clk2为高电平的情况下，通过维持在输出端q的信号来生成检测值vala。
[0167]
同样，加法器93b包括加法器电路34和锁存部35。锁存部35在时钟信号clk1为低电平的情况下，捕获从加法器电路34供应的信号并从输出端q输出所捕获的信号，在时钟信号clk1为高电平的情况下，通过维持在输出端q处的信号来生成检测值valb。
[0168]
时钟发生器62c被配置为基于来自光检测控制器25的指示生成时钟信号clk1和clk2，并将时钟信号clk1和clk2供应至光检测阵列61c中的多个光检测单元u。
[0169]
读出控制器63c被配置为基于来自光检测控制器25的指示，控制对读出部64c供应在光检测阵列61c中的多个光检测单元u的每一个中生成的检测值vala和valb的操作。
[0170]
读出部64c被配置为基于来自光检测控制部25的指示，生成包括从光检测阵列61c中的多个光检测单元u供应的检测值vala和valb的数据dt，并输出所生成的数据dt。
[0171]
例如，在时钟信号clk2为时钟信号clk1的反相信号的情况下，光检测单元u能够与上述根据第二实施方式的光检测单元u类似地进行操作。在本变形实例中，改变时钟信号clk1和clk2的波形使得可以增强操作的自由度。
[0172]
[变形实例2-3]
[0173]
在上述实施方式中，如图12所示，边缘检测器70包括反相器73和nor电路74和75，但这不是限制性的。代替反相器73和nor电路74和75，边缘检测器70可包括执行类似逻辑操作的各种组合电路。
[0174]
[其他变形实例]
[0175]
可以组合这些修改例中的两个或更多个。
[0176]
《3.第三实施方式》
[0177]
接下来，描述根据第三实施方式的光检测系统3。本实施方式具有如下配置，其中，生成四相时钟信号，并且基于该四相时钟信号在4个检测周期pdet的每一中对边缘脉冲pe进行计数。对与上述根据第二实施方式的光检测系统2基本相同的部件以相同的参考标号标志，并适当地省略其描述。
[0178]
与上述根据第二实施方式的光检测系统2同样地，光检测系统3包括光检测器160。光与上述根据第二实施方式的光检测器60同样地，检测器160包括光检测阵列161、时钟发生器162、读出控制器163、读出部164。
[0179]
图16示出光检测阵列161中的光检测单元u的实例。光检测单元u包括逻辑或(or)电路168、169、多个光接收部31(在该实例中为两个光接收部31a、31b)、多个边缘检测器170(在该实例中为两个边缘检测器170a、170b)、两个加法器33bd、33ac和两个计数部190bd、190ac。应注意，在该实例中，设置了两个光接收部31和两个边缘检测器170，但并不限于此。也可以设置三个以上的光接收部31和三个以上的边缘检测器170。光检测单元u设置有构成四相时钟信号的时钟信号clka、clkb、clkc和clkd。
[0180]
or电路168被配置为通过找到时钟信号clka和clkc的逻辑or来生成时钟信号clkac。or电路169被配置为通过找到时钟信号clkb和clkd的逻辑or来生成时钟信号clkbd。
[0181]
边缘检测器170a被配置为通过检测从光接收部31a供应的脉冲信号plsa的边缘来生成检测信号deta1和deta2，并且将检测信号deta1供应至加法器33bd并且将检测信号deta2供应至加法器33ac。边缘检测器170b被配置为通过检测从光接收部31b提供的脉冲信号plsb的边缘来生成检测信号detb1和detb2，并且将检测信号detb1供应至加法器33bd，并且将检测信号detb2供应至加法器33ac。
[0182]
边缘检测器170a包括锁存器171和172、反相器73、nor电路74和75以及锁存器176和177。锁存器171、172、176和177均具有与根据上述第一实施方式的锁存器41(图7)的电路配置相似的电路配置。
[0183]
在边缘检测器170a中，锁存器171具有供应有脉冲信号plsa的数据端d、供应有时钟信号clkbd的反相信号的使能端e、以及耦接至nor电路74的第二输入端的输出端q。锁存器172具有供应有脉冲信号plsa的数据端d、供应有时钟信号clkac的反相信号的使能端e、以及耦接至nor电路75的第二输入端的输出端q。锁存器176具有耦接至nor电路74的输出端的数据端d、供应有时钟信号clkbd的使能端e和耦接至加法器33bd的输出端q。锁存器176从输出端q输出检测信号deta1。锁存器177具有耦接至nor电路75的输出端的数据端d、供应有
时钟信号clkac的使能端e和耦接至加法器33ac的输出端q。锁存器177从输出端q输出检测信号deta2。
[0184]
以上已经描述了边缘检测器170a，但也同样适用于边缘检测器170b。在边缘检测器170b中，锁存器171和172的数据端d和反相器73的输入端供应有脉冲信号plsb。锁存器176具有耦接至加法器33bd的输出端q。锁存器177具有耦接至加法器33ac的输出端q。锁存器176从输出端q输出检测信号detb1，并且锁存器177从输出端q输出检测信号detb2。
[0185]
加法器33ac被配置为基于由边缘检测器170a生成的检测信号deta2和由边缘检测器170b生成的检测信号detb2，通过执行加法处理来生成检测值valac。加法器33ac包括加法器电路34和锁存部35。锁存部35被配置为捕获从加法器电路34供应的信号并在时钟信号clkac处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkac处于高电平的情况下通过维持在输出端q处的信号来生成检测值valac。
[0186]
同样地，加法器33bd被配置为基于由边缘检测器170a生成的检测信号deta1和由边缘检测器170b生成的检测信号detb1，通过执行加法处理来生成检测值valbd。加法器33bd包括加法器电路34和锁存部35。锁存部35被配置为捕获从加法器电路34供应的信号并在时钟信号clkbd处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkbd处于高电平的情况下通过维持在输出端q处的信号来生成检测值valbd。
[0187]
计数部190ac被配置为基于由加法器33ac生成的检测值valac，通过执行累加处理来生成计数值cnta和cntc。
[0188]
图17a示出了计数部190ac的配置实例。计数部190ac包括加法器电路37、触发器(f/f)部192、开关193、逻辑与(and)电路194、计数器195、触发器(f/f)部196、开关197、and电路198和计数器199。加法器电路37被配置为将由加法器33ac生成的检测值valac与由触发器部192保持的值(累加值vala1)或由触发器部196保持的值(累加值valc1)相加。触发器部192被配置为基于时钟信号clkc的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值vala1。此外，触发器部192具有每当累加值vala1达到预定上限值时将进位标志fca设定为有效的功能。开关193被配置为基于时钟信号clkc接通或断开由触发器部192保持的累加值vala1向加法器电路37的供应。and电路194具有供应有由触发器部192生成的进位标志fca的第一输入端、供应有时钟信号clka的第二输入端以及耦接至计数器195的输入端的输出端。计数器195被配置为基于从and电路194输出的信号来增加计数值cnta。触发器部196被配置为基于时钟信号clka的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值valc1。此外，触发器部196具有每当累加值valc1达到预定上限值时将进位标志fcc设定为有效的功能。开关197被配置为基于时钟信号clka接通或断开由触发器部196保持的累加值valc1向加法器电路37的供应。and电路198具有供应有由触发器部196生成的进位标志fcc的第一输入端、供应有时钟信号clkc的第二输入端、以及耦接至计数器199的输入端的输出端。计数器199被配置为基于从and电路198输出的信号来增加计数值cntc。
[0189]
计数部190bd(图16)被配置为基于由加法器33bd生成的检测值valbd，通过执行累加处理来生成计数值cntb和cntd。
[0190]
图17b示出了计数部190bd的配置实例。计数部190bd包括加法器电路37、触发器(f/f)部192、开关193、and电路194、计数器195、触发器(f/f)部196、开关197、and电路198和
计数器199。加法器电路37被配置为将由加法器33bd生成的检测值valbd与由触发器部192保持的值(累加值valb1)或由触发器部196保持的值(累加值vald1)相加。触发器部192被配置为基于时钟信号clkd的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值valb1。此外，触发器部192具有每当累加值valb1达到预定上限值时将进位标志fcb设定为有效的功能。开关193被配置为基于时钟信号clkd接通或断开由触发器部192保持的累加值valb1到加法器电路37的供应。and电路194具有供应有由触发器部192生成的进位标志fcb的第一输入端、供应有时钟信号clkb的第二输入端和耦接至计数器195的输入端的输出端。计数器195被配置为基于从and电路194输出的信号来增加计数值cntb。触发器部196被配置为基于时钟信号clkb的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值vald1。此外，触发器部196具有每当累加值vald1达到预定上限值时将进位标志fcd设定为有效的功能。开关197被配置为基于时钟信号clkb接通或断开由触发器部196保持的累加值vald1到加法器电路37的供应。and电路198具有供应有由触发器部196生成的进位标志fcd的第一输入端、供应有时钟信号clkd的第二输入端、以及耦接至计数器199的输入端的输出端。计数器199被配置为基于从and电路198输出的信号来增加计数值cntd。
[0191]
时钟发生器162被配置为基于来自光检测控制器25的指示生成配置四相时钟信号的时钟信号clka、clkb、clkc和clkd，并将时钟信号clka至clkd供应至光检测阵列161中的多个光检测单元u。
[0192]
读出控制器163被配置为基于来自光检测控制器25的指示，控制向读出部164供应在光检测阵列161中的多个光检测单元u的每一个中生成的计数值cnta、cntb、cntc和cntd的操作。
[0193]
读出部164被配置为基于来自光检测控制器25的指示生成包括从光检测阵列161中的多个光检测单元u供给的计数值cnta、cntb、cntc、cntd的数据dt并输出所生成的数据dt。
[0194]
图18示出光检测单元u的操作实例。(a)表示从发光部11发出的光的波形。(b)至(e)分别表示时钟信号clka至clkd的波形。(f)表示脉冲信号plsa的波形。(g)表示从边缘检测器170a的锁存器172输出的信号s172的波形。(h)表示从边缘检测器170a的锁存器171输出的信号s171的波形。(i)表示检测信号deta2的波形。(j)表示检测信号deta1的波形。(k)表示检测值valac的信号的波形。(l)表示指示累加值vala1的信号的波形。(m)表示指示累加值valc1的信号的波形。(n)表示从计数部190ac的and电路194输出的信号s194a的波形。(o)表示从计数部190ac的and电路198输出的信号s198c的波形。(p)表示指示计数值cnta的信号的波形。(q)表示指示计数值cntc的信号的波形。(r)表示指示检测值valbd的信号的波形。(s)表示指示累加值valb1的信号的波形。(t)表示指示累加值vald1的信号的波形。(u)表示从计数部190b的and电路194输出的信号s194b的波形。(v)表示从计数部190bd的and电路198输出的信号s198d的波形。(w)表示指示计数值cntb的信号的波形。(x)表示指示计数值cntd的信号的波形。时钟信号clka至clkd每一个的周期的四分之一是边缘检测器170a和170b中的检测周期pdet。具体地，时钟信号clka处于高电平的时间段为检测周期pdeta。时钟信号clkb为高电平的时间段是检测周期pdetb。时钟信号clkc处于高电平的时间段是检测周期pdetc。时钟信号clkd处于高电平的时间段是检测周期pdetd。
[0195]
在从时间t51到时间t53的时间段和从时间t59到时间t60的时间段中，发光部11基于来自控制器14的指示朝着检测对象obj发射光脉冲l0(图18的(a))。光脉冲l0的一部分被检测对象obj反射。反射光脉冲l1然后通过光学系统12进入光检测器20。光接收部31a通过检测反射光脉冲l1生成脉冲信号plsa(图18的(f))。该脉冲信号plsa包括从定时t52开始的脉冲p5、从定时t56开始的脉冲p6和从定时t61开始的脉冲p7。
[0196]
边缘检测器170a的锁存器172捕获脉冲信号plsa，并在时钟信号clkac处于低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clkac处于高电平的情况下通过维持在输出端q处的信号来生成信号s172(图18的(b)、(d)、(f)和(g))。因此，信号s172在脉冲信号plsa升高之后的定时t53响应于时钟信号clka的下降沿从低电平变为高电平，并且在时钟信号clka和时钟信号clkc都处于低电平的时间段内，在定时t54响应于脉冲信号plsa的下降沿从高电平变为低电平。此外，信号s172在脉冲信号plsa升高之后的t57定时，响应于时钟信号clkc的下降沿，从低电平变为高电平，并且在时钟信号clka和时钟信号clkc都处于低电平的时间段内，在t58定时，响应于脉冲信号plsa的下降沿，从高电平变为低电平。此外，信号s172在时钟信号clka和时钟信号clkc均为低电平的时间段内，在时间t61响应于脉冲信号plsa的上升沿从低电平变为高电平，在时钟信号clka和时钟信号clkc均为低电平的时间段内，在时间t63响应于脉冲信号plsa的下降沿从高电平变为低电平。
[0197]
边缘检测器170a的锁存器177捕获从nor电路75输出的信号，并在时钟信号clkac处于高电平的情况下从输出端q输出所捕获的信号，并在时钟信号clkac处于低电平的情况下通过维持在输出端q处的信号来生成检测信号deta2(图18的(i))。
[0198]
因此，在时钟信号clka为高电平的时间段中的定时t52，检测信号deta2响应于脉冲信号plsa的上升沿，从低电平变为高电平，并且在定时t55响应于时钟信号clkc的上升沿，从高电平变为低电平。检测信号deta2的这个脉冲(边缘脉冲pe5)是基于脉冲信号plsa的脉冲p5(图18的(f))的上升沿的脉冲。脉冲信号plsa的脉冲p5开始的定时t52是从定时t51到定时t53的检测周期pdeta中的定时；因此，检测信号deta2的边缘脉冲pe5跨越该检测周期pdeta结束的定时t53。
[0199]
此外，在时钟信号clkc处于高电平的时间段中的定时t56，检测信号deta2响应于脉冲信号plsa的上升沿，从低电平变为高电平，并且在定时t59响应于时钟信号clka的上升沿，从高电平变为低电平。检测信号deta2的这个脉冲(边缘脉冲pe6)是基于脉冲信号plsa的脉冲p6(图18的(f))的上升沿的脉冲。脉冲信号plsa的脉冲p6开始的定时t56是从定时t55到定时t57的检测周期pdetc中的定时；因此，检测信号deta2的边缘脉冲pe6跨越该检测周期pdetc结束的定时t57。
[0200]
边缘检测器170a的锁存器171捕获脉冲信号plsa，并在时钟信号clkbd处于低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clkbd处于高电平的情况下通过维持输出端q处的信号来生成信号s171(图18的(c)、(e)、(f)和(h))。因此，信号s171在时钟信号clkb和时钟信号clkd均为低电平的时间段中在定时t52响应于脉冲信号plsa的上升沿，从低电平变为高电平，并且在脉冲信号plsa下降之后的定时t55响应于时钟信号clkb的下降沿，从高电平变为低电平。此外，在时钟信号clkb和时钟信号clkd均为低电平的时间段中的时间t56，信号s171响应于脉冲信号plsa的上升沿从低电平变为高电平，并且在脉冲信号plsa下降之后的时间t59响应于时钟信号clkd的下降沿从高电平变为低电平。此外，信号
s171在脉冲信号plsa上升之后的定时t62响应于时钟信号clkb的下降沿从低电平变为高电平，并且在脉冲信号plsa下降之后的定时t64响应于时钟信号clkd的下降沿从高电平变为低电平。
[0201]
边缘检测器170a的锁存器176捕获从nor电路74输出的信号，并在时钟信号clkbd处于高电平的情况下从输出端q输出所捕获的信号，并在时钟信号clkbd处于低电平的情况下通过维持在输出端q处的信号来生成检测信号deta1(图18的(j))。因此，在时钟信号clkb为高电平的时间段中的定时t61，检测信号deta1响应于脉冲信号pls的上升沿而从低电平变为高电平，并且在定时t63响应于时钟信号clkd的上升沿而从高电平变为低电平。检测信号deta1的这个脉冲(边缘脉冲pe7)是基于脉冲信号plsa的脉冲p7(图18的(f))的上升沿的脉冲。脉冲信号plsa的脉冲p7开始的定时t61是从定时t60到定时t62的检测周期pdetb中的定时；因此，检测信号deta1的边缘脉冲pe7跨越这个检测周期pdetb结束的定时t62。
[0202]
因此，光接收部31a通过检测反射光脉冲l1生成脉冲信号plsa。边缘检测器170a在检测周期pdeta、pdetc中检测脉冲信号plsa的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号deta2，在检测周期pdetb、pdetd中检测脉冲信号plsa的上升沿，基于该上升沿来生成包含边缘脉冲pe的检测信号deta1。
[0203]
同样地，光接收部31b和光接收部31a通过检测反射光脉冲l1生成脉冲信号plsb。边缘检测器170b在检测周期pdeta和pdetc中检测脉冲信号plsb的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号detb2，并且在检测周期pdetb和pdetd中检测脉冲信号plsb的上升沿以基于该上升沿来生成包括边缘脉冲pe的检测信号detb1。
[0204]
加法器33ac的加法器电路34然后计算检测信号deta2和detb2中的边缘脉冲pe的数量。然后，锁存部35捕获从加法器电路34供应的信号并在时钟信号clkac处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkac处于高电平的情况下通过维持在输出端q处的信号来生成检测值valac(图18的(k))。因此，加法器33ac基于时钟信号clka的下降沿和时钟信号clkc的下降沿生成检测值valac。
[0205]
同样地，加法器33bd的加法器电路34计算检测信号deta1和detb1中的边缘脉冲pe的数量。然后，锁存部35捕获从加法器电路34提供的信号，并且在时钟信号clkbd处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkbd处于高电平的情况下，通过维持在输出端q处的信号来生成检测值valbd(图18的(r))。因此，加法器33bd基于时钟信号clkb的下降沿和时钟信号clkd的下降沿来生成检测值valbd。
[0206]
然后，在计数部190ac中，基于时钟信号clkc，开关193在检测周期pdetc中接通，并且加法器电路37将由加法器33ac生成的检测值valac与由触发器部192在该检测周期pdetc中保持的累加值vala1相加。然后，触发器部192基于时钟信号clkc的下降沿对从加法器电路37输出的信号进行采样，以生成累加值vala1(图18的(l))。此外，每当累加值vala1达到预定上限值时，触发器部192将进位标志fca设定为有效。and电路194基于时钟信号clka在检测周期pdeta中输出该负载标志fca作为信号s194a(图18的(n))。计数器195基于该信号s194a递增计数值cnta(图18的(p))。
[0207]
同样地，在计数部190ac中，基于时钟信号clka，开关197在检测周期pdeta中接通，并且加法器电路37将由加法器33ac生成的检测值valac和由触发器部196在该检测周期pdeta中保持的累加值valc1相加。然后，触发器部196基于时钟信号clka的下降沿对从加法
器电路37输出的信号进行采样，以生成累加值valc1(图18的(m))。此外，每当累加值valc1达到预定上限值时，触发器部196将进位标志fcc设置为有效。and电路198基于时钟信号clkc(图18的(o))在检测周期pdetc中输出该进位标志fcc作为信号s198c。计数器199基于该信号s198c递增计数值cntc(图18的(q))。
[0208]
同样地，在计数部190bd中，开关193基于时钟信号clkd在检测周期pdetd中接通，并且加法器电路37将由加法器33bd生成的检测值valbd与由触发器部192在该检测周期pdetd中保持的累加值valb1相加。然后，触发器部192基于时钟信号clkd的下降沿对从加法器电路37输出的信号进行采样，以生成累加值valb1(图18的(s))。此外，每当累加值valb1达到预定上限值时，触发器部192将进位标志fcb设定为有效。and电路194基于时钟信号clkb在检测周期pdetb中输出该进位标志fcb作为信号s194b(图18的(u))。计数器195基于该信号s194b(图18的(w))递增计数值cntb。
[0209]
同样地，在计数部190bd中，基于时钟信号clkb，开关197在检测周期pdetb中接通，并且加法器电路37将由加法器33bd生成的检测值valbd与由触发器部196在该检测周期pdetb中保持的累加值vald1相加。然后，触发器部196基于时钟信号clkb的下降沿对从加法器电路37输出的信号进行采样，以生成累加值vald1(图18的(t))。此外，每当累加值vald1达到预定上限值时，触发器部196将这个进位标志fcd设置为有效。and电路198基于时钟信号clkd在检测周期pdetd中输出该进位标志fcd作为信号s198d(图18的(v))。计数器199基于该信号s198d(图18的(x))增加计数值cntd。
[0210]
因此，计数部190ac通过基于由加法器33ac生成的检测值valac执行累加处理来生成计数值cnta和cntc，并且计数部190bd通过基于由加法器33bd生成的检测值valbd执行累加处理来生成计数值cntb和cntd。
[0211]
因此，在光检测系统3中，边缘检测器170中的每一个包括：第一锁存电路(锁存器171)，其通过基于时钟信号clkbd锁存脉冲信号pls来生成第一信号(信号s171)；第二锁存电路(锁存器172)，其通过基于时钟信号clkac锁存脉冲信号pls来生成第二信号(信号s172)；第一组合电路(nor电路74)，其基于脉冲信号pls和第一信号(信号s171)来生成第三信号；以及第二组合电路(nor电路75)，其基于脉冲信号pls和第二信号(信号s172)生成第四信号。因此，甚至在根据检测周期pdet将由边缘检测器170生成的边缘脉冲pe供应至两个加法器33ac和33bd中的一个的情况下，也可以减少电路的数量，这使得可以减小电路面积。
[0212]
此外，在光检测系统3中，基于检测值valac进行累加处理，生成作为检测值vala的累加值的计数值cnta和作为检测值valc的累加值的计数值cntc。同样地，在光检测系统3中，基于检测值valbd执行累加处理，生成作为检测值valb的累加值的计数值cntb和作为检测值vald的累加值的计数值cntd。这使得可以计算出多个检测周期pdet1中的检测值vala的累加值，计算出多个检测周期pdet2中的检测值valb的累加值，计算出多个检测周期pdet3中的检测值valc的累加值，以及计算出多个检测周期pdet4中的检测值vald的累加值。结果，在光检测系统3中，可以扩大计数范围，这可以提高光检测系统3的检测精度。
[0213]
如上所述，在本实施方式中，多个边缘检测器中的每一个包括：第一锁存电路，其通过基于时钟信号锁存脉冲信号来生成第一信号；第二锁存电路，其通过基于另一时钟信号锁存脉冲信号来生成第二信号；第一组合电路，其基于脉冲信号和第一信号生成第三信号；以及第二组合电路，基于脉冲信号和第二信号生成第四信号，这使得甚至在根据检测周
期将生成的边缘脉冲供应至两个加法器之一的情况下，也可以减小电路面积。其他效果与上述第二实施方式类似。
[0214]
《4.第四实施方式》
[0215]
接下来，描述第四实施方式的光检测系统4。本实施方式被配置为通过与上述第三实施方式不同的方法，基于四相时钟信号对四个检测周期pdet的每一个的边缘脉冲pe进行计数。应注意的是，对与上述第三实施方式的光检测系统3基本相同的部件以相同的参考标志表示，并适当地省略其说明。
[0216]
与上述根据第二实施方式的光检测系统2同样地，光检测系统3包括光检测器260。与上述根据第三实施方式的光检测器160同样地，光检测器260包括光检测阵列261、时钟发生器262、读出控制器263、读出部264。
[0217]
图19示出光检测阵列261中的光检测单元u的实例。光检测单元u包括多个光接收部31(在该实例中为两个光接收部31a、31b)、多个边缘检测器270(在该实例中为两个边缘检测器270a、270b)、四个加法器33a、33b、33c、33d、以及四个计数部290a、290b、290c、290d。应注意，在该实例中，设置了两个光接收部31和两个边缘检测器270，但并不限于此。也可以设置三个以上的光接收部31和三个以上的边缘检测器270。光检测单元u供应有配置四相时钟信号的时钟信号clka、clkb、clkc和clkd。
[0218]
边缘检测器270a被配置为通过检测从光接收部31a供应的脉冲信号plsa的边缘来生成检测信号deta1、deta2、deta3和deta4，并且将检测信号deta1-deta4分别供应至加法器33a-33d。边缘检测器270b被配置为通过检测从光接收部31b供应的脉冲信号plsb的边缘来生成检测信号detb1、detb2、detb3和detb4，并且将检测信号detb1-detb4分别供应至加法器33a-33d。
[0219]
边缘检测器270a包括锁存器271、272、273和274、反相器275、nor电路276、277、278和279、以及锁存器281、282、283和284。锁存器271至274和281至284均具有与根据上述第一实施方式的锁存器41(图7)的电路配置相似的电路配置。
[0220]
在边缘检测器270a中，锁存器271具有供应有脉冲信号plsa的数据端d、供应有时钟信号clka的反相信号的使能端e、耦接至nor电路276的第二输入端的输出端q。锁存器272具有供应有脉冲信号plsa的数据端d、供应有时钟信号clkb的反相信号的使能端e、以及耦接至nor电路277的第二输入端的输出端q。锁存器273具有供应有脉冲信号plsa的数据端d、供应有时钟信号clkc的反相信号的使能端e、以及耦接至nor电路278的第二输入端的输出端q。锁存器274具有供应有脉冲信号plsa的数据端、供应有时钟信号clkd的反相信号的使能端e、以及耦接至nor电路279的第二输入端的输出端q。反相器275具有供应有脉冲信号plsa的输入端以及耦接至nor电路276的第一输入端、nor电路277的第一输入端、nor电路278的第一输入端和nor电路279的第一输入端的输出端。nor电路276具有连接到反相器275的输出端、nor电路277的第一输入端、nor电路278的第一输入端、nor电路279的第一输入端的第一端，耦接到锁存器271的输出端q的第二输入端，以及耦接到锁存器281的数据端d的输出端。nor电路277具有耦接至反相器275的输出端、nor电路276的第一输入端、nor电路278的第一输入端、nor电路279的第一输入端的第一输入端，耦接至锁存器272的输出端q的第二输入端，耦接至锁存器282的数据端d的输出端。nor电路278具有连接到反相器275的输出端、nor电路276的第一输入端、nor电路277的第一输入端、nor电路279的第一输入端的第
一输入端，耦接到锁存器273的输出端q的第二输入端，以及耦接到锁存器283的数据端d的输出端。nor电路279具有耦接至反相器275的输出端、nor电路276的第一输入端、nor电路277的第一输入端和nor电路278的第一输入端的第一输入端，耦接至锁存器274的输出端q的第二输入端，以及耦接至锁存器284的数据端d的输出端。锁存器281具有耦接至nor电路276的输出端的数据端d，供应有时钟信号clka的使能端e，以及耦接至加法器33a的输出端q。锁存器281从输出端q输出检测信号deta1。锁存器282具有耦接到nor电路277的输出端的数据端d，供应有时钟信号clkb的使能端e，以及耦接到加法器33b的输出端q。锁存器282从输出端q输出检测信号deta2。锁存器283具有耦接至nor电路278的输出端的数据端d、供应有时钟信号clkc的使能端e、以及耦接至加法器33c的输出端q。锁存器283从输出端q输出检测信号deta3。锁存器284具有耦接至nor电路279的输出端的数据端d、供应有时钟信号clkd的使能端e、以及耦接至加法器33d的输出端q。锁存器284从输出端q输出检测信号deta4。
[0221]
上面已经描述了边缘检测器270a，但也同样适用于边缘检测器270b。在边缘检测器270b中，锁存器271至274的数据端d和反相器275的输入端供应有脉冲信号plsb。锁存器281具有耦接至加法器33a的输出端q。锁存器282具有耦接至加法器33b的输出端q。锁存器283具有耦接至加法器33c的输出端q。锁存器284具有耦接至加法器33d的输出端q。锁存器281从输出端q输出检测信号detb1。锁存器282从输出端q输出检测信号detb2。锁存器283从输出端q输出检测信号detb3。锁存器284从输出端q输出检测信号detb4。
[0222]
加法器33a被配置为基于由边缘检测器270a生成的检测信号deta1和由边缘检测器270b生成的检测信号detb1，通过执行加法处理来生成检测值vala。加法器33a包括加法器电路34和锁存部35。锁存部35被配置为捕获从加法器电路34供应的信号，并在时钟信号clka为低电平的情况下从输出端q输出所捕获的信号，在时钟信号clka为高电平的情况下，通过维持在输出端q处的信号来生成检测值vala。
[0223]
同样地，加法器33b被配置为基于由边缘检测器270a生成的检测信号deta2和由边缘检测器270b生成的检测信号detb2，通过执行加法处理来生成检测值valb。加法器33b包括加法器电路34和锁存部35。锁存部35被配置为捕获从加法器电路34提供的信号并在时钟信号clkb为低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkb为高电平的情况下通过维持在输出端q处的信号来生成检测值valb。
[0224]
同样地，加法器33c被配置为基于由边缘检测器270a生成的检测信号deta3和由边缘检测器270b生成的检测信号detb3，通过执行加法处理来生成检测值valc。加法器33c包括加法器电路34和锁存部35。锁存部35被配置为捕获从加法器电路34供应的信号并在时钟信号clkc处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkc处于高电平的情况下通过维持在输出端q处的信号来生成检测值valc。
[0225]
同样地，加法器33d被配置为基于由边缘检测器270a生成的检测信号deta4和由边缘检测器270b生成的检测信号detb4，通过执行加法处理来生成检测值vald。加法器33d包括加法器电路34和锁存部35。锁存部35被配置为捕获从加法器电路34供应的信号并在时钟信号clkd处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkd处于高电平的情况下通过维持在输出端q处的信号来生成检测值vald。
[0226]
计数部290a被配置为基于由加法器33a生成的检测值vala，通过执行累加处理来生成计数值cnta。计数部290a包括加法器电路37、触发器(f/f)部48和计数器49。加法器电
路37被配置为将由加法器33a生成的检测值vala和由触发器部48保持的值(累加值vala1)相加。触发器部48被配置为基于时钟信号clka的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值vala1。此外，触发器部48具有每当累加值vala1达到预定上限值时将进位标志fca设定为有效的功能。计数器49被配置为基于由触发器部48生成的进位标志fca递增计数值cnta。
[0227]
同样地，计数部290b被配置为基于由加法器33b生成的检测值valb，通过执行累加处理来生成计数值cntb。计数部290a包括加法器电路37、触发器(f/f)部48和计数器49。加法器电路37被配置为将由加法器33b生成的检测值valb和由触发器部48保持的值(累加值valb1)相加。触发器部48被配置为基于时钟信号clkb的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值valb1。此外，触发器部48具有每当累加值valb1达到预定上限值时将进位标志fcb设定为有效的功能。计数器49被配置为基于由触发器部48生成的进位标志fcb递增计数值cntb。
[0228]
同样地，计数部290c被配置为基于由加法器33c生成的检测值valc，通过执行累加处理来生成计数值cntc。计数部290c包括加法器电路37、触发器(f/f)部48和计数器49。加法器电路37被配置为将加法器33c生成的检测值valc与触发器部48所保持的值(累加值valc1)相加。触发器部48被配置为基于时钟信号clkc的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值valc1。此外，触发器部48具有每当累加值valc1达到预定上限值时将进位标志fcc设置为有效的功能。计数器49被配置为基于由触发器部48生成的进位标志fcc递增计数值cntc。
[0229]
同样地，计数部290d被配置为基于由加法器33d生成的检测值vald，通过执行累加处理来生成计数值cntd。计数部290d包括加法器电路37、触发器(f/f)部48和计数器49。加法器电路37被配置为将加法器33d生成的检测值vald与触发器部48保持的值(累加值vald1)相加。触发器部48被配置为基于时钟信号clkd的下降沿对从加法器电路37输出的信号进行采样并且保持采样结果作为累加值vald1。此外，触发器部48具有每当累加值vald1达到预定上限值时将进位标志fcd设定为有效的功能。计数器49被配置为基于由触发器部48生成的进位标志fcd递增计数值cntd。
[0230]
时钟生成器262被配置为基于来自光检测控制器25的指示，生成配置四相时钟信号的时钟信号clka、clkb、clkc、clkd，并将时钟信号clka至clkd供应至光检测阵列261中的多个光检测单元u。
[0231]
读出控制器263被配置为基于来自光检测控制器25的指示，控制向读出部164供应在光检测阵列261中的多个光检测单元u的每一个中生成的计数值cnta、cntb、cntc和cntd的操作。
[0232]
读出部264被配置为基于来自光检测控制器25的指示生成包括从光检测阵列261中的多个光检测单元u供应的计数值cnta、cntb、cntc、cntd的数据dt，并输出所生成的数据dt。
[0233]
图20示出光检测单元u的操作实例。(a)表示从发光部11发出的光的波形。(b)至(e)分别表示时钟信号clka至clkd的波形。(f)表示脉冲信号plsa的波形。(g)表示从边缘检测器270a的锁存器271输出的信号s271的波形。(h)表示从边缘检测器270a的锁存器272输出的信号s272的波形。(i)表示从边缘检测器270a的锁存器273输出的信号s273的波形。(j)
表示从边缘检测器270a的锁存器274输出的信号s274的波形。(k)表示检测信号deta1的波形。(l)表示检测信号deta2的波形。(m)表示检测信号deta3的波形。(n)表示检测信号deta4的波形。(o)表示指示检测值vala的信号的波形。(p)表示指示累加值vala1的信号的波形。(q)表示指示进位标志fca的信号的波形。(r)表示指示计数值cnta的信号的波形。(s)表示指示检测值valb的信号的波形。(t)表示指示累加值valb1的信号的波形。(u)表示指示进位标志fcb的信号的波形。(v)表示指示计数值cntb的信号的波形。时钟信号clka至clkd的周期的四分之一是边缘检测器270a和270b中的检测周期pdet。具体地，时钟信号clka处于高电平的时间段为检测周期pdeta。时钟信号clkb为高电平的时间段是检测周期pdetb。时钟信号clkc处于高电平的时间段是检测周期pdetc。时钟信号clkd处于高电平的时间段是检测周期pdetd。
[0234]
在从时间t71到时间t73的时间段和从时间t79到时间t81的时间段中，发光部11基于来自控制器14的指示向检测对象obj发射光脉冲l0(图20的(a))。光脉冲l0的一部分被检测对象obj反射。反射光脉冲l1然后通过光学系统12进入光检测器20。光接收部31a通过检测反射光脉冲l1而生成脉冲信号plsa(图20的(f))。该脉冲信号plsa包括从定时t72开始的脉冲p8、从定时t76开始的脉冲p9和从定时t80开始的脉冲p10。
[0235]
边缘检测器270a的锁存器272捕获脉冲信号plsa，并在时钟信号clka处于低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clka处于高电平的情况下通过维持在输出端q的信号来生成信号s271(图20的(b)、(f)和(g))。因此，信号s271在脉冲信号plsa升高之后的定时t73处响应于时钟信号clka的下降沿从低电平变为高电平，并且在时钟信号clka为低电平的时间段中的定时t74响应于脉冲信号plsa的下降沿从高电平变为低电平。此外，信号s271在时钟信号clka为低电平的时间段中的定时t76处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在时钟信号clka为低电平的时间段中的定时t78响应于脉冲信号plsa的下降沿而从高电平变为低电平。此外，信号s271在脉冲信号plsa升高之后的定时t81处响应于时钟信号clka的下降沿从低电平变为高电平，并且在时钟信号clka为低电平的时间段中的定时t83处响应于脉冲信号plsa的下降沿从高电平变为低电平。
[0236]
边缘检测器270a的锁存器281捕获从nor电路276输出的信号，并在时钟信号clka处于高电平的情况下从输出端q输出所捕获的信号，并在时钟信号clka处于高电平的情况下通过维持在输出端q处信号来生成检测信号deta1(图20的(k))。
[0237]
因此，检测信号deta1在时钟信号clka为高电平的时间段内的定时t72处响应于脉冲信号plsa的上升沿从低电平变为高电平，在定时t79响应于时钟信号clka的上升沿从高电平变为低电平。检测信号deta1的这个脉冲(边缘脉冲pe8)是基于脉冲信号plsa的脉冲p8(图20的(f))的上升沿的脉冲。脉冲信号plsa的脉冲p8开始的定时t72是从定时t71到定时t73的检测周期pdeta中的定时；因此，检测信号deta1的边缘脉冲pe8跨越该检测周期pdeta结束的时间t73。
[0238]
此外，检测信号deta1在时钟信号clka为高电平的时间段内的定时t80响应于脉冲信号plsa的上升沿从低电平变为高电平，并且在定时t84响应于时钟信号clka的上升沿从高电平变为低电平。检测信号deta1的这个脉冲(边缘脉冲pe10)是基于脉冲信号plsa的脉冲p10(图20的(f))的上升沿的脉冲。脉冲信号plsa的脉冲p10开始的定时t80是从定时t79
至定时t81的检测周期pdeta中的定时；因此，检测信号deta1的边缘脉冲pe10跨越该检测周期pdeta结束的定时t81。
[0239]
边缘检测器270a的锁存器272捕获脉冲信号plsa，并在时钟信号clkb为低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clkb为高电平的情况下通过维持在输出端q的信号生成信号s272(图20的(c)、(f)和(h))。因此，信号s272在时钟信号clkb为低电平的时间段中的定时t72响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在脉冲信号plsa下降之后的定时t75处响应于时钟信号clkb的下降沿而从高电平变为低电平。此外，信号s272在时钟信号clkb为低电平的时间段内的定时t76处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在时钟信号clkb为低电平的时间段中的定时t78响应于脉冲信号plsa的下降沿而从高电平变为低电平。此外，信号s272在时钟信号clkb为低电平的时间段内的定时t80处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在时钟信号clkb为低电平的时间段内的定时t83响应于脉冲信号plsa的下降沿而从高电平变为低电平。
[0240]
边缘检测器270a的锁存器282捕获从nor电路277输出的信号，并在时钟信号clkb为高电平的情况下从输出端q输出所捕获的信号，并在时钟信号clkb为低电平的情况下通过维持输出端q处的信号来生成检测信号deta2(图20的(l))。因此，检测信号deta2维持低电平。即，脉冲信号plsa的脉冲p8、p9、p10的上升沿不在检测周期pdetb内；因此，检测信号deta2维持低电平。
[0241]
边缘检测器270a的锁存器273捕获脉冲信号plsa，并在时钟信号clkc处于低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clkc处于高电平的情况下通过维持输出端q处的信号来生成信号s273(图20的(d)、(f)和(i))。因此，信号s273在时钟信号clkc处于低电平的的时间段内的定时t72处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在时钟信号clkc处于低电平的时间段内的定时t74处响应于脉冲信号plsa的下降沿而从高电平变为低电平。此外，信号s273在脉冲信号plsa上升之后的定时t77处响应于时钟信号clkc的下降沿从低电平变为高电平，并且在时钟信号clkc处于低电平的时间段内的定时t78处响应于脉冲信号plsa的下降沿从高电平变为低电平。此外，信号s273在时钟信号clkc处于低电平的时间段内的定时t80处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在时钟信号clkc处于低电平的时间段内的定时t83处响应于脉冲信号plsa的下降沿而从高电平变为低电平。
[0242]
边缘检测器270a的锁存器283捕获从nor电路278输出的信号，并且在时钟信号clkc处于高电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkc处于低电平的情况下通过维持在输出端q处的信号来生成检测信号deta3(图20的(m))。
[0243]
因此，检测信号deta3在时钟信号clkc处于高电平的时间段内的定时t76处响应于脉冲信号plsa的上升沿从低电平变为高电平，并且在定时t82处响应于时钟信号clkc的上升沿从高电平变为低电平。检测信号deta3的这个脉冲(边缘脉冲pe9)是基于脉冲信号plsa的脉冲p9(图20的(f))的上升沿的脉冲。脉冲信号plsa的脉冲p9开始的定时t76是从定时t75至定时t77的检测周期pdetc中的定时；因此，检测信号deta3的边缘脉冲pe9跨越该检测周期pdetc结束的时间t77。
[0244]
边缘检测器270a的锁存器274捕获脉冲信号plsa，并在时钟信号clkd处于低电平
的情况下从输出端q输出所捕获的信号，并在时钟信号clkd处于高电平的情况下通过维持输出端q处的信号来生成信号s274(图20的(e)、(f)和(j))。因此，信号s274在时钟信号clkd为低电平的时间段内的定时t72处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在时钟信号clkd为低电平的时间段内的定时t74处响应于脉冲信号plsa的下降沿而从高电平变为低电平。此外，信号s274在时钟信号clkd为低电平的时间段内的定时t76处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在脉冲信号plsa下降之后的定时t79处响应于时钟信号clkd的下降沿而从高电平变为低电平。此外，信号s274在时钟信号clkd为低电平的时间段内的定时t80处响应于脉冲信号plsa的上升沿而从低电平变为高电平，并且在脉冲信号plsa下降之后的定时t84处响应于时钟信号clkd的下降沿而从高电平变为低电平。
[0245]
边缘检测器270a的锁存器284捕获从nor电路279输出的信号，并且在时钟信号clkd处于高电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkd处于低电平的情况下通过维持输出端q处的信号来生成检测信号deta4(图20的(n))。因此，检测信号deta4维持低电平。即，脉冲信号plsa的脉冲p8、p9、p10的上升沿不在检测周期pdetd内；因此，检测信号deta4维持低电平。
[0246]
因此，光接收部31a通过检测反射光脉冲l1生成脉冲信号plsa。边缘检测器270a在检测周期pdeta中检测脉冲信号plsa的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号deta1。边缘检测器270a在检测周期pdetb中检测脉冲信号plsa的上升沿，基于该上升沿来生成包括边缘脉冲pe的检测信号deta2。边缘检测器270a在检测周期pdetc中检测脉冲信号plsa的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号deta3。边缘检测器270a在检测周期pdetd中检测脉冲信号plsa的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号deta4。
[0247]
同样地，光接收部31b通过检测反射光脉冲l1来生成脉冲信号plsb。边缘检测器270b在检测周期pdeta中检测脉冲信号plsb的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号detb1。边缘检测器270b在检测周期pdetb中检测脉冲信号plsb的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号detb2。边缘检测器270b在检测周期pdetc中检测脉冲信号plsb的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号detb3。边缘检测器270b在检测周期pdetd中检测脉冲信号plsb的上升沿，以基于该上升沿来生成包括边缘脉冲pe的检测信号detb4。
[0248]
加法器33a的加法器电路34然后计算检测信号deta1和detb1中的边缘脉冲pe的数量。然后，锁存部35捕获从加法器电路34供应的信号，并在时钟信号clka为低电平的情况下从输出端q输出所捕获的信号，并在时钟信号clka为高电平的情况下通过维持输出端q处的信号来生成检测值vala(图20的(o))。因此，加法器33a基于时钟信号clka的下降沿生成检测值vala。
[0249]
同样地，加法器33b的加法器电路34计算检测信号deta2、detb2中的边缘脉冲pe的数量。然后，锁存部35捕获从加法器电路34供应的信号并且在时钟信号clkb为低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkb为高电平的情况下通过维持输出端q处的信号来生成检测值valb(图20的(s))。因此，加法器33b基于时钟信号clkb的下降沿生成检测值valb。
[0250]
同样地，加法器33c的加法器电路34计算检测信号deta3、detb3中的边缘脉冲pe的数量。然后，锁存部35捕获从加法器电路34供应的信号，并且在时钟信号clkc处于低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkc处于高电平的情况下通过维持输出端q处的信号来生成检测值valc。因此，加法器33c基于时钟信号clkc的下降沿来生成检测值valc。
[0251]
同样地，加法器33d的加法器电路34计算检测信号deta4和detb4中的边缘脉冲pe的数量。然后，锁存部35捕获从加法器电路34供应的信号，并且在时钟信号clkd为低电平的情况下从输出端q输出所捕获的信号，并且在时钟信号clkd为高电平的情况下通过维持输出端q处的信号来生成检测值vald。因此，加法器33d基于时钟信号clkd的下降沿来生成检测值vald。
[0252]
然后，在计数部290a中，加法器电路37将由加法器33a生成的检测值vala和由触发器部48保持的累加值vala1相加。然后，触发器部48基于时钟信号clka的下降沿对从加法器电路37输出的信号进行采样，以生成累加值vala1(图20的(p))。此外，每当累加值vala1达到预定上限值，触发器部48将进位标志fca设定为有效(图20的(q))。计数器49基于该进位标志fca递增计数值cnta(图20的(r))。
[0253]
同样地，在计数部290b中，加法器电路37将由加法器33b生成的检测值valb和由触发器部48保持的累加值valb1相加。然后，触发器部48基于时钟信号clkb的下降沿对从加法器电路37输出的信号进行采样，以生成累加值valb1(图20的(t))。此外，每当累加值valb1达到预定上限值，触发器部48将进位标志fcb设定为有效(图20的(u))。计数器49基于该进位标志fcb递增计数值cntb(图20的(v))。
[0254]
同样地，在计数部290c中，加法器电路37将由加法器33c生成的检测值valc和由触发器部48保持的累加值valc1相加。然后，触发器部48基于时钟信号clkc的下降沿对从加法器电路37输出的信号进行采样，以生成累加值valc1。此外，每当累加值valc1达到预定上限值，触发器部48将进位标志fcc设定为有效。计数器49基于该进位标志fcc递增计数值cntc。
[0255]
同样地，在计数部290d中，加法器电路37将由加法器33d生成的检测值vald和由触发器部48保持的累加值vald1相加。然后，触发器部48基于时钟信号clkd的下降沿对从加法器电路37输出的信号进行采样，以生成累加值vald1。此外，每当累加值vald1达到预定上限值，触发器部48将进位标志fcd设置为有效。计数器49基于该进位标志fcd递增计数值cntd。
[0256]
因此在光检测系统4中，多个边缘检测器170包括：第一锁存电路(锁存器271)，其通过基于时钟信号clka锁存脉冲信号pls来生成第一信号(信号s271)；第二锁存电路(锁存器272)，其通过基于时钟信号clkb锁存脉冲信号pls来生成第二信号(信号s272)；第一组合电路(nor电路276)，其基于脉冲信号pls和第一信号(信号s271)来生成第三信号；以及第二组合电路(nor电路277)，其基于脉冲信号pls和第二信号(信号s272)生成第四信号。因此，甚至在根据检测周期pdet将由边缘检测器170生成的边缘脉冲pe供应至两个加法器33a和33b之一的情况下，也可以减少电路的数量，这使得可以减小电路面积。
[0257]
此外，在光检测系统4中，多个边缘检测器170中的每一个包括：第三锁存电路，其通过基于时钟信号clkc锁存脉冲信号pls而生成第五信号(信号s273)；第四锁存电路(锁存器274)，其通过基于时钟信号clkd锁存脉冲信号pls来生成第六信号(信号s274)；第三组合电路(nor电路278)，其基于脉冲信号pls和第五信号(信号s273)来生成第七信号；以及第四
组合电路(nor电路279)，其基于脉冲信号pls和第六信号生成第八信号(信号s274)。因此，甚至在由边缘检测器170生成的边缘脉冲pe被供应至四个加法器33a-33d中的一个的情况下，也可以减少电路的数量，这使得可以减小电路面积。
[0258]
此外，在光检测系统4中，基于检测值vala执行累加处理，以生成作为检测值vala的累加值的计数值cnta，并且基于检测值valb执行累加处理，以生成作为检测值valb的累加值的计数值cntb。同样地，基于检测值valc执行累加处理，以生成作为检测值valc的累加值的计数值cntc，并且基于检测值vald执行累加处理，以生成作为检测值vald的累加值的计数值cntd。这使得可以计算出多个检测周期pdet1中的检测值vala的累加值，计算出多个检测周期pdet2中的检测值valb的累加值，计算出多个检测周期pdet3中的检测值valc的累加值，计算出多个检测周期pdet4中的检测值vald的累加值。结果，在光检测系统4中，可以扩大计数范围，这可以提高光检测系统4的检测精度。
[0259]
如上所述，在本实施方式中，多个边缘检测器中的每一个边缘检测器包括：第一锁存电路，其通过基于时钟信号锁存脉冲信号来生成第一信号；第二锁存电路，其通过基于另一时钟信号锁存脉冲信号来生成第二信号；第一组合电路，其基于脉冲信号和第一信号生成第三信号；以及第二组合电路，其基于脉冲信号和第二信号生成第四信号，这使得甚至在根据检测周期pdet将生成的边缘脉冲供应至两个加法器之一的情况下，也可以减小电路面积。其他效果与上述第三实施方式相同。
[0260]
《5.移动体的应用实例》
[0261]
根据本公开的技术(本技术)可应用于各种产品。例如，根据本公开的技术可实现为安装在任何类型的移动体(诸如汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动性、飞机、无人机、船舶或机器人)上的装置。
[0262]
图21是描述车辆控制系统的示意性配置的实例的框图，该实例作为可应用根据本公开的实施方式的技术的移动体控制系统的实例。
[0263]
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图21所示的实例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，作为集成控制单元12050的功能结构，示出了微型计算机12051、声音/图像输出部12052、以及车载网络接口(i/f)12053。
[0264]
驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的装置的操作。例如，驱动系统控制单元12010用作控制装置，该控制装置用于生成车辆的驱动力的驱动力生成装置(诸如内燃机、驱动电机等)、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角的转向机构、用于生成车辆的制动力的制动装置等。
[0265]
车身系统控制单元12020根据各种程序控制提供给车身的各种装置的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗装置或诸如前照灯、后备灯、制动灯、转向信号、雾灯等的各种灯的控制装置。在这种情况下，从作为按键的替代物的移动装置发送的无线电波或各种开关的信号可以被输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动车窗装置、灯等。
[0266]
车外信息检测单元12030检测关于包括车辆控制系统12000的车辆外部的信息。例
如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031对车外的图像进行成像，并接收成像的图像。基于接收的图像，车外信息检测单元12030可以执行检测诸如人、车辆、障碍物、标志、路面上的文字等对象的处理、或者执行检测到其距离的处理。
[0267]
成像部12031是接收光并且输出对应于接收的光的光量的电信号的光学传感器。成像部12031可以输出电信号作为图像，或者可以输出电信号作为关于测量距离的信息。此外，成像部12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
[0268]
车内信息检测单元12040检测关于车辆内部的信息。车内信息检测部12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括对驾驶员进行成像的照相机。基于从驾驶员状态检测部12041输入的检测信息，车载信息检测单元12040可以计算驾驶员的疲劳度或驾驶员的集中度，或者可以确定驾驶员是否打瞌睡。
[0269]
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息来计算用于驱动力生成装置、转向机构或制动装置的控制目标值，并且向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(adas)的功能的协作控制，该功能包括用于车辆的防碰撞或减震、基于跟随距离的跟随驾驶、维持驾驶的车辆速度、车辆碰撞的警告、车辆与车道的偏离的警告等。
[0270]
此外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息控制驱动力生成装置、转向机构、制动装置等，来执行用于自动驾驶的协作控制，这使得车辆不依赖于驾驶员的操作等而自动行驶。
[0271]
此外，微型计算机12051可以基于由车外信息检测单元12030获得的关于车辆外部的信息将控制命令输出到车身系统控制单元12020。例如，微型计算机12051可以通过根据由外部车辆信息检测单元12030检测的前方车辆或对面车辆的位置，控制前照灯以从远光改变到近光，来执行旨在防止眩光的协作控制。
[0272]
声音/图像输出部12052将声音和图像中的至少一个的输出信号传输到输出装置，该输出装置能够视觉上或听觉地将信息通知给车辆的乘员或车辆外部。在图21的实例中，音频扬声器12061、显示部12062和仪表板12063被示出为输出装置。例如，显示部12062可包括板上显示器和平视显示器中的至少一个。
[0273]
图22是描绘成像部12031的安装位置的实例的示意图。
[0274]
在图22中，成像部12031包括成像部12101、12102、12103、12104和12105。
[0275]
成像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部挡风玻璃的上部上的位置处。设置到前鼻的成像部12101和设置到车辆内部内部的挡风玻璃的上部的成像部12105主要获得车辆12100的前方的图像。设置到侧视镜的成像部12102和12103主要获得车辆12100的侧面的图像。设置到后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。设置在车辆内部内的挡风玻璃的上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。
[0276]
顺便提及，图22描述了成像部12101至12104的拍摄范围的实例。成像范围12111表示设置到前鼻的成像部12101的成像范围。成像范围12112和12113分别表示设置到侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门的成像部
12104的成像范围。例如，通过叠加由成像部12101至12104成像的图像数据来获得从上方观看的车辆12100的鸟瞰图像。
[0277]
成像部12101至12104中的至少一个可具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。
[0278]
例如，微型计算机12051可以基于从成像部12101至12104获得的距离信息确定到成像范围12111至12114内的每一个三维对象的距离以及该距离的时间变化(相对于车辆12100的相对速度)，由此，提取存在于车辆12100的行驶路径上且在与车辆12100大致相同的方向以规定的速度(例如，等于或大于0km/小时)行驶的特定的最近三维对象作为前方车辆。此外，微型计算机12051可以预先设定跟随距离以保持在前方车辆的前方，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随起动控制)等。由此，能够进行不依赖于驾驶员的操作等而使车辆自动行驶的自动驾驶用的协调控制。
[0279]
例如，微型计算机12051能够根据从成像部12101至12104获得的距离信息，将关于三维对象的三维对象数据分类为二轮车、标准车辆、大型车辆、行人、电线杆和其他三维对象的三维对象数据，提取分类后的三维对象数据，并将所提取的三维对象数据用于自动躲避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微型计算机12051确定指示与每一个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驱动系统控制单元12010执行强制减速或躲避转向。微型计算机12051可由此辅助驾驶以避免碰撞。
[0280]
成像部12101至12104中的至少一个可以是检测红外线的红外摄像机。微型计算机12051例如可以通过确定在成像部12101至12104的成像图像中是否存在行人来识别行人。行人的这种识别例如通过提取作为红外照相机的成像部12101至12104的成像图像中的特征点的处理以及通过对表示对象的轮廓的一系列特征点执行图案匹配处理来确定是否是行人的处理来执行。当微型计算机12051确定在成像部12101到12104的成像图像中存在行人并因此识别出行人时，声音/图像输出部12052控制显示部12062，使得用于强调的正方形轮廓线被显示为叠加在识别出的行人上。声音/图像输出部12052还可控制显示部12062，使得在期望位置处显示表示行人的图标等。
[0281]
上面已经描述了可以应用根据本公开的技术的车辆控制系统的实例。根据本公开的技术可应用于上述部件中的成像部12031。在安装在车辆上的光检测系统1中，可以减少电路面积，例如能够减少装置尺寸。由此，例如能够容易地将光检测系统1安装在车辆上。此外，在安装在车辆上的光检测系统1中，可以提高分辨率，这使得例如可以提高检测精度。这允许车辆控制系统12000以高精度实施车辆的防碰撞或减震、基于车辆到车辆距离的跟随驾驶功能、车辆速度保持驾驶功能、车辆碰撞的警告功能、车辆偏离车道的警告功能等。
[0282]
尽管以上已参考一些实施方式、变形实例及其具体应用实例描述了本技术，但是本技术不限于这些实施方式等，并且可以各种方式进行修改。
[0283]
例如，在上述各个实施方式中，提供了具有图5中示出的电路配置的光接收部31a，但是这不是限制性的。代替图5所示的电路配置，例如，可以设置具有图23所示的电路配置
的光接收部31a。光接收部31a包括光电二极管pd、晶体管mn11至mn13和mp14、反相器iv1和iv3、缓冲器buf、以及延迟电路del。晶体管mn11至mn13是n型mos晶体管，并且晶体管mp14是p型mos晶体管。
[0284]
光电二极管pd具有耦接至晶体管mn11的漏极和晶体管mn13的栅极的阳极和供应有电源电压vdd1的阴极。晶体管mn11具有耦接至延迟电路del的输出端和反相器iv3的输入端的栅极，耦接至光电二极管pd的阳极和晶体管mn13的栅极的漏极，以及供应有电源电压vss的源极。晶体管mn12具有耦接至反相器iv3的输出端和晶体管mp14的栅极的栅极、耦接至晶体管mn13的源极的漏极、以及接地的源极。晶体管mn13具有耦接至光电二极管pd的阳极和晶体管mn11的漏极的栅极、耦接至晶体管mp14的漏极和反相器iv1的输入端的漏极、以及耦接至晶体管mn12的漏极的源极。晶体管mp14具有耦接至反相器iv3的输出端和晶体管mn12的栅极的栅极、供应有电源电压vdd2的源极、以及耦接至晶体管mn13的漏极和反相器iv1的输入端的漏极。反相器iv1具有耦接至晶体管mn13的漏极和晶体管mp14的漏极的输入端，以及耦接至缓冲器buf的输入端和延迟电路del的输入端的输出端。缓冲器buf具有耦接至反相器iv1的输出端和延迟电路del的输入端的输入端，以及耦接至光接收部31a的后续级中边缘检测器40a的输出端。延迟电路del具有耦接至反相器iv1的输出端和缓冲器buf的输入端的输入端，以及耦接至反相器iv3的输入端和晶体管mn11的栅极的输出端。反相器iv3具有耦接至延迟电路del的输出端和晶体管mn11的栅极的输入端、以及耦接至晶体管mn12的栅极和晶体管mp14的栅极的输出端。
[0285]
应注意的是，在此所描述的效果仅仅是说明性的而非限制性的，并且可以包括其他效果。
[0286]
应注意，本技术可以具有以下配置。根据具有以下配置的本技术，可以减小电路面积。
[0287]
(1)一种光检测装置，包括：
[0288]
多个光接收部，每一个光接收部包括光接收元件，并且生成脉冲信号，脉冲信号包括与光接收元件的光接收的结果对应的脉冲；
[0289]
多个边缘检测器，每一个边缘检测器针对多个光接收部中的对应的一个光接收部而设置，通过检测由多个光接收部中的对应的一个光接收部生成的脉冲信号中的脉冲的边缘来生成检测信号；以及
[0290]
加法器，通过基于由述多个边缘检测器生成的多个检测信号，进行加法处理而生成表示脉冲的数量的检测值；
[0291]
多个边缘检测器的每一个边缘检测器包括：
[0292]
第一锁存电路，通过基于第一时钟信号锁存脉冲信号来生成第一信号，
[0293]
第二锁存电路，通过基于第二时钟信号锁存所述第一信号来生成第二信号，第二时钟信号是第一时钟信号的反相信号，
[0294]
组合电路，基于脉冲信号、第一信号和第二信号生成第三信号，以及
[0295]
第三锁存电路，通过基于第一时钟信号锁存第三信号来生成检测信号。
[0296]
(2)根据(1)所述的光检测装置，其中，
[0297]
多个边缘检测器中的每一个边缘检测器在基于第一时钟信号和第二时钟信号的检测周期中检测脉冲的边缘，以及
[0298]
脉冲的脉冲宽度等于或大于检测周期的时间宽度。
[0299]
(3)根据(2)所述的光检测装置，其中，所述检测周期的时间长度是与第一时钟信号的周期相对应的时间长度。
[0300]
(4)根据(1)至(3)中任一项所述的光检测装置，进一步包括累加器，累加器通过基于检测值进行累加处理来生成累加值。
[0301]
(5)根据(4)所述的光检测装置，进一步包括执行计数处理的计数器，其中，
[0302]
累加器在每次累加值达到预定值时将标志设置为有效，并且
[0303]
计数器基于标志执行计数处理。
[0304]
(6)根据(1)至(5)中任一项所述的光检测装置，其中，
[0305]
多个光接收元件被设置在第一半导体基板上，并且
[0306]
多个边缘检测器设置在与第一半导体基板接合的第二半导体基板上。
[0307]
(7)一种光检测装置，包括：
[0308]
多个光接收部，每一个光接收部包括光接收元件，并且生成脉冲信号，脉冲信号包括与光接收元件的光接收的结果对应的脉冲；
[0309]
多个边缘检测器，每个边缘检测器针对多个光接收部中的对应的一个光接收部而设置，通过检测由多个光接收部中的对应的一个光接收部生成的脉冲信号中的脉冲的边缘来生成第一检测信号和第二检测信号；
[0310]
第一加法器，通过基于由多个边缘检测器生成的多个第一检测信号执行加法处理，生成表示脉冲的数量的第一检测值；以及
[0311]
第二加法器，通过基于由多个边缘检测器生成的多个第二检测信号执行加法处理，生成表示脉冲的数量的第二检测值，其中，
[0312]
多个边缘检测器的每一个边缘检测器包括：
[0313]
第一锁存电路，通过基于第一时钟信号锁存脉冲信号来生成第一信号，
[0314]
第二锁存电路，通过基于第二时钟信号锁存脉冲信号来生成第二信号，
[0315]
第一组合电路，基于脉冲信号和第一信号生成第三信号，以及
[0316]
第二组合电路，基于脉冲信号和第二信号生成第四信号，以及
[0317]
多个边缘检测器中的每一个边缘检测器基于第三信号生成第一检测信号，并且基于第四信号生成第二检测信号。
[0318]
(8)根据(7)所述的光检测装置，其中，
[0319]
多个边缘检测器中的每一个边缘检测器还包括：
[0320]
第三锁存电路，通过基于第三时钟信号锁存第三信号来生成第一检测信号，第三时钟信号是第一时钟信号的反相信号；以及
[0321]
第四锁存电路，通过基于第四时钟信号锁存第四信号来生成第二检测信号，四时钟信号是第二时钟信号的反相信号。
[0322]
(9)根据(7)或(8)所述的光检测装置，其中，第二时钟信号是第一时钟信号的反相信号。
[0323]
(10)根据(7)或(8)所述的光检测装置，其中，第二时钟信号的相位不同于第一时钟信号的相位。
[0324]
(11)根据(7)至(10)中任一项所述的光检测装置，其中，
[0325]
多个边缘检测器中的每一个边缘检测器在基于第一时钟信号和第二时钟信号的检测周期中检测脉冲的边缘，以及
[0326]
脉冲的脉冲宽度等于或大于检测周期的时间宽度。
[0327]
(12)根据(11)所述的光检测装置，其中，
[0328]
第一时钟信号在第一电平与第二电平之间变化，并且
[0329]
检测周期的时间长度是第一时钟信号维持第一电平的时间段的时间长度。
[0330]
(13)根据(7)至(12)中任一项所述的光检测装置，进一步包括累加器，累加器通过基于第一检测值执行累加处理来生成累加值。
[0331]
(14)根据(13)所述的光检测装置，进一步包括执行计数处理的计数器，其中，
[0332]
累加器在每次累加值达到预定值时将标志设置为有效，并且
[0333]
计数器基于标志执行所述计数处理。
[0334]
(15)根据(13)所述的光检测装置，其中，
[0335]
第一检测值包括第三检测值和第四检测值，并且
[0336]
累加器通过基于第三检测值执行累加处理生成第一累加值，并且通过基于第四检测值执行累加处理生成第二累加值。
[0337]
(16)根据(15)所述的光检测装置，进一步包括执行计数处理的第一计数器和第二计数器，其中，
[0338]
累加器在每次第一累加值达到预定值时将第一标志设置为有效，并且在每次第二累加值达到预定值时将第二标志设置为有效，
[0339]
第一计数器基于第一标志执行计数处理，并且
[0340]
第二计数器基于第二标志执行计数处理。
[0341]
(17)根据(7)至(16)中任一项所述的光检测装置，其中，
[0342]
多个光接收元件被设置在第一半导体基板上，并且
[0343]
多个边缘检测器设置在与第一半导体基板接合的第二半导体基板上。
[0344]
(18)一种光检测系统，包括：
[0345]
发光部，发射光；以及
[0346]
光检测器，检测由从发光部发射的光的被检测对象反射的光，其中
[0347]
光检测器包括：
[0348]
多个光接收部，每一个光接收部包括光接收元件，并且生成脉冲信号，脉冲信号包括与光接收元件的光接收的结果对应的脉冲，
[0349]
多个边缘检测器，每一个边缘检测器针对多个光接收部中的对应一个光接收部而设置，并且通过检测由多个光接收部中的对应一个光接收部生成的脉冲信号中的脉冲的边缘来生成检测信号；以及
[0350]
加法器，通过基于由多个边缘检测器生成的多个检测信号，执行加法处理来生成表示脉冲数的检测值，以及
[0351]
多个边缘检测器的每一个缘检测器包括：
[0352]
第一锁存电路，通过基于第一时钟信号锁存脉冲信号来生成第一信号，
[0353]
第二锁存电路，通过基于第二时钟信号锁存所述第一信号来生成第二信号，第二时钟信号是第一时钟信号的反相信号，
[0354]
组合电路，基于脉冲信号、第一信号和第二信号生成第三信号，以及
[0355]
第三锁存电路，通过基于第一时钟信号锁存第三信号来生成检测信号。
[0356]
(19)一种光检测系统，其包括：
[0357]
发光部，发射光；以及
[0358]
光检测器，检测由从发光部发射的光的被检测对象反射的光，其中
[0359]
光检测器包括：
[0360]
多个光接收部，每一个光接收部包括光接收元件，并且生成脉冲信号，脉冲信号包括与光接收元件的光接收的结果对应的脉冲，
[0361]
多个边缘检测器，每一个边缘检测器针对多个光接收部中的对应的一个光接收部而设置，并且通过检测由多个光接收部中的对应的一个光接收部生成的脉冲信号中的脉冲的边缘来生成第一检测信号和第二检测信号，
[0362]
第一加法器，通过基于由多个边缘检测器生成的多个第一检测信号执行加法处理，生成表示脉冲的数量的第一检测值；以及
[0363]
第二加法器，通过基于由多个边缘检测器生成的多个第二检测信号执行加法处理，生成表示脉冲的数量的第二检测值，
[0364]
多个边缘检测器的每一个边缘检测器包括：
[0365]
第四锁存电路，通过基于第一时钟信号锁存脉冲信号来生成第一信号，
[0366]
第二锁存电路，通过基于第二时钟信号锁存脉冲信号来生成第二信号，
[0367]
第一组合电路，基于脉冲信号和第一信号生成第三信号，以及
[0368]
第二组合电路，基于脉冲信号和第二信号生成第四信号，以及
[0369]
多个边缘检测器中的每一个边缘检测器基于第三信号生成第一检测信号，并且基于第四信号生成第二检测信号。
[0370]
本技术要求2020年10月26日向日本专利局提交的日本专利申请第2020-179257号的优先权，该申请的全部内容通过引用结合在本技术中。
[0371]
本领域技术人员应理解，根据设计需求和其他因素，可出现各种修改、组合、子组合和变更，只要它们在所附权利要求或其等效物的范围内。